CN107481765A - 闪存芯片的修调测试方法及修调测试装置 - Google Patents

闪存芯片的修调测试方法及修调测试装置 Download PDF

Info

Publication number
CN107481765A
CN107481765A CN201710724827.0A CN201710724827A CN107481765A CN 107481765 A CN107481765 A CN 107481765A CN 201710724827 A CN201710724827 A CN 201710724827A CN 107481765 A CN107481765 A CN 107481765A
Authority
CN
China
Prior art keywords
trim
value sequence
chip
trims
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710724827.0A
Other languages
English (en)
Other versions
CN107481765B (zh
Inventor
马亮
李迪
刁静
刘大海
安友伟
李建球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Boya Technology Co ltd
Original Assignee
Zhuhai Hongji Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Hongji Technology Co Ltd filed Critical Zhuhai Hongji Technology Co Ltd
Priority to CN201710724827.0A priority Critical patent/CN107481765B/zh
Publication of CN107481765A publication Critical patent/CN107481765A/zh
Application granted granted Critical
Publication of CN107481765B publication Critical patent/CN107481765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种闪存芯片的修调测试方法和装置。该仿真方法包括：产生第一批修调值序列和重置第二批修调值序列；将每一个修调值序列分别写入待测试的芯片，对待测芯片进行相关的读写擦等操作并记录对应的修调测试结果；将修调测试结果加权评分并保留最优修调值序列；判断是否达到结束条件。在选取合适修调值的过程中，自动优化了修调值，克服了现有技术中需要花费大量时间及精力的问题，并且修调后的芯片参数更符合目标值。

Description

闪存芯片的修调测试方法及修调测试装置
技术领域
本发明涉及集成电路技术领域，尤其涉及闪存芯片的修调测试方法及修调测试装置。
背景技术
随着集成电路工艺和设计技术的发展，电路性能要求也越来越高，以便能满足广泛的应该用需求。但是，电路性能总是会受到半导体制造工艺的非理想因素的影响，这些寄生效应主要表现在电流镜失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配、由封装应力引入的漂移和输入失调电压等方面，而且这些误差是随机性的，因此在设计芯片的时候会预留各种各样的用于半导体的操作的修调电路。
为了在标准工艺上实现高精度的模拟集成电路，对芯片进行制造后调整成为改善失调和温漂、优化电路性能、提高芯片成品率的主流解决方案。修调技术广泛应用于高精度低失调放大器、低温漂高性能基准源、射频电路、高性能AD/DA转换器以及高复杂度的SOC芯片中。修调电阻通常分为熔丝类、齐纳击穿二极管类及薄膜电阻激光修调类三种类别。调整待修调电阻的阻值，可在芯片测试时修调，也可在芯片封装完成后进行。在设计芯片的时候会预留各种各样的用于半导体的操作的修调电路。后期流片完成后再根据测试数据进行选取合适的修调值，实际中可能有较多的修调值，在几十个上百个修调值中选出一组或几组较好的修调值，需要大量的时间和精力。
现有技术中提供了一种熔丝修调的方法，该方法通过晶圆测试来提升产品精度，根据圆片当前区域的熔丝步距实时调整熔丝真值表，即不断将前一颗管芯的熔丝步距应用于下一颗管芯的基准电压值修调过程中。该方案通过实时监控熔丝步距实测值，自动调整熔丝真值表，修调后的基准值更接近目标值。但这种实施方式中会产生较多的修调值，在几十个上百个修调值中选出一组或几组较好的修调值，需要大量时间和精力。
发明内容
有鉴于此，本发明提供一种闪存芯片的修调测试方法、修调测试装置，克服了现有技术中需要花费大量时间及精力的问题，并且修调后的芯片参数更符合目标值。
根据本发明的第一方面，提供一种闪存芯片的修调测试装置，包括：配置模块，产生第一批修调值序列和重置第二批修调值序列。测试模块，将每一个修调值序列分别写入待测试的芯片，对待测芯片进行相关的读写擦等操作并记录对应的修调测试结果。计算模块，用于将修调测试结果加权评分并保留最优修调值序列。以及比较模块，用于判断是否达到结束条件。
优选地，所述比较模块的所述结束条件指待测芯片的测试参数达到预定效果。
优选地，所述计算模块的加权评分为针对衡量多个指标时对不同指标设置不同的权重，所述权重可以是固定的，也可以进行调节。
所述第一批修调值序列是随机产生的多个不同的修调值序列。
所述第二批修调值序列包括所述最优修调值序列以及将除最优修调值序列之外的其余第一批修调值序列重置后的新的修调值序列。
优选地，所述重置行为包括对修调值序列内部的交叉处理和变异处理。
所述修调值序列是一组和电路配套的0和1二进制组合。交叉是指两个修调序列的部分序列进行互换，变异是指将序列中的某一位0变1，或者1边0，从而得到两个新的序列。
优选地，在进行交叉和变异时保留了最优的个体，是不希望最优个体被破坏。
根据本发明的第二方面，提供一种闪存芯片的修调测试方法，包括：产生第一批修调值序列和重置第二批修调值序列；
将每一个修调值序列分别写入待测试的芯片，对待测芯片进行相关的读写擦等操作并记录对应的修调测试结果；
将修调测试结果加权评分并保留最优修调值序列；
判断是否达到结束条件。
优选地，所述结束条件指待测芯片的测试参数达到预定效果。
优选地，所述加权评分为针对衡量多个指标时对不同指标设置不同的权重，所述权重可以是固定的，也可以进行调节。
所述第一批修调值序列是随机产生的多个不同的修调值序列。
所述第二批修调值序列包括所述最优修调值序列以及将除最优修调值序列之外的其余第一批修调值序列重置后的新的修调值序列。
优选地，所述重置行为包括对修调值序列内部的交叉处理和变异处理。
所述修调值序列是一组和电路配套的0和1二进制组合。交叉是指两个修调序列的部分序列进行互换，变异是指将序列中的某一位0变1，或者1边0，从而得到两个新的序列。
优选地，在进行交叉和变异时保留了最优的个体，是不希望最优个体被破坏。
本发明提供了的闪存芯片的修调测试方法、修调测试装置，保留测试最优修调值序列，使的最优修调值序列不被破坏，减少了在根据测试数据进行选取合适的修调值的过程中花费的时间及精力。对除最优修调值序列之外的其余第一批修调值序列内部进行变异、交叉处理，避免了在选取合适修调值过程中进行的重复操作。在根据测试数据进行选取合适的修调值的过程中，自动优化了修调值，克服了现有技术中需要花费大量时间及精力的问题，并且修调后的芯片参数更符合目标值。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本发明第一实施例提供的闪存芯片的修调装置的结构示意图。
图2示出根据本发明第一实施例提供的闪存芯片的修调装置的又一结构示意图。
图3示出在根据本发明第二实施例提供的闪存芯片的修调方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详尽叙述。为了使本发明的目的和方案更加清楚，便于实施，下面将结合附图对本发明作进一步详细的说明。
应当说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
图1示出根据本发明第一实施例提供的闪存芯片的修调装置的结构示意图，如图1所示，所述修调测试装置10包括：配置模块101、测试模块102、计算模块103和比较模块104.
配置模块101用于配置若干个利用测试模块102写入芯片的修调值序列。修调值序列是一组跟电路配套的0和1二进制组合序列，所述修调值序列包括随机生成的若干个不同的修调值序列以及完成一组测试后除最优修调值序列外的其余重组修调值序列。
测试模块102首先利用测试机将配置模块101输出的每一个修调值序列分别写入待测试的芯片，然后通过测试机对待测芯片进行相关的读写擦等操作、记录相关信息。将配置模块101的全部修调值序列依次写入待测芯片，并对待测芯片进行相关的读写擦等操作。该模块主要由测试机组成，测试机是指用于存储器测试的专用设备，可以是专业的测试机、也可以说是利用MCU、FPGA、DSP等设计的。通过写入不同的修调值序列来测试芯片的器件功能、芯片性能，进而获得适合本芯片的最优的修调值序列。
计算模块103用于在第一组修调测试完成后，对各个修调值序列作用下的芯片性能进行加权评分，按照评分的高低保留表现最好的最优修调值序列，其余修调值序列经配置模块101重新配置后连同最优修调值序列通过测试模块102进行第二组测试。加权评分，是针对衡量多个指标时对不同的指标设置不同的权重，这个权重可以是固定的，也可以按照一定规则动态调节。从而使修调后的芯片满足不同的应用需求。
比较模块104用于判断进行了两组修调测试后由计算模块103得出的最优修调值序列作用下的芯片性能是否达到结束条件。若达到结束条件，则此次最优修调值序列为本芯片的合适修调值序列，结束修调测试。若未达到结束条件，则对本芯片进行下一轮测试，直到达到结束条件，结束修调测试。
本修调测试装置由配置模块101输出修调值序列，测试模块102将接收到的修调值序列写入待测芯片并对其芯片进行相关的读写擦等操作，完成一组修调测试输出的测试结果由计算模块103对各个修调值序列作用下的芯片性能进行加权评分，第一组修调测试的评分结果经过处理后返回其除最优修调值序列的其余修调值序列至配置模块101进行重组，重组后修调值序列进行下一组修调测试，两组修调测试完成后由计算模块103得出的最优结果输入比较模块104，判断其是否达到结束条件，达到结束条件输出，未达到结束条件进行下一轮的测试。
图2示出根据本发明第一实施例提供的闪存芯片的修调装置的又一结构示意图，如图2所示，所述修调测试装置20包括：序列产生模块201、测试模块202、计算模块203、序列再组模块204和比较模块205。
序列产生模块201用于随机生成若干个不同的第一批修调值序列。所述生成的第一批修调值序列将通过测试模块202写入待测芯片，完成接下来在测试模块202中的第一组修调测试。
测试模块202首先将每一个修调值序列分别写入待测试的芯片，然后通过测试机对待测芯片进行相关的读写擦等操作、记录相关信息。在该模块中，完成了在第一批修调值序列作用下的第一组修调测试、在序列再组模块204输出的第二批修调值序列作用下的第二组修调测试以及用于下一轮在修调值序列作用下的测试。将本轮第一批、第二批的全部修调值序列依次写入待测芯片，并对待测芯片进行相关的读写擦等操作。通过写入不同的修调值序列来测试芯片的器件功能、芯片性能，进而获得适合本芯片的最优的修调值序列。
计算模块203用于对各个修调值序列作用下的芯片性能进行加权评分，按照评分的高低保留表现最好的一个修调值序列，其余修调值序列经序列再组模块204重新配置后连同第一次修调测试的最优修调值序列组成的第二批修调值序列通过测试模块202进行下一组测试。两组修调测试完成后由计算模块203得出的最优结果输入比较模块205，判断其是否达到结束条件。加权评分，是针对衡量多个指标时对不同的指标设置不同的权重，这个权重可以是固定的，也可以按照一定规则动态调节。从而使修调后的芯片满足不同的应用需求。
序列再组模块204将第一组修调测试后的除最优修调值序列的其余序列重组。重组后的修调值序列连同第一组修调测试的最优修调值序列组成的第二批修调值序列进行第二组修调测试。重组是指除最优的修调值序列之外，其余序列按照一定的比例进行交叉、变异。交叉是指两个修调序列的部分序列进行互换，变异是指将序列中的某一位0变1，或者1边0，从而得到两个新的序列。在进行交叉和变异时保留了最优的个体，这样的目的是不希望最优个体被破坏。
比较模块205用于判断进行了两组修调测试后由计算模块204得出的最优修调值序列作用下的芯片性能是否达到结束条件。若达到结束条件，则此次最优修调值序列为本芯片的合适修调值序列，结束修调测试。若未达到结束条件，则对本芯片进行下一轮测试，直到达到结束条件，结束修调测试。
图3示出在根据本发明第二实施例提供的闪存芯片的修调方法的流程图。该方法包括步骤S101至S111。
在步骤S101中，随机生成若干个不同的修调值序列。用于随机生成若干个不同的第一批修调值序列。所述生成的第一批修调值序列用于完成第一组的修调测试。
在步骤S102中，利用测试机将每个修调值序列分别写入待测试的芯片。是将步骤S101中产生的第一批修调值序列写入待测试的芯片，以备进行第一组修调测试。
在步骤S103中，利用测试机对芯片进行相关的读写擦等操作，并记录相关信息。该步骤完成了在第一批修调值序列作用下的第一组修调测试。
在步骤S104中，对芯片分别写入不同的修调值序列，在进行相同的操作之后，对各个修调值序列作用下的芯片性能进行加权评分。
在步骤S105中，按照评分的高低选出进入下一组修调测试的需要重新配置的修调值序列。
在步骤S106中，除表现最好的一组序列之外，其余序列按照一定的比例进行交叉。
在步骤S107中，除表现最好的一组序列之外，其余序列按照一定的比例进行变异。
在步骤S108中，将得到新的各个修调值序列分别写入待测芯片。该步骤开始了本轮测试的第二组修调测试，所述得到的新的修调值序列为包括第一组修调测试得到的最优修调值序列以及经过上述步骤S106、S107重组的修调值序列的第二批修调值序列。
在步骤S109中，在进行相关的读写擦等操作之后，对各个修调值序列作用下的芯片性能进行加权评分。该步骤得到了本轮测试中两组修调测试完成后得出的最优结果。
在步骤S110中，判断是否达到结束条件。即判断进行了两组修调测试后由步骤S109中得出的最优修调值序列作用下的芯片性能是否达到结束条件。若达到结束条件，则此次最优修调值序列为本芯片的合适修调值序列，结束修调测试。若未达到结束条件，则对本芯片进行下一轮测试，直到达到结束条件，结束修调测试。
在步骤S111中，获得最优修调值序列。所述最优修调值序列为本轮测试中测试芯片最适合的修调值。
优选地，所述加权评分是针对衡量多个指标时对不同的指标设置不同的权重，这个权重可以是固定的，也可以按照一定规则动态调节。从而使修调后的芯片满足不同的应用需求。
优选地，所述测试机是指用于存储器测试的专用设备，可以是专业的测试机、也可以说是利用MCU、FPGA、DSP等设计的。
修调值序列是一组跟电路配套的0和1二进制组合。
所述交叉是指两个修调序列的部分序列进行互换，从而得到新的序列。所述变异是指将序列中的某一位0变1，或者1边0。
优选地，在进行交叉和变异时保留了最优的个体，这样的目的是不希望最优个体被破坏。
本发明所述的修调测试方法和修调测试装置，是一种自动优化修调值的芯片测试方法。在一轮测试中，测试机将接收到的第一批修调值序列写入待测芯片并对其芯片进行相关的读写擦等操作，完成一组修调测试输出的测试结果进行加权评分，加权评分后处理得到的第二批修调值序列进行第二组修调测试，两组修调测试完成后，判断加权评分得出的最优结果是否达到结束条件，若达到结束条件则获得最优修调值序列，未达到结束条件进行下一轮的测试。本发明在根据测试数据进行选取合适的修调值的过程过，自动优化了修调值，克服了现有技术中需要花费大量时间及精力的问题。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本说明书选取并具体描述本实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。

Claims (12)

1.一种闪存芯片的修调测试装置，包括：
配置模块，产生第一批修调值序列和重置第二批修调值序列；
测试模块，将每一个修调值序列分别写入待测试的芯片，对待测芯片进行相关的读写擦等操作并记录对应的修调测试结果；
计算模块，用于将修调测试结果加权评分并保留最优修调值序列；以及
比较模块，用于判断是否达到结束条件。
2.根据权利要求1所述的修调测试装置，其中，所述比较模块的所述结束条件指待测芯片的测试参数达到预定效果。
3.根据权利要求1所述的修调测试装置，其中，所述计算模块的加权评分为针对衡量多个指标时对不同指标设置不同的权重，所述权重可以是固定的，也可以进行调节。
4.根据权利要求1所述的修调测试装置，其中，所述第一批修调值序列是随机产生的多个不同的修调值序列。
5.根据权利要求1所述的修调测试装置，其中，所述第二批修调值序列包括所述最优修调值序列以及将除最优修调值序列之外的其余第一批修调值序列重置后的新的修调值序列。
6.根据权利要求1或5所述的修调测试装置，其中，所述重置行为包括对修调值序列内部的交叉处理和变异处理。
7.一种闪存芯片的修调测试方法，包括：
产生第一批修调值序列和重置第二批修调值序列；
将每一个修调值序列分别写入待测试的芯片，对待测芯片进行相关的读写擦等操作并记录对应的修调测试结果；
将修调测试结果加权评分并保留最优修调值序列；
判断是否达到结束条件。
8.根据权利要求7所述的修调测试方法，其中，所述结束条件指待测芯片的测试参数达到预定效果。
9.根据权利要求7所述的修调测试方法，其中，所述加权评分为针对衡量多个指标时对不同指标设置不同的权重，所述权重可以是固定的，也可以进行调节。
10.根据权利要求7所述的修调测试方法，其中，所述第一批修调值序列是随机产生的多个不同的修调值序列。
11.根据权利要求7所述的修调测试方法，其中，所述第二批修调值序列包括所述最优修调值序列以及将除最优修调值序列之外的其余第一批修调值序列重置后的新的修调值序列。
12.根据权利要求7或11所述的修调测试方法，其中，所述重置行为包括对修调值序列内部的交叉处理和变异处理。
CN201710724827.0A 2017-08-22 2017-08-22 闪存芯片的修调测试方法及修调测试装置 Active CN107481765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710724827.0A CN107481765B (zh) 2017-08-22 2017-08-22 闪存芯片的修调测试方法及修调测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710724827.0A CN107481765B (zh) 2017-08-22 2017-08-22 闪存芯片的修调测试方法及修调测试装置

Publications (2)

Publication Number Publication Date
CN107481765A true CN107481765A (zh) 2017-12-15
CN107481765B CN107481765B (zh) 2023-07-28

Family

ID=60601959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710724827.0A Active CN107481765B (zh) 2017-08-22 2017-08-22 闪存芯片的修调测试方法及修调测试装置

Country Status (1)

Country Link
CN (1) CN107481765B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108387837A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 芯片的测试方法
CN109545264A (zh) * 2018-10-31 2019-03-29 大唐微电子技术有限公司 一种对含闪存flash芯片的晶圆级测试方法、装置
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN110504180A (zh) * 2019-07-31 2019-11-26 广东利扬芯片测试股份有限公司 一种红外接收芯片测试修调系统
CN110504001A (zh) * 2018-05-18 2019-11-26 华润矽威科技（上海）有限公司 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN110619918A (zh) * 2019-08-02 2019-12-27 广州妙存科技有限公司 一种ftl掉电测试方法、系统、装置及存储介质
CN111142006A (zh) * 2019-12-26 2020-05-12 上海岭芯微电子有限公司 芯片的Trim测试方法和自动测试设备
CN112329273A (zh) * 2020-12-17 2021-02-05 深圳市芯天下技术有限公司 一种提升芯片验证效率的方法、装置、存储介质和终端
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN113419589A (zh) * 2021-07-13 2021-09-21 上海艾为电子技术股份有限公司 电路参量的修调方法、修调电路、芯片、电子设备
CN115602237A (zh) * 2022-11-25 2023-01-13 成都利普芯微电子有限公司（Cn） 一种芯片修调电路、方法及驱动芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103554A1 (en) * 2004-11-15 2006-05-18 Texas Instruments Incorporated Fuse link trim algorithm for minimum residual
US20100315120A1 (en) * 2009-06-11 2010-12-16 Ipgoal Microelectronics (Sichuan) Co., Ltd. Dynamic adaptive terminal load adjusting method and circuit
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
US8082535B1 (en) * 2009-02-03 2011-12-20 Xilinx, Inc. Method and apparatus for testing programmable integrated circuits
CN102467144A (zh) * 2010-11-05 2012-05-23 成都芯源系统有限公司 电压调节器的输出电压修调装置及修调方法
CN103855045A (zh) * 2012-11-29 2014-06-11 上海华虹宏力半导体制造有限公司 晶圆上芯片参数的修调方法
CN105281747A (zh) * 2014-05-29 2016-01-27 中国科学院沈阳自动化研究所 一种可输出修调结果的熔丝修调电路及其控制方法
CN106093755A (zh) * 2016-08-12 2016-11-09 上海宝司芯微电子有限公司 一种电源管理芯片的修调测试电路以及电源管理芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103554A1 (en) * 2004-11-15 2006-05-18 Texas Instruments Incorporated Fuse link trim algorithm for minimum residual
US8082535B1 (en) * 2009-02-03 2011-12-20 Xilinx, Inc. Method and apparatus for testing programmable integrated circuits
US20100315120A1 (en) * 2009-06-11 2010-12-16 Ipgoal Microelectronics (Sichuan) Co., Ltd. Dynamic adaptive terminal load adjusting method and circuit
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
CN102467144A (zh) * 2010-11-05 2012-05-23 成都芯源系统有限公司 电压调节器的输出电压修调装置及修调方法
CN103855045A (zh) * 2012-11-29 2014-06-11 上海华虹宏力半导体制造有限公司 晶圆上芯片参数的修调方法
CN105281747A (zh) * 2014-05-29 2016-01-27 中国科学院沈阳自动化研究所 一种可输出修调结果的熔丝修调电路及其控制方法
CN106093755A (zh) * 2016-08-12 2016-11-09 上海宝司芯微电子有限公司 一种电源管理芯片的修调测试电路以及电源管理芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
董紫淼;梁科;林长龙;李国峰;: "ATCXO数字数据修调电路设计", 半导体技术, no. 09, pages 23 - 28 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108387837A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 芯片的测试方法
CN110504001B (zh) * 2018-05-18 2021-07-30 华润微集成电路(无锡)有限公司 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN110504001A (zh) * 2018-05-18 2019-11-26 华润矽威科技（上海）有限公司 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN109545264A (zh) * 2018-10-31 2019-03-29 大唐微电子技术有限公司 一种对含闪存flash芯片的晶圆级测试方法、装置
CN109785896A (zh) * 2018-12-17 2019-05-21 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN109785896B (zh) * 2018-12-17 2020-12-15 珠海博雅科技有限公司 一种上电同时读取修调位的电路、方法及装置
CN110504180A (zh) * 2019-07-31 2019-11-26 广东利扬芯片测试股份有限公司 一种红外接收芯片测试修调系统
CN110619918A (zh) * 2019-08-02 2019-12-27 广州妙存科技有限公司 一种ftl掉电测试方法、系统、装置及存储介质
CN110619918B (zh) * 2019-08-02 2021-05-04 广州匠芯创科技有限公司 一种ftl掉电测试方法、系统、装置及存储介质
CN111142006A (zh) * 2019-12-26 2020-05-12 上海岭芯微电子有限公司 芯片的Trim测试方法和自动测试设备
CN112345923A (zh) * 2020-10-26 2021-02-09 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN112329273A (zh) * 2020-12-17 2021-02-05 深圳市芯天下技术有限公司 一种提升芯片验证效率的方法、装置、存储介质和终端
CN112329273B (zh) * 2020-12-17 2023-10-24 芯天下技术股份有限公司 一种提升芯片验证效率的方法、装置、存储介质和终端
CN113419589A (zh) * 2021-07-13 2021-09-21 上海艾为电子技术股份有限公司 电路参量的修调方法、修调电路、芯片、电子设备
CN113419589B (zh) * 2021-07-13 2022-10-21 上海艾为电子技术股份有限公司 电路参量的修调方法、修调电路、芯片、电子设备
CN115602237A (zh) * 2022-11-25 2023-01-13 成都利普芯微电子有限公司（Cn） 一种芯片修调电路、方法及驱动芯片

Also Published As

Publication number Publication date
CN107481765B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
CN107481765A (zh) 闪存芯片的修调测试方法及修调测试装置
CN103855045B (zh) 晶圆上芯片参数的修调方法
CN100466168C (zh) 半导体集成电路装置及其识别和制造方法以及半导体芯片
CN104459366B (zh) 电子装置、效能分类系统与方法、电压自动校正系统
CN108387837B (zh) 芯片的测试方法
CN109613420A (zh) 芯片的测试方法
CN205861854U (zh) 一种电源管理芯片的修调测试电路以及电源管理芯片
CN103364660B (zh) 一种目标芯片中多个晶体管的测试方法
WO1996007972A1 (en) System and method for generating a template for functional logic symbols
CN102324086B (zh) 一种用于不同型号探针台的Map图转换方法
CN114689212A (zh) 一种多环境的封装芯片测试方法及一种封装芯片
DE10063102A1 (de) Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
DE102006056560A1 (de) Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
CN105067984B (zh) 利用测试数据恢复tsk系列探针台map的方法
Xue et al. Test-set reordering for improving diagnosability
US20090051383A1 (en) Test Method and Production Method for a Semiconductor Circuit Composed of Subcircuits
CN112881885A (zh) 一种芯片测试方法及系统
CN106249120B (zh) 用于模型数据测试的中心晶片的挑选方法
TWI740529B (zh) 分層建模之方法及系統
TWI488246B (zh) 資源整合及晶片測試方法
US20070072315A1 (en) Method and system for reliability similarity of semiconductor devices
Huang et al. TestDNA: novel wafer defect signature for diagnosis and yield learning
US20070016321A1 (en) Method for screening risk quality semiconductor products
Tsai et al. Enhancing the data analysis in IC testing by machine learning techniques
CN112445694A (zh) 一种用于制定测试配置文件的工具及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230625

Address after: 519080 unit a1106-1107, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant after: Zhuhai Boya Technology Co.,Ltd.

Address before: 519080 No. 0222, block a, Tsinghua Science Park, University Road, high tech Zone, Zhuhai, Guangdong

Applicant before: ZHUHAI HONGXIN TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant