CN105281747A - 一种可输出修调结果的熔丝修调电路及其控制方法 - Google Patents

Abstract

本发明涉及一种可输出修调结果的熔丝修调电路及其控制方法，熔丝修调电路包括熔丝偏置控制单元与基础单元连接；基础单元用于接收来自处理器的修调数据并实现一位修调开关的控制；熔丝偏置控制单元用于提供基础单元所需的供电电源信号和偏置控制信号。方法包括：将修调开关对应的数字码依次送入多个基础单元，通过搜索确定修调数字开关最优值；然后将修调数字开关最优值通过对应的数字码送入对应的基础单元内，并进行烧写固化实现永久修调；最后将烧写固化后的修调开关值由最后一级基础单元输出用于修调结果的验证。本发明通过不同的控制方法既可以实现电路的修调功能，又可以实现电路修调后修调结果的输出功能，易于发现并解决可能出现的问题。

Description

一种可输出修调结果的熔丝修调电路及其控制方法

技术领域

本发明涉及集成电路芯片修调技术,具体地说是一种可输出修调结果的熔丝修调电路及其控制方法。

背景技术

随着集成电路高性能指标的要求越来越高，芯片设计面临高精度的要求日趋明显，尤其是针对高速高精度的数模转换器，模数转换器，高精度的基准源电路等设计，由于工艺误差等无法避免的因素，工艺厂生产出的芯片的电容和电阻值都有一定的工艺误差，这些误差会直接影响电路的性能甚至功能。为了解决这类工艺误差问题，在芯片正常使用之前，需要利用修调技术来修正，使电路参数更精确、一致性更好。

熔丝烧断修调利用电压源(或电流源)将熔丝烧断达到修调的目的，由于采用标准工艺制程，加工和测试成本较低而被广泛采用。但是众所周知，熔丝修调对电压源(或电流源)的要求较高，因此存在一定的风险和良率的问题，一旦采用的方案或方法不当，或因修调技术的问题，熔丝没有被彻底烧断，出现修调结果达不到预想的理论值的情况，采用传统的修调方法和修调电路无法识别修调是否按照预想值完成，无法确定电路的问题出在何处，而本发明正是基于这类问题提出的解决方法，即发明一种可输出修调结果的修调电路及控制方法。

发明内容

为了实现电路的熔丝修调功能，并更好的实现对熔丝修调结果的测试与分析，本发明的目的是提供一种可输出修调结果的熔丝修调电路及其控制方法。通过在修调系统中，加入数字控制电路，利用不同的修调数字控制方法既可以实现电路的搜索修调功能，烧写修调功能，又可以实现电路修调后修调结果的输出功能。

本发明为实现上述目的所采用的技术方案是：一种可输出修调结果的熔丝修调电路，熔丝偏置控制单元与基础单元连接；

基础单元用于接收来自处理器的修调数据并实现一位修调开关的控制；

熔丝偏置控制单元用于接收修调电源电压信号并提供基础单元所需的供电电源信号和偏置控制信号。

所述基础单元包括二选一选通电路、D触发器电路和熔断单元电路；

所述电路二选一选通电路的第一数据信号输入端B，片选输入端S与处理器连接，输出端Q与D触发器电路的数据输入端D连接；D触发器电路的时钟输入端CK、复位输入端R均与处理器连接，输出端Q作为基础单元的数据输出端；

所述熔断单元电路的数据输入端QIN与D触发器的输出端Q连接，P管偏置电压控制输入端con_P和N管偏置电压控制输入端con_N均与熔丝偏置控制单元连接，烧写使能端FUSE_en与处理器连接，输出端out与二选一选通电路的第二数据信号输入端A连接，并作为基础单元的输出端用于输出开关控制信号；

所述熔丝偏置控制单元的电源输出端VDD_TRIM与电路二选一选通电路、D触发器电路以及熔断单元电路的电源端相连，输入修调电压端与熔断单元电路的修调电压信号输入端均与修调电源连接。

所述熔断单元电路的烧写使能端FUSE_en和数据输入端QIN分别与与门的两个输入端连接，与门的输出端与第一晶体管N1的栅极连接；修调电压信号输入端经保险丝T1与第一晶体管N1的漏极连接，还经依次串联的电阻R1、第二晶体管P2、第三晶体管N3、第四晶体管N4接地，第一晶体管N1的源极接地，第二晶体管P2的栅极为熔断单元电路的P管偏置电压输入端con_P，第三晶体管N3与第四晶体管N4的栅极为熔断单元电路的N管偏置电压输入端con_N；

电源端Vdd_TRIM与与门的电源端连接，还与串联的两个反相器单元INV1、INV2的电源端连接，第二晶体管P2、第三晶体管N3的节点与反相器单元INV1的输入端连接，INV2的输出端为熔断单元电路的输出端out；反相器单元INV1的输入端还经第五晶体管N5接地，第五晶体管N5的栅极与数据输入端QIN连接。

所述基础单元为多个并以级联的方式串联，第一级基础单元的输入端B与处理器连接，最后一级基础单元的输出端Q作为熔丝修调电路的输出，之间的基础单元的输出端Q与下一级基础单元的数据信号输入端B连接。

所述熔丝偏置控制单元的输入修调电压端经电阻R7后作为电源输出端，还经顺序串联的第一三极管Q1、第三三极管Q3、电阻R2接地；还经顺序串联的电阻R5、第二三极管Q2、第四三极管Q4、电阻R8、第六晶体管N6接地；还经顺序串联的电阻R6、第九晶体管P9、第七晶体管N7、第八晶体管N8接地；还经顺序串联的第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9接地；第一三极管Q1基极与第二三极管Q2的集电极连接，集电极与第二三极管Q2的基极连接；第三三极管Q3、第四三极管Q4的基极之间串联有两个电阻R3、R4，电阻R3、R4间的结点与第三三极管Q3的集电极连接；第六晶体管N6的漏极和栅极连接、并作为第一偏置电压控制输出端CON_N与熔断单元电路的N管偏置电压输入端con_N连接，其栅极与第七晶体管N7、第八晶体管N8的栅极连接；第九晶体管P9的栅极与漏极连接、并作为第二偏置电压控制输出端CON_P与熔断单元电路的P管偏置电压输入端con_P连接，其源极与衬底连接；第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9的集电极与各自的基极连接。

一种可输出修调结果的熔丝修调方法，包括以下步骤：

将修调开关对应的数字码依次送入多个基础单元，通过搜索确定修调数字开关最优值；然后将修调数字开关最优值通过对应的数字码串行送入对应的基础单元内，并进行烧写固化实现永久修调；最后将烧写固化后的修调开关的值由最后一级基础单元输出用于修调结果的验证。

所述通过搜索确定修调数字开关最优值包括以下步骤：

通过基础单元的数据信号输入端串行输入数字码至多个基础单元内的D触发器电路，D触发器电路的输出控制熔断单元电路进而控制修调开关的状态；

重新修改修调开关对应的数字码并重复上述步骤，直到各修调开关的控制状态达到设计状态为止，此时得到的修调开关对应的数字码为修调数字开关最优值。

所述将修调数字开关最优值通过对应的数字码送入对应的基础单元内具体为：将修调数字开关最优值按照一次一位的方式分多次输入至多个基础单元内各自对应的D触发器电路。

所述烧写包括以下步骤：

D触发器电路的输出控制熔断单元电路是否烧写，每到修调数字开关最优值中对应的需要熔丝烧断的基础单元的对应时钟周期，修调数据输入信号输入高电平，并在此次所有时钟周期结束后，烧写使能信号开始保持烧断熔丝所需时间的高电平来维持烧写；按输入数据位每次烧写一位。

10.根据权利要求6所述的一种可输出修调结果的熔丝修调方法，其特征在于所述将烧写固化后的修调开关的值由最后一级基础单元输出包括以下步骤：

将多个D触发器电路内部数据复位清零之后，根据处理器指令通过设定修调功能选择信号设定各基础单元为修调数据输出模式，将各级烧写修调后的修调开关的值的各位通过对应的各级D触发器电路，按照各自对应的时钟周期串行输出。

本发明具有以下有益效果及优点：

1.本发明通过不同的控制方法既可以实现电路的修调功能，又可以实现电路修调后修调结果的输出功能，易于发现并解决可能出现的问题。

2.电路实现均采用已成熟工艺，电路结构简单，并不需占用过多的芯片面积，设计成本低。

3.控制方法易实现，便于移植于不同的设计中，具有广泛的应用前景。

附图说明

图1为本发明的一组基础单元结构框图。

图2为本发明的整体结构框图。

图3为本发明熔断单元电路图。

图4为本发明熔丝偏置控制单元电路图。

图5为本发明搜索模式控制方法信号图。

图6为本发明烧写模式控制方法信号图。

图7为本发明修调结果输出模式控制方法信号图。

具体实施方式

下面结合附图和具体实施例对本发明提供的可输出修调结果的修调电路及其控制方法进行详细描述。

本发明包括：以二选一选通电路，D触发器电路，熔断单元电路构成一组基础单元，用于接收修调数据，实现一位修调开关控制的基本单元。

熔丝偏置控制单元，接收修调电压信号，提供修调电路所需的供电电源信号，偏置控制信号。

所述以二选一选通电路，D触发器电路，熔断单元电路构成一组基础单元，多个基础单元以多组串联的方式连接，每一组基础单元都提供一个输出信号控制一个修调电路的开关，基础单元的数量决定控制修调电路开关的数量。

基于该电路的的修调方法，包括：

通过对移位寄存器组的数据输入设定，使得修调开关的值具有最大的变化范围；通过对选通控制位的设定，使得修调数据具有数据输入和数据输出的变化结果；通过对熔断单元的控制位设定，使得修调电路具有搜索，烧写，修调结果输出的功能实现；

一种修调搜索模式控制方法，控制电路进入搜索模式，将修调开关对应的数字码送入修调寄存器内，实现通过搜索确定修调数字开关最优值的方法。

一种修调烧写模式控制方法，控制电路进入烧写模式，将修调开关的值通过对应的数字码送入修调寄存器内，并进行烧写固化，实现永久修调的方法。

一种修调结果输出模式控制方法，控制电路进入修调结果输出模式，将烧写固化后的修调开关的值，通过修调寄存器输出，实现修调结果输出验证的方法。

其中所述修调搜索模式控制方法，通过数据信号输入端串行输入数据至修调寄存器，修调寄存器的输出控制熔断单元电路，实现控制修调开关的状态。这种修调状态是可更改的，当重新修改修调数据信号，依然按照搜索模式控制时序信号输入，即可改变为相应的修调开关的状态。

其中所述修调烧写模式控制方法，通过数据信号输入端输入数据至修调寄存器，修调寄存器的输出控制熔断单元电路，通过烧写使能信号控制烧写功能，烧写过程是按输入数据位一次烧写仅一位进行的。这种修调结果是不可更改的。

其中所述修调结果输出模式控制方法，通过修调数据输出控制信号，将修调烧写后的开关控制信号的返回值，按照修调结果输出时序控制方法，通过修调寄存器的输出端口，串行按位输出。

本发明基于CMOS工艺中，采用电流烧断型保险丝作为熔丝修调的设计结构，利用二选一选通电路，D触发器电路，熔断单元电路构成的一组基础单元BASETC，电路框图如图1所示，其实现方式如下：二选一选通电路MUX的输入端B与输入信号DATA_TRIM连接，MUX的片选输入端S与输入信号TMS_TRIM连接，MUX的输出端Q与D触发器电路DFF的数据输入端D级联，DFF的时钟输入端CK与输入信号CLK_TRIM连接，DFF的复位输入端R与输入信号RST_TRIM连接，DFF的输出端Q作为输出信号QOUT_TRIM输出，并与熔断单元电路TRIMMINGCIRCUIT的输入端QIN相连，TRIMMINGCIRCUIT的输入端con_P与输入信号CON_P连接，TRIMMINGCIRCUIT的输入端con_N与输入信号CON_N连接，TRIMMINGCIRCUIT的输入端FUSE_en与烧写使能信号FUSE_EN连接，TRIMMINGCIRCUIT的输出端out与MUX的输入端A连接，并作为输出信号TN1输出；输入电源信号VDD_TRIM与MUX的电源端DVCC，DFF的电源端DVCC，以及TRIMMINGCIRCUIT的电源端vdd_trim相连；输入修调电压信号VCC_TRIM与TRIMMINGCIRCUIT的修调电压输入端VCC_TRIM相连；所有单元均共接地信号DGND。

以上实例中的基础单元以级联的方式多组串联连接，每一组基础单元都有一个输出信号控制一个修调电路的开关，多组串联电路与熔丝偏置控制单元结合，构成本发明修调电路的设计方案，如图2所示，其实现方式如下：基础单元BASETC1，BASETC2，……BASETCn以级联的方式多组串联连接，前一级基础单元的输出信号QOUT_TRIM与下一级基础单元的输入信号DATA_TRIM相级联，最后一级基础单元BASETCn的输出信号QOUT_TRIM作为本发明修调结果输出信号SDO_TRIM输出；D触发器DFF多组串联构成修调移位寄存器；每组的基础单元的输入信号TMS_TRIM，CLK_TRIM，RST_TRIM，CON_P，FUSE_EN，CON_N都彼此相连；其中CON_P和CON_N分别与熔丝偏置控制单元TRIMMINGCON的输出端口CON_P和CON_N相连；每一组基础单元的输入电源信号VDD_TRIM与熔丝偏置控制单元TRIMMINGCON的输入电源信号VDD_TRIM彼此相连；每一组基础单元的输入修调电压信号VCC_TRIM与熔丝偏置控制单元TRIMMINGCON的输入修调电压信号VCC_TRIM彼此相连；每一组基础单元都有一个对应的输出信号TN1，TN2，……，TNn，作为开关控制信号输出；所有单元均共接地信号DGND。

本发明的基础单元中熔断单元电路是熔丝修调电路三种功能实现的关键。

所述熔断单元电路如图3所示，保险丝T1为电流烧断型保险丝。具体结构为输入信号FUSE_en和QIN分别连接双输入与门单元AND1的两个输入端，AND1的电源端接电源信号vdd_trim，地端接地信号DGND，AND1的输出端连接一个N型MOS管(本实施例可为第一MOS晶体管N1)的栅极，其源极接DGND，N1的漏极连接保险丝T1的一端，并且连接一个电阻(本实施例可为第一电阻R1)的一端；保险丝T1的另一端连接修调电压输入信号VCC_TRIM；电阻R1的另一端接一个P型MOS管(本实施例可为第二MOS晶体管P2)的源极，P2的栅极接输入控制信号con_P，P2的漏极连接一个N型MOS管(本实施例可为第三MOS晶体管N3)的漏极，并且连接一个N型MOS管(本实施例可为第五MOS晶体管N5)的漏极，作为反向器单元INV1的输入信号；N3的栅极与一个N型MOS管(本实施例可为第四MOS晶体管N4)相连，N3的源极与N4的漏极相连，N4的源极接DGND；N5的栅极接输入信号QIN，N5的源极接DGND；反相器单元INV1的输出连接第二个反相器单元INV2，INV2的输出作为输出信号out输出，INV1和INV2的电源端接电源信号vdd_trim，地端接地信号DGND。

所述熔丝偏置控制单元如图4所示，具体结构如下：输入修调电压信号VCC_TRIM连接一个电阻(本实施例可为第七电阻R7)，R7的另一端作为电源信号VDD_TRIM输出，VDD_TRIM分别连接电阻(本实施例可为第五电阻R5)的一端，连接电阻(本实施例可为第六电阻R6)的一端，连接PNP三极管(本实施例可为第一三极管Q1)的发射极，以及连接二极管连接结构的NPN三极管(本实施例可为第五三极管Q5)的集电极和基极；四个NPN三极管(本实施例可为第六～第九三极管Q6～Q9)以二极管连接结构串联连接，Q6的集电极和基极一端连接Q5的发射极，Q9的发射极一端连接地信号DGND；PNP三极管Q1的基极连接一个PNP三极管(本实施例可为第二三极管Q2)的集电极，并与一个PNP三极管(本实施例可为第四三极管Q4)的发射极相连；Q2的发射极连接电阻R5的另一端，Q2的基极连接Q1的集电极，并与一个PNP三极管(本实施例可为第三三极管Q3)的发射极相连；Q3的基极通过两个串联电阻(本实施例可为第三～四电阻R3～R4)与Q4的基极相连，Q3的集电极与R3和R4的连接端相接，并与一个电阻(本实施例可为第二电阻R2)相连，R2的另一端连接地信号DGND；Q4的集电极连接一个电阻(本实施例可为第八电阻R8)的一端，R8的另一端连接一个二极管连接结构的N型MOS管(本实施例可为第六MOS晶体管N6)的漏极和栅极，并作为偏置输出信号CON_N输出，N6的源极接地信号DGND；两个N型MOS管(本实施例可为第七～八MOS晶体管N7～N8)串联相接，N7与N8的栅极连在一起并与N6的栅极和漏极相连，N8的源极接地信号DGND，N7的漏极连接一个二极管连接结构的P型MOS管(本实施例可为第九MOS晶体管P9)的栅极和漏极，并作为偏置输出信号CON_P输出；P9的源极和衬底通过电阻R6与电源信号VDD_TRIM相连。

通过相对应的修调控制方法对输入信号加以控制，实现电路的熔丝修调功能以及修调结果的输出功能。

在CMOS工艺中，熔丝一般是一个细长的多晶硅电阻，在通过较大电流时被熔断。当熔丝代码输入到控制逻辑，控制逻辑选择熔丝单元阵列中的目标熔丝，然后发出指令，将目标熔丝熔断。目标熔丝与修调电路的开关网络相连，熔丝熔断后，熔丝单元输出电平改变，因而改变了对应开关网络的连接状态，从而改变修调电路的结构。

本实施例采用的控制方法以及电路工作过程如下：

使电路在不同模式下工作的控制信号为TMS_TRIM，CLK_TRIM，RST_TRIM以及FUSE_EN。VCC_TRIM为修调电压输入电平。

本实施例采用的熔丝控制开关为22个，因此以下阐述都以22个基础单元组合为实例。

本发明的正常模式状态如下：熔断单元电路如图3所示，正常模式下，保险丝T1未熔断，呈导通状态，此时输入信号QIN与FUSE_en都为低电平，即NMOS管N1和N5关闭，T1，R1，P2和N3，N4构成通路，通过所述熔丝偏置控制单元所示提供的con_P与con_N偏置信号，使节点A点呈高电平状态，通过两级反向器INV1和INV2，out端口也呈高电平状态，控制开关不关闭。

本发明的搜索模式控制方法如下：搜索模式控制方法信号图如图5所示。本发明的整体电路设计方案(图2)中，在搜索模式过程中复位信号RST_TRIM始终为高电平，寄存器DFF不复位。修调功能选择信号TMS_TRIM在搜索模式下始终为高电平，即各级MUX的信号选通端为输入端口B端，修调数据输入信号DATA_TRIM连接第一级MUX的B端，使修调数据随时钟触发串行输入至各级寄存器DFF的Q端，以及TRIMMINGCIRCUIT的QIN端，此时每一级基础单元的QOUT_TRIM端都保存着与之对应的修调数据。在熔断单元电路(图3)中，修调数据输入至QIN端，FUSE_en连接到外部输入端口FUSE_EN为低电平，因此N1仍处于关闭状态。此时如果修调数据QIN端的信号为低电平时，信号A点与正常模式下一致，呈高电平状态，out端口也呈高电平状态。当修调数据QIN端的信号为高电平时，使N5导通，N5是一个导通电阻很小的NMOS管，当它开启时，将节点A点拉到低电平状态，使out端信号翻转，由高电平变为低电平状态，从而改变了整体电路设计方案(图2)中对应的开关控制信号TN，实现了修调的结果。这种修调是可更改的，当修调结果达不到预期的效果时，重新修改修调数据信号输入端DATA_TRIM的数据后，依然按照搜索模式控制时序信号输入，即可改变为相应的修调开关的状态，直至修调结果实现预期目标为止。

本发明的修调烧写模式控制方法如下：烧写模式控制方法信号图如图6所示。通过搜索模式实现了预期的修调效果后，为固化修调结果，可通过进入烧写模式，将对应位的熔丝烧断，实现固化修调结果的功能。因为考虑到烧断熔丝需要很大的电流，如果同时烧写很多位，会造成流过电源的电流过大，造成失效，因此整个烧写过程是一位一位进行的。本发明的整体电路设计方案(图2)中，在修调烧写模式过程中复位信号RST_TRIM始终为高电平，寄存器DFF不复位。修调功能选择信号TMS_TRIM在搜索模式下始终为高电平，即各级MUX的信号选通端为输入端口B端，修调数据输入信号DATA_TRIM连接第一级MUX的B端，使修调数据随时钟触发串行输入至各级寄存器DFF的Q端，以及TRIMMINGCIRCUIT的QIN端。每22个时钟周期内，在需要修调烧写的TN端对应的时钟位，DATA_TRIM输入高电平，即给对应的修调移位寄存器DFF送入一个高电平，每22个CLK_TRIM时钟周期内DATA_TRIM只输入一位高电平。第22个时钟给完后，FUSE_EN信号拉高，持续5ms(为本发明实例烧断熔丝所需的时间值)，这段时间进行烧写，5ms后拉低，重复之前的过程，烧写下一位。在需要烧写的位数对应的熔断单元电路(图3)内部，通过时钟移位将对应DATA_TRIM位数的高电平输入到QIN端，FUSE_en连接到外部输入端口FUSE_EN信号在之后拉高，此时N1开启，使得此时通过熔丝T1的电流达到可以熔断T1的电流值。当FUSE_en持续5ms之后，T1被烧断。在T1被烧断之后，R1，P2，N3，N4支路上电源供电断开，因此QIN端无论输入高低电平，信号A点的电平始终为低电平，即输出out端口始终为低电平状态，即实现了该位的烧写功能。

本发明的修调结果输出模式控制方法如下：修调结果输出模式控制方法信号图如图7所示。本发明的整体电路设计方案(图2)中，在修调烧写模式过程中FUSE_EN信号始终为低电平，即烧写使能无效。在CLK_TRIM端口给入第一个时钟时，复位信号RST_TRIM拉为低电平，使修调移位寄存器DFF复位，清除修调移位寄存器DFF的输出端口QOUT_TRIM保存的数据，在第二个时钟之前复位信号RST_TRIM拉为高电平，复位解除。同时第二个时钟之前将TMS_TRIM置为低电平，即将各级MUX的信号选通端为输入端口A端，即将各级烧写后的开关控制信号TN的值返送回相对应的各级修调移位寄存器DFF的D端，在一个时钟周期将TMS_TRIM置回高电平，即将各级MUX的信号选通端改为输入端口B端，CLK_TRIM时钟端继续按位数输入时钟，使修调移位寄存器DFF正常工作，即从第二个时钟开始，将修调烧写后的开关控制信号TN的返回值通过SDO_TRIM端口串行按位输出。

Claims (10)

1.一种可输出修调结果的熔丝修调电路，其特征在于：熔丝偏置控制单元与基础单元连接；

基础单元用于接收来自处理器的修调数据并实现一位修调开关的控制；

熔丝偏置控制单元用于接收修调电源电压信号并提供基础单元所需的供电电源信号和偏置控制信号。

2.根据权利要求1所述的一种可输出修调结果的熔丝修调电路，其特征在于：所述基础单元包括二选一选通电路、D触发器电路和熔断单元电路；

所述电路二选一选通电路的第一数据信号输入端B，片选输入端S与处理器连接，输出端Q与D触发器电路的数据输入端D连接；D触发器电路的时钟输入端CK、复位输入端R均与处理器连接，输出端Q作为基础单元的数据输出端；

所述熔断单元电路的数据输入端QIN与D触发器的输出端Q连接，P管偏置电压控制输入端con_P和N管偏置电压控制输入端con_N均与熔丝偏置控制单元连接，烧写使能端FUSE_en与处理器连接，输出端out与二选一选通电路的第二数据信号输入端A连接，并作为基础单元的输出端用于输出开关控制信号；

所述熔丝偏置控制单元的电源输出端VDD_TRIM与电路二选一选通电路、D触发器电路以及熔断单元电路的电源端相连，输入修调电压端与熔断单元电路的修调电压信号输入端均与修调电源连接。

3.根据权利要求1所述的一种可输出修调结果的熔丝修调电路，其特征在于：所述熔断单元电路的烧写使能端FUSE_en和数据输入端QIN分别与与门的两个输入端连接，与门的输出端与第一晶体管N1的栅极连接；修调电压信号输入端经保险丝T1与第一晶体管N1的漏极连接，还经依次串联的电阻R1、第二晶体管P2、第三晶体管N3、第四晶体管N4接地，第一晶体管N1的源极接地，第二晶体管P2的栅极为熔断单元电路的P管偏置电压输入端con_P，第三晶体管N3与第四晶体管N4的栅极为熔断单元电路的N管偏置电压输入端con_N；

电源端Vdd_TRIM与与门的电源端连接，还与串联的两个反相器单元INV1、INV2的电源端连接，第二晶体管P2、第三晶体管N3的节点与反相器单元INV1的输入端连接，INV2的输出端为熔断单元电路的输出端out；反相器单元INV1的输入端还经第五晶体管N5接地，第五晶体管N5的栅极与数据输入端QIN连接。

4.根据权利要求1所述的一种可输出修调结果的熔丝修调电路，其特征在于：所述基础单元为多个并以级联的方式串联，第一级基础单元的输入端B与处理器连接，最后一级基础单元的输出端Q作为熔丝修调电路的输出，之间的基础单元的输出端Q与下一级基础单元的数据信号输入端B连接。

5.根据权利要求1所述的一种可输出修调结果的熔丝修调电路，其特征在于：所述熔丝偏置控制单元的输入修调电压端经电阻R7后作为电源输出端，还经顺序串联的第一三极管Q1、第三三极管Q3、电阻R2接地；还经顺序串联的电阻R5、第二三极管Q2、第四三极管Q4、电阻R8、第六晶体管N6接地；还经顺序串联的电阻R6、第九晶体管P9、第七晶体管N7、第八晶体管N8接地；还经顺序串联的第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9接地；第一三极管Q1基极与第二三极管Q2的集电极连接，集电极与第二三极管Q2的基极连接；第三三极管Q3、第四三极管Q4的基极之间串联有两个电阻R3、R4，电阻R3、R4间的结点与第三三极管Q3的集电极连接；第六晶体管N6的漏极和栅极连接、并作为第一偏置电压控制输出端CON_N与熔断单元电路的N管偏置电压输入端con_N连接，其栅极与第七晶体管N7、第八晶体管N8的栅极连接；第九晶体管P9的栅极与漏极连接、并作为第二偏置电压控制输出端CON_P与熔断单元电路的P管偏置电压输入端con_P连接，其源极与衬底连接；第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q8、第九三极管Q9的集电极与各自的基极连接。

6.一种可输出修调结果的熔丝修调方法，其特征在于包括以下步骤：

将修调开关对应的数字码依次送入多个基础单元，通过搜索确定修调数字开关最优值；然后将修调数字开关最优值通过对应的数字码串行送入对应的基础单元内，并进行烧写固化；最后将烧写固化后的修调开关的值由最后一级基础单元输出用于修调结果的验证。

7.根据权利要求6所述的一种可输出修调结果的熔丝修调方法，其特征在于所述通过搜索确定修调数字开关最优值包括以下步骤：

通过基础单元的数据信号输入端串行输入数字码至多个基础单元内的D触发器电路，D触发器电路的输出控制熔断单元电路进而控制修调开关的状态；

重新修改修调开关对应的数字码并重复上述步骤，直到各修调开关的控制状态达到设计状态为止，此时得到的修调开关对应的数字码为修调数字开关最优值。

8.根据权利要求6所述的一种可输出修调结果的熔丝修调方法，其特征在于所述将修调数字开关最优值通过对应的数字码送入对应的基础单元内具体为：将修调数字开关最优值按照一次一位的方式分多次输入至多个基础单元内各自对应的D触发器电路。

9.根据权利要求6所述的一种可输出修调结果的熔丝修调方法，其特征在于所述烧写包括以下步骤：

D触发器电路的输出控制熔断单元电路是否烧写，每到修调数字开关最优值中对应的需要熔丝烧断的基础单元的对应时钟周期，修调数据输入信号输入高电平，并在此次所有时钟周期结束后，烧写使能信号开始保持烧断熔丝所需时间的高电平来维持烧写；按输入数据位每次烧写一位。

10.根据权利要求6所述的一种可输出修调结果的熔丝修调方法，其特征在于所述将烧写固化后的修调开关的值由最后一级基础单元输出包括以下步骤：

将多个D触发器电路内部数据复位清零之后，根据处理器指令通过设定修调功能选择信号设定各基础单元为修调数据输出模式，将各级烧写修调后的修调开关的值的各位通过对应的各级D触发器电路，按照各自对应的时钟周期串行输出。