CN107743035A - 一种芯片修调电路及修调方法 - Google Patents

Abstract

本申请公开了一种芯片修调电路及修调方法，用以解决现有技术中对芯片的修调不可靠，导致芯片的测试参数的精度较低的问题。该芯片修调电路包括：修调控制模块、固化电路模块和输出电路模块，固化电路模块包括第一固化子模块、第二固化子模块以及控制烧写第一固化子模块和第二固化子模块的烧写控制子模块，修调控制模块用于向固化电路模块输出根据芯片的测试参数确定的修调位，固化电路模块用于根据修调位，控制烧写控制子模块烧写第一固化子模块或者烧写第二固化子模块，并在烧写后将修调位转换为与被烧写的固化子模块对应的阻值变化，输出电路模块，用于根据阻值变化输出逻辑电平信号。

Description

一种芯片修调电路及修调方法

技术领域

本申请涉及电路控制领域，尤其涉及一种芯片修调电路及修调方法。

背景技术

随着集成电路设计与工艺技术的发展，芯片生产过程中对电路性能要求越来越高。由于芯片在生产过程中存在工艺偏差，导致芯片参数的性能指标与预期的参数性能指标之间存在偏差，从而影响芯片参数的精度，一些芯片参数可能会超出产品规格书所要求的范围，从而影响芯片的良率，严重的话会导致芯片无法量产。为了提高芯片参数的精度和芯片的良率，通常会在芯片的生产过程中或在芯片生产完成之后，对芯片参数进行测试，然后根据测试结果对芯片的关键参数进行修调。

实现芯片的修调，需要在芯片设计时利用相关修调技术设计修调电路，配合测试模块完成关键参数修调。修调电路通常包括控制模块和修调模块，根据实际的电路设计，控制模块和修调模块可具体包括不同的电路模块。图1示出一种修调电路结构图，如图1所示，图1中以4引脚(2输入、2输出)的控制模块为例进行说明，实际应用中控制模块的引脚个数由芯片待修调的测试参数的修调位决定，每一修调位对应一个输入和输出引脚。其中，输入引脚An(A1～A2)分别连接焊盘，输出引脚Tn(T1～T2)与修调模块连接。控制模块根据输入引脚输入的修调信号输出一组逻辑信号，修调模块根据控制模块产生的逻辑信号对芯片待修调的测试参数进行修调。

目前，控制模块中通常采用熔丝修调技术产生与修调信号对应的逻辑信号。传统的熔丝修调电路如图2所示，熔丝(fuse)与电阻R并联，理想情况下，熔丝未熔断时电阻为零，表现为短路；熔丝熔断时电阻为无穷大，表现为开路，熔丝修调的原理是通过熔丝熔断与否控制电阻的接入与否，利用熔丝烧断前后的阻值不一样能比较简单的得到相应的逻辑信号，进而实现修调，熔丝可以修调的参数取决于该电阻在电路中的作用。由于熔丝熔断过程对施加于熔丝的电压、电流以及持续时间都有要求，若该施加于熔丝的电压、电流以及持续时间控制不好，会导致熔丝熔断后的阻抗存在正态分布，因此，传统的熔丝修调存在一定概率的修调错误。此外，若设计中熔断熔丝的电流或电压选取不合理，还会导致熔丝未熔断的情况，若熔丝未熔断则不能实现精确修调的目的，甚至会使得修调结果更差。因此，传统的熔丝修调方法对芯片的测试参数的修调并不理想，故，不能很好的提高测试参数的精度以及芯片的良率。

发明内容

本申请的实施例提供了一种芯片修调电路及修调方法，用以实现对芯片的测试参数的可靠修调，进而保证芯片的良率。

本申请的目的是通过以下技术方案实现的：

第一方面，提供一种芯片修调电路，该修调电路包括：修调控制模块、固化电路模块和输出电路模块，所述固化电路模块包括第一固化子模块、第二固化子模块以及控制烧写所述第一固化子模块和所述第二固化子模块的烧写控制子模块。所述修调控制模块，用于向所述固化电路模块输出根据所述芯片的测试参数确定的修调位，所述固化电路模块，用于根据所述修调位，控制所述烧写控制子模块烧写所述第一固化子模块或者烧写所述第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化，所述输出电路模块，用于根据所述阻值变化输出逻辑电平信号。

其中，所述第一固化子模块和所述第二固化子模块均为被烧写后阻值可变且属性相同的模块。

本申请实施例中，通过固化电路模块包括的烧写控制子模块烧写第一固化子模块或者烧写第二固化子模块，即，通过烧写控制子模块控制仅有一个固化子模块被烧写，即使第一固化子模块或第二固化子模块未被烧写充分，第一固化子模块与第二固化子模块之间仍存在一定的阻值差，相比于现有修调技术，以现有熔丝修调技术为例，现有熔丝修调必须在熔丝烧写过程中熔断熔丝才能实现精确修调，而本申请对第一固化子模块以及第二固化子模块的烧写要求不是很高，本申请方案通过烧写其中一个固化子模块，保证第一固化子模块与第二固化子模块之间存在一定的阻值差即可实现精确修调，故，本申请的方案能够实现更可靠的修调，能够极大的提高芯片测试参数的精度以及芯片的良率。

较佳的，所述修调控制模块，还用于控制修调模式的开启与关闭，且为所述固化电路模块提供固化使能信号，并为所述输出电路模块提供复位信号。通过修调控制模块为固化电路模块提供固化使能信号，为输出电路模块提供复位信号，无需在固化电路模块以及输出电路模块上设置提供使能信号和复位信号的电路，使得固化电路模块和输出电路模块的设计更简单。

较佳的，所述修调控制模块包括反相器，所述修调控制模块通过所述反相器反转所述修调位的相位，得到与所述修调位相位相反的相位反转修调位。所述烧写控制子模块包括第一与门、第二与门、第一P沟道金属氧化物半导体场效应晶体管(PMOS管)以及第二PMOS管；所述第一与门的第一输入端输入所述固化使能信号，所述第一与门的第二输入端输入所述修调位；所述第二与门的第一输入端输入所述固化使能信号，所述第二与门的第二输入端输入所述相位反转修调位；所述第一PMOS管的栅极连接所述第一与门的输出端，所述第一PMOS管的漏极连接所述第一固化子模块第一端，所述第一PMOS管的源极连接公共地；所述第二PMOS管的栅极连接所述第二与门的输出端，所述第二PMOS管的漏极连接所述第二固化子模块第一端，所述第二PMOS管的源极连接公共地；所述第一固化子模块第二端以及所述第二固化子模块第二端连接电源电压(VDD)；其中，所述固化使能信号为高电平信号。

本申请实施例中，通过两个与门和两个PMOS管控制烧写第一固化子模块或者烧写第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化，与现有技术中需要将熔丝烧断才能实现精确修调相比，本申请中方案对第一固化子模块以及第二固化子模块的烧写要求不是很高，通过烧写其中一个固化子模块，保证第一固化子模块与第二固化子模块之间存在一定的阻值差即可实现可靠修调，能够极大的提高芯片测试参数的精度以及芯片的良率。

较佳的，所述输出电路模块包括复位置位(Reset-Set，RS)锁存器，所述RS锁存器的第一输入端连接所述第一固化子模块第一端，所述RS锁存器的第二输入端连接所述第二固化子模块第一端，所述RS锁存器的输出端输出所述逻辑电平信号，其中，所述RS锁存器通过连接在所述第一固化子模块第二端与所述第二固化子模块第二端的VDD供电。

本申请实施例中设计的输出电路模块，由于不存在VDD和公共地的直接通路，故，无需在输出电路模块之后设置电流的关断机制，节省了电路开销以及电路功耗，且使得电路简单可靠。

具体的，所述RS锁存器包括第一或非门和第二或非门，所述第一或非门的第一输入端输入所述复位信号，所述第一或非门的第二输入端连接所述第一固化子模块第一端，所述第二或非门的第一输入端输入所述复位信号，所述第二或非门的第二输入端连接所述第二固化子模块第一端，所述复位信号为高电平信号。

较佳的，所述第一固化子模块和所述第二固化子模块为fuse。本申请实施例中，所述第一固化子模块和所述第二固化子模块还可以是非易失性存储器(Non-VolatileMemory，NVM)等。

第二方面，提供一种芯片，所述芯片包括至少一组上述芯片修调电路。

第三方面，提供一种基于上述芯片修调电路的修调方法，该方法包括：通过修调控制模块，向固化电路模块输出根据所述芯片的测试参数确定的修调位；根据所述修调位，控制所述固化电路模块包括的烧写控制子模块烧写所述固化电路模块包括的第一固化子模块或者烧写所述固化电路模块包括的第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化；通过输出电路模块，根据所述阻值变化输出逻辑电平信号。

其中，所述第一固化子模块和所述第二固化子模块均为被烧写后阻值可变且属性相同的模块。

较佳的，所述第一固化子模块和所述第二固化子模块为fuse。本申请实施例中，所述第一固化子模块和所述第二固化子模块还可以是NVM等。

本申请上述实施例中，通过控制烧写第一固化子模块或者烧写第二固化子模块，并在烧写后将修调位转换为与被烧写的固化子模块对应的阻值变化，与现有技术中需要将熔丝烧断才能实现可靠修调相比，本申请中方案对第一固化子模块以及第二固化子模块的烧写要求不是很高，通过烧写其中一个固化子模块，保证第一固化子模块与第二固化子模块之间存在一定的阻值差，即可实现可靠的修调，能够极大的提高芯片测试参数的精度以及芯片的良率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种修调电路结构图；

图2为现有技术中传统的熔丝修调结构示意图；

图3为本申请实施例提供的修调电路可应用的测试场景示意图；

图4为本申请实施例提供的一种芯片修调电路结构示意图；

图5为本申请实施例提供的另一种芯片修调电路的结构示意图；

图6为本申请实施例提供的又一种芯片修调电路的结构示意图；

图7为本申请实施例提供的又一种芯片修调电路的结构示意图；

图8为本申请实施例提供的一种或非门结构示意图；

图9为本申请实施例提供的又一种芯片修调电路的结构示意图；

图10为本申请实施例提供的具体实施例的信号波形示意图；

图11为本申请实施例提供的一种芯片修调方法流程图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部份实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

本申请中对芯片的测试参数如何得到不做限定，例如，可以是通过对芯片的关键参数进行测试得到的测试参数，也可以是对芯片所有参数进行测试得到的测试参数。

本申请提供的芯片修调电路可应用于图3所示的测试场景中，如图3所示，得到测试参数之后，通过查找测试参数与修调位的对应关系，可得到与该测试参数对应的修调位，这部分内容现有技术中有很多成熟的实现方案，本申请不做详细描述。得到与测试参数对应的修调位之后，将该修调位写入执行测试的芯片或者集成电路，这部分内容对应图3中的写入数据模块，数据写入之后，通过测试判断结果是否为规范值，若测试结果为规范值则进行数据固化，即本申请中重点改进的部分，若测试结果不是规范值，则进行数据微调，数据微调之后进行数据固化，最后进行测试确定，确定最终的修调结果是否满足规范。实际应用中，由于需要控制测试成本，且第一次写入数据效果通常较好，故实际应用中通常虚线部分可以省略，即，写入数据之后，直接进行数据固化。

图4为本申请实施例提供的一种芯片修调电路的结构示意图，参阅图4所示，该芯片修调电路包括：修调控制模块、固化电路模块以及输出电路模块，固化电路模块包括第一固化子模块、第二固化子模块以及控制烧写第一固化子模块和第二固化子模块的烧写控制子模块。

修调控制模块用于向固化电路模块输出根据芯片的测试参数确定的修调位，固化电路模块根据输入的修调位，控制烧写控制子模块烧写第一固化子模块或者烧写第二固化子模块，并在烧写之后将修调位转换为与被烧写的固化子模块对应的阻值变化，输出电路模块根据所述阻值变化输出逻辑电平信号。

其中，第一固化子模块和第二固化子模块均为被烧写后阻值可变且属性相同的模块。

在上述实施方式中，可设置当修调位的二进制值为1时，控制烧写第一固化子模块，当修调位的二进制值为0时，控制烧写第二固化子模块。当然，也可设置当修调位的二进制值为0时，控制烧写第一固化子模块，当修调位的二进制值为1时，控制烧写第二固化子模块，本申请不做限定。

一种可能的实施方式中，当设置修调位的二进制值为1控制烧写第一固化子模块，修调位的二进制值为0控制烧写第二固化子模块时，假设输入修调位的二进制值为1，则通过本申请实施例的方案，控制仅烧写第一固化子模块，并在烧写后将该二进制值为1的修调位转换为与被烧写的第一固化子模块对应的阻值变化。

进一步的，由于第一固化子模块和第二固化子模块属性相同，且均为被烧写后阻值可变的模块，故，第一固化子模块被烧写，且第二固化子模块未被烧写时，第一固化子模块和第二固化子模块之间存在一定的阻值差，即使第一固化子模块未被烧写充分，第一固化子模块与第二固化子模块之间仍存在一定的阻值差，与现有技术中需要将熔丝烧断才能实现可靠修调相比，本申请中方案对第一固化子模块以及第二固化子模块的烧写要求不是很高，不必将第一固化子模块或者第二固化子模块完全熔断，通过烧写其中一个固化子模块，保证第一固化子模块与第二固化子模块之间存在一定的阻值差即可实现可靠的修调，能够极大的提高芯片的测试参数的精度以及芯片的良率。

本申请实施例中，以第一固化子模块或第二固化子模块为fuse为例说明，第一固化子模块或第二固化子模块未被烧写充分是指，第一固化子模块或第二固化子模块未熔断。

本申请实施例中，固化电路模块与输出电路模块在开始工作之前需要触发信号，而在固化电路模块以及输出电路模块上设置提供触发信号的电路，使得固化电路模块和输出电路模块的设计更复杂，因此，为了使得固化电路模块和输出电路模块的设计更简单，本申请中将提供触发信号的功能设置于修调控制模块，即，本申请实施例中，修调控制模块不仅用于向固化电路模块输出修调位，还用于为固化电路模块提供固化使能信号，并为输出电路模块提供复位信号，当然还可用于控制修调模式的开启与关闭。

其中，开启修调模式，修调电路对测试参数进行修调，关闭修调模式，修调电路对测试参数停止修调。

本申请实施例以下详细描述一种可实现本申请方案的、具体的修调控制模块结构以及固化电路模块结构。

图5为本申请实施例提供的另一种芯片修调电路的结构示意图，参阅图5所示，具体的，修调控制模块包括反相器，修调控制模块通过反相器反转修调位的相位，得到与修调位相位相反的相位反转修调位，固化电路模块包括的烧写控制子模块包括第一与门、第二与门、第一PMOS管以及第二PMOS管，第一与门的第一输入端(A1)输入固化使能信号，第一与门的第二输入端(A2)输入修调位，第二与门的第一输入端(A1)输入固化使能信号，第二与门的第二输入端(A2)输入相位反转修调位，第一PMOS管的栅极连接第一与门的输出端，第一PMOS管的漏极连接第一固化子模块第一端，第一PMOS管的源极连接公共地，第二PMOS管的栅极连接第二与门的输出端，第二PMOS管的漏极连接第二固化子模块第一端，第二PMOS管的源极连接公共地，第一固化子模块第二端以及第二固化子模块第二端连接VDD，在该中实现方式中固化使能信号为高电平信号，烧写完成之后，固化使能信号变为低电平，控制烧写控制子模块不再烧写固化子模块。

本申请实施例中，假设修调位的二进制值为1，由于固化使能信号为高电平信号，故，第一与门输出高电平，通过第一PMOS管控制第一固化子模块被烧写，第二与门输出低电平，控制第二固化子模块不被烧写，并在烧写后将修调位转换为与被烧写的第一固化子模块对应的阻值变化，与现有技术中需要将熔丝烧断才能实现可靠修调相比，本申请中方案对第一固化子模块以及第二固化子模块的烧写要求不是很高，通过烧写其中一个固化子模块保证第一固化子模块与第二固化子模块之间存在一定的阻值差，即可实现可靠的修调，能够极大的提高芯片的测试参数的精度以及芯片的良率。

本申请实施例以下详细描述一种可实现本申请方案的、具体的输出电路模块结构。

图6为本申请实施例提供的又一种芯片修调电路的结构示意图，参阅图6所示，具体的，输出电路模块包括RS锁存器，该RS锁存器的第一输入端连接第一固化子模块第一端，该RS锁存器的第二输入端连接第二固化子模块第一端，RS锁存器的输出端输出逻辑电平信号，其中，RS锁存器通过连接在第一固化子模块第二端与第二固化子模块第二端的VDD供电。

本申请实施例对RS锁存器的结构不做限定，本申请中输出电路模块可包括能构成RS锁存器的所有电路结构。

本申请实施例以下详细描述一种可实现本申请方案的、具体的RS锁存器结构。

图7为本申请实施例提供的又一种芯片修调电路的结构示意图，参阅图7所示，具体的，RS锁存器包括第一或非门和第二或非门，第一或非门的第一输入端输入修调控制模块提供的复位信号，第一或非门的第二输入端连接第一固化子模块第一端，第二或非门的第一输入端输入复位信号，第二或非门的第二输入端连接第二固化子模块第一端，在这种实现方式中复位信号为高电平信号。

上述实施方式中，RS锁存器通过连接在第一固化子模块第二端与第二固化子模块第二端的VDD供电，通过固化电路模块将数据固化之后，固化使能信号保持低电平，电路重新上电，通过高电平复位信号初始化RS锁存器，初始化之后，复位信号变为低电平，两个或非门中第一或非门与第一固化子模块连接，第二或非门与第二固化子模块连接，由于第一固化子模块与第二固化子模块只有一个被烧写，故第一固化子模块与第二固化子模块之间存在一定的阻值差，使得第一或非门和第二或非门输出不同的电平值，例如，第一或非门输出高电平，则第二或非门输出低电平，进而顺利读出通过固化模块烧写固化的数据。

本申请实施例对第一或非门和第二或非门的结构不做限定，本申请中输出电路模块可包括能构成第一或非门和第二或非门的所有电路结构。

本申请实施例以下详细描述一种可实现本申请方案的、具体的第一或非门和第二或非门的结构。

图8为本申请实施例提供的一种或非门结构示意图，参阅图8所示，具体的，第一或非门与第二或非门的结构相同，均包括两个PMOS管和两个N沟道金属氧化物半导体场效应晶体管(NMOS)。

上述实施例中设计的输出电路模块，由于不存在VDD和公共地的直接通路，故，无需在输出电路模块之后设置电流的关断机制，节省了电路开销以及电路功耗，且使得电路简单可靠。

需要说明的是，本申请实施例中第一固化子模块和第二固化子模块为fuse，当然，第一固化子模块和第二固化子模块还可以是NVM等。

在实际应用中，本申请实施例提供的芯片修调电路，通过选取合适的固化子模块，可实现在晶圆测试阶段对芯片进行修调，也可实现在封装后测试阶段对芯片进行修调。

本申请上述实施例均对应图3中省略虚线部分时的芯片修调过程，下面对图3中未省略虚线部分时的芯片修调过程进行详细描述。

图9为本申请实施例提供的又一种芯片修调电路的结构示意图，参阅图9所示，在输出电路模块后面连接一个选择开关S1，当开关S1接通0时，即为上述实施过程，当开关S1接通1时，由芯片的测试参数确定的修调位直接输入被修调电路，测试修调位是否能够将被修调电路的测试参数修调到目标值，若不能将测试参数修调到目标值，则通过数据微调，重新确定修调位，直到确定的修调位能够将被修调电路的测试参数修调到目标值，则将开关接通0，实施上述修调过程。

本申请上述实施例提供的芯片修调电路，其工作时各信号的波形如图10所示。对修调控制模块初始化时，复位信号为高电平信号，固化使能信号为低电平信号，对修调控制模块初始化结束后，复位信号由高电平信号变为低电平信号，修调控制模块将修调位输出至固化模块，固化模块根据修调位，控制烧写控制子模块烧写第一固化子模块或者烧写第二固化子模块时，固化使能信号为高电平信号，烧写结束后，固化使能信号由高电平信号变为低电平信号，固化模块将修调位烧写固化之后，通过输出电路模块输出逻辑电平信号，在此之前，需要对输出电路模块初始化，此时，复位信号为高电平信号，初始化结束后，复位信号由高电平信号变为低电平信号，而固化使能信号在烧写结束后一直保持低电平信号。

基于与上述提供的芯片修调电路相同的发明构思，本申请实施例中还提供一种芯片，所述芯片包括至少一组上述芯片修调电路。

基于与上述提供的芯片修调电路相同的发明构思，本申请实施例中还提供一种基于上述芯片修调电路的修调方法，下面将详细描述该修调方法。

图11所示为本申请实施例提供的一种芯片修调方法流程图，参阅图11所示，包括：

S101：通过修调控制模块，向固化电路模块输出根据所述芯片的测试参数确定的修调位。

S102：根据所述修调位，控制所述固化电路模块包括的烧写控制子模块烧写所述固化电路模块包括的第一固化子模块或者烧写所述固化电路模块包括的第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化。

其中，所述第一固化子模块和所述第二固化子模块均为被烧写后阻值可变且属性相同的模块。

S103：通过输出电路模块，根据所述阻值变化输出逻辑电平信号。

较佳的，所述第一固化子模块和所述第二固化子模块为fuse。本申请实施例中，所述第一固化子模块和所述第二固化子模块还可以是NVM等。

本申请上述实施例中，通过控制烧写第一固化子模块或者烧写第二固化子模块，并在烧写后将修调位转换为与被烧写的固化子模块对应的阻值变化，与现有技术中需要将熔丝烧断才能实现可靠修调相比，本申请中方案对第一固化子模块以及第二固化子模块的烧写要求不是很高，不必将第一固化子模块或者第二固化子模块完全熔断，通过烧写其中一个固化子模块保证第一固化子模块与第二固化子模块之间存在一定的阻值差即可实现可靠的修调，能够极大的提高测试参数的精度以及芯片的良率。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种芯片修调电路，其特征在于，包括：修调控制模块、固化电路模块和输出电路模块，所述固化电路模块包括第一固化子模块、第二固化子模块以及控制烧写所述第一固化子模块和所述第二固化子模块的烧写控制子模块；

所述修调控制模块，用于向所述固化电路模块输出根据所述芯片的测试参数确定的修调位；

所述固化电路模块，用于根据所述修调位，控制所述烧写控制子模块烧写所述第一固化子模块或者烧写所述第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化；其中，所述第一固化子模块和所述第二固化子模块均为被烧写后阻值可变且属性相同的模块；

所述输出电路模块，用于根据所述阻值变化输出逻辑电平信号。

2.如权利要求1所述的芯片修调电路，其特征在于，所述修调控制模块，还用于控制修调模式的开启与关闭，且为所述固化电路模块提供固化使能信号，并为所述输出电路模块提供复位信号。

3.如权利要求2所述的芯片修调电路，其特征在于，所述修调控制模块包括反相器；

所述修调控制模块，通过所述反相器反转所述修调位的相位，得到与所述修调位相位相反的相位反转修调位；

所述烧写控制子模块包括第一与门、第二与门、第一P沟道金属氧化物半导体场效应晶体管PMOS管以及第二PMOS管；

所述第一与门的第一输入端输入所述固化使能信号，所述第一与门的第二输入端输入所述修调位；

所述第二与门的第一输入端输入所述固化使能信号，所述第二与门的第二输入端输入所述相位反转修调位；

所述第一PMOS管的栅极连接所述第一与门的输出端，所述第一PMOS管的漏极连接所述第一固化子模块第一端，所述第一PMOS管的源极连接公共地；

所述第二PMOS管的栅极连接所述第二与门的输出端，所述第二PMOS管的漏极连接所述第二固化子模块第一端，所述第二PMOS管的源极连接公共地；

所述第一固化子模块第二端以及所述第二固化子模块第二端连接电源电压VDD；

其中，所述固化使能信号为高电平信号。

4.如权利要求3所述的芯片修调电路，其特征在于，所述输出电路模块包括复位置位RS锁存器，所述RS锁存器的第一输入端连接所述第一固化子模块第一端，所述RS锁存器的第二输入端连接所述第二固化子模块第一端，所述RS锁存器的输出端输出所述逻辑电平信号，其中，所述RS锁存器通过连接在所述第一固化子模块第二端与所述第二固化子模块第二端的VDD供电。

5.如权利要求4所述的芯片修调电路，其特征在于，所述RS锁存器包括第一或非门和第二或非门，所述第一或非门的第一输入端输入所述复位信号，所述第一或非门的第二输入端连接所述第一固化子模块第一端，所述第二或非门的第一输入端输入所述复位信号，所述第二或非门的第二输入端连接所述第二固化子模块第一端，所述复位信号为高电平信号。

6.如权利要求1至5任一项所述的芯片修调电路，其特征在于，所述第一固化子模块和所述第二固化子模块为熔丝fuse。

7.一种芯片，其特征在于，包括至少一组如权利要求1至6任一项所述的芯片修调电路。

8.一种基于权利要求1所述的芯片修调电路的修调方法，其特征在于，包括：

通过修调控制模块，向固化电路模块输出根据所述芯片的测试参数确定的修调位；

根据所述修调位，控制所述固化电路模块包括的烧写控制子模块烧写所述固化电路模块包括的第一固化子模块或者烧写所述固化电路模块包括的第二固化子模块，并在烧写后将所述修调位转换为与被烧写的固化子模块对应的阻值变化；

其中，所述第一固化子模块和所述第二固化子模块均为被烧写后阻值可变且属性相同的模块；

通过输出电路模块，根据所述阻值变化输出逻辑电平信号。

9.如权利要求8所述的方法，其特征在于，所述第一固化子模块和所述第二固化子模块为熔丝fuse。