CN104932598B - 一种芯片的电压微调控制电路 - Google Patents

Abstract

本发明公开了一种芯片的电压微调控制电路，在电压微调时，所述逻辑电平生成模块输出逻辑电平信号使开关控制模块控制保险丝模块中的相应的保险丝熔断，控制芯片内部的电源电压生成模块输出相应的电压。本发明通过使用开关控制模块替换现有的PAD模块，实现了在精确调节电压的同时，节省了芯片的版图面积，降低了芯片的成本，还提高了芯片的性能。

Description

一种芯片的电压微调控制电路

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种芯片的电压微调控制电路。

背景技术

芯片内部（如电源管理类芯片）一般会有一个regulator（稳压）模块，该稳压模块的作用是将外部输入的VIN电压进行电平转换，生成一个电压VCC，该电压VCC会给到芯片内部的其它模块作为其它模块的电源电压。同时，该电压会经过电阻分压得到更多的基准电压以供芯片内部和芯片的某些引脚使用，这些基准电压要求必须有足够的精度，芯片基准电压的精确程度，往往决定了芯片的功能及其性能的好坏。所以电压VCC需要有足够的精度，而电压微调控制电路的作用就是调整基准电压的偏差，提高基准电压的精度。

如图1所示，现有芯片中所用到电压微调控制电路可以分为三个部分，分别为：逻辑电平生成模块、PAD模块和fuse（保险丝）模块。

其中，逻辑电平生成模块的功能是在fuse模块被烧掉后可以给到TR_out信号（即输出信号，如图1中的TR_out1至TR_out5）高电位。PAD模块（PAD可以叫做测试点，它为芯片内部的探针点，测试时会用探针通过PAD给芯片加入想要的激励）中具有若干个PAD（如图1中的PAD1至PAD5），其功能输出一定电压电流可以烧掉保险丝。保险丝模块中包括若干个保险丝，其功能是通过烧掉保险丝来达到控制TR_out为高电平。如图1所示，在每个PAD的上端均有一个TR_out的电平输出，或高或低，其电平的高低是由逻辑电平生成模块和保险丝模块共同决定。

上述电压微调控制电路的工作原理为：当保险丝没有被熔断时，保险丝模块会使得TR_out信号输出为低电平，这也是电压微调控制电路的常态；当保险丝被熔断之后，逻辑电平生成模块会使得TR_out信号输出为高电平。芯片正是通过TR_out信号电平的变化从而控制后续电源电压生成模块所输出的电压，来达到精确控制基准电压的目的。如：当给PADn（n=1、2、3……）加入激励从而使得第n路的fuse被熔断之后，逻辑电平生成模块会使得TR_out n信号输出高电平。

但上述电压微调控制电路还存在一些缺点：因为电路调节的精度和PAD的使用数量成正比，如果为了得到更高的电压精度，就需要使用更多的PAD来进行电压的调节，这样可以得到更小的步长，从而精度更高，但PAD的面积很大，因此PAD的增多会增大芯片的版图面积，就会导致芯片本身成本的增加；若所用的PAD过少，又会出现调节精度达不到要求的情况，从而导致基准电压偏差过大，致使芯片的性能不理想。

因而现有芯片的电压微调控制电路还有待改进和提高。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于提供一种芯片的电压微调控制电路，能在满足电压调节精度的同时，缩小芯片的版图面积。

为了达到上述目的，本发明采取了以下技术方案：

一种芯片的电压微调控制电路，与所述芯片内部的保险丝模块连接，包括逻辑电平生成模块和开关控制模块; 在电压微调时，所述逻辑电平生成模块输出逻辑电平信号使开关控制模块控制保险丝模块中的相应的保险丝熔断，控制芯片内部的电源电压生成模块输出相应的电压。

所述的芯片的电压微调控制电路中，所述逻辑电平生成模块包括分频单元和逻辑输出单元，所述分频单元将芯片的第一引脚端输出的信号分成若干个控制信号输出给逻辑输出单元，所述逻辑输出单元根据分频单元输出的控制信号和芯片的第二引脚端输出的信号进行逻辑判断，输出用于熔断保险丝的逻辑电平给开关控制模块，来控制保险丝模块中的相应的保险丝熔断。

所述的芯片的电压微调控制电路中，所述开关控制模块包括控制单元和开关单元，所述控制单元根据逻辑输出单元输出的逻辑电平输出熔断相应保险丝的控制信号，并由芯片的第三引脚端控制开关单元导通，开启相应保险丝的熔断控制通路。

所述的芯片的电压微调控制电路中，所述分频单元包括与非门和至少一D触发器，所述与非门的第一输入端连接芯片的第一引脚端，与非门的第二输入端连接芯片的第二引脚端，与非门的输出端连接D触发器的CLK端，D触发器的D端连接所述D触发器的端。

所述的芯片的电压微调控制电路中，所述逻辑输出单元包括至少一多输入或门，所述多输入或门的第一输入端连接芯片的第二引脚端，所述多输入或门的第二输入端连接D触发器的Q端或者端，所述多输入或门的输出端连接控制单元。

所述的芯片的电压微调控制电路中，所述控制单元包括至少一控制MOS管，所述控制MOS管的栅极连接多输入或门的输出端，控制MOS管的源极连接VIN供电端，所述控制MOS管的漏极通过开关单元连接保险丝模块。

所述的芯片的电压微调控制电路中，所述开关单元包括至少一开关MOS管，所述开关MOS管的栅极连接芯片的第三引脚端，开关MOS管的漏极连接控制MOS管的源极，开关MOS管的源极通过相应的保险丝接地。

所述的芯片的电压微调控制电路中，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量相等、且不少于保险丝的数量；所述D触发器的数量比多输入或门的输入端的数量少一个。

所述的芯片的电压微调控制电路中，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量、保险丝的数量至少为四个，D触发器至少为3个。

所述的芯片的电压微调控制电路中，所述控制MOS管、开关MOS管、多输入或门、保险丝均为五个；所述D触发器为四个；

第一个D触发器的CLK端连接与非门的输出端，第一个D触发器的D端连接所述第一个D触发器的端和第二个D触发器的CLK端，第二个D触发器的D端连接所述第二个D触发器的端和第三个D触发器的CLK端，第三个D触发器的D端连接所述第三个D触发器的端和第四个D触发器的CLK端、第四个D触发器的D端连接所述第四个D触发器的端；

各个多输入或门的第一输入端均连接芯片的第二引脚端，各个多输入或门的第二输入端连接第一个D触发器的Q端或者端，各个多输入或门的第三输入端连接第二个D触发器的Q端或者端，各个多输入或门的第四输入端连接第三个D触发器的Q端或者端，各个多输入或门的第五输入端连接第四个D触发器的Q端或者端；

第一个控制MOS管的栅极连接第一个多输入或门的输出端，第一个控制MOS管的源极连接VIN供电端，第一个控制MOS管的漏极连接第一个开关MOS管的漏极，第一个开关MOS管的栅极连接芯片的第三引脚端，第一个开关MOS管的源极为第一个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第一个保险丝接地；

第二个控制MOS管的栅极连接第二个多输入或门的输出端，第二个控制MOS管的源极连接VIN供电端，第二个控制MOS管的漏极连接第二个开关MOS管的漏极，第二个开关MOS管的栅极连接芯片的第三引脚端，第二个开关MOS管的源极为第二个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第二个保险丝接地；

第三个控制MOS管的栅极连接第三个多输入或门的输出端，第三个控制MOS管的源极连接VIN供电端，第三个控制MOS管的漏极连接第三个开关MOS管的漏极，第三个开关MOS管的栅极连接芯片的第三引脚端，第三个开关MOS管的源极为第三个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第三个保险丝接地；

第四个控制MOS管的栅极连接第四个多输入或门的输出端，第四个控制MOS管的源极连接VIN供电端，第四个控制MOS管的漏极连接第四个开关MOS管的漏极，第四个开关MOS管的栅极连接芯片的第三引脚端，第四个开关MOS管的源极为第四个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第四个保险丝接地；

第五个控制MOS管的栅极连接第五个多输入或门的输出端，第五个控制MOS管的源极连接VIN供电端，第五个控制MOS管的漏极连接第五个开关MOS管的漏极，第五个开关MOS管的栅极连接芯片的第三引脚端，第五个开关MOS管的源极为第五个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第五个保险丝接地。

相较于现有技术，本发明提供的芯片的电压微调控制电路，在电压微调时，所述逻辑电平生成模块输出逻辑电平信号使开关控制模块控制保险丝模块中的相应的保险丝熔断，控制芯片内部的电源电压生成模块输出相应的电压。本发明通过使用开关控制模块替换现有的PAD模块，实现了在精确调节电压的同时，节省了芯片的版图面积，降低了芯片的成本，还提高了芯片的性能。

附图说明

图1为现有芯片的电压微调控制电路的电路图。

图2为本发明实施例提供的芯片的电压微调控制电路的结构框图。

图3为本发明实施例提供的芯片的电压微调控制电路中逻辑电平生成模块的电路图。

图4为本发明实施例提供的芯片的电压微调控制电路中开关控制模块的电路图。

具体实施方式

本发明提供一种芯片的电压微调控制电路，当芯片需要进行参考电压调节或者频率调节时，电压微调控制电路开始工作，不需要额外PAD模块就可以进行电压微调，而且电路结构简单，能够在精确调节基准电压的同时，不增加额外的芯片版图面积，提高了芯片性，适合应用于任何存在电压微调控制电路的电子系统。

为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图2，本发明提供的芯片的电压微调控制电路，与所述芯片内部的保险丝模块10连接，其包括逻辑电平生成模块20和开关控制模块30; 所述逻辑电平生成模块20、开关控制模块30、保险丝模块10、及芯片内部的电源电压生成模块40依次串联，且同位于芯片内部。

在电压微调时，所述逻辑电平生成模块20输出逻辑电平信号使开关控制模块30控制保险丝模块10中的相应的保险丝熔断，使开头控制模块输出高电平从而控制芯片内部的电源电压生成模块40输出相应的电压。具体地，在某一保险丝熔断时，该路输出高电平，使电源电压生成模块40对应该路的开关打开来微调电压，从而使芯片的基准电压更精确。由于电源电压生成模块40为现有技术，此处不作详细。

请继续参阅图1，在本发明的芯片的电压微调控制电路，所述逻辑电平生成模块20包括分频单元21和逻辑输出单元22，所述分频单元21将芯片的第一引脚端PIN1输出的信号分成若干个控制信号输出给逻辑输出单元22，所述逻辑输出单元22根据分频单元21输出的控制信号和芯片的第二引脚端PIN2输出的信号进行逻辑判断，输出用于熔断保险丝的逻辑电平给开关控制模块30，来控制保险丝模块10中的相应的保险丝熔断。

较佳地，所述开关控制模块30包括控制单元31和开关单元32，所述控制单元31根据逻辑输出单元22输出的逻辑电平输出熔断相应保险丝的控制信号，并由芯片的第三引脚端PIN3控制开关单元32导通，开启相应保险丝的熔断控制通路。

如图3所示，具体实施时，所述分频单元21包括与非门L1和至少一D触发器，所述与非门L1的第一输入端连接芯片的第一引脚端PIN1，与非门L1的第二输入端连接芯片的第二引脚端PIN2，与非门L1的输出端连接D触发器的CLK端，D触发器的D端连接所述D触发器的端。所述D触发器可根据输入信号的时钟频率将信号分成两个信号输出。

请一并参阅图3和图4，所述逻辑输出单元22包括至少一多输入或门，所述多输入或门的第一输入端连接芯片的第二引脚端PIN2，所述多输入或门的第二输入端连接D触发器的Q端或者端，所述多输入或门的输出端连接控制单元31，当多输入或门的各个输入端均为低电平时，多输入或门输出低电平使控制单元31启动。

如图4所示，所述控制单元31包括至少一控制MOS管，所述控制MOS管的栅极连接多输入或门的输出端，控制MOS管的源极连接VIN供电端，所述控制MOS管的漏极通过开关单元32连接保险丝模块10，当多输入或门输出低电平时，所述控制MOS管导通。

进一步地，所述开关单元32包括至少一开关MOS管，所述开关MOS管的栅极连接芯片的第三引脚端PIN3，开关MOS管的漏极连接控制MOS管的源极，开关MOS管的源极通过相应的保险丝接地，该开关MOS管导通与截止由芯片的第三引脚端PIN3输出高低电平信号控制，在开关MOS管导通时，控制MOS管输出的信号使该通路上的保险丝熔断。

具体实施过程中，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量相等、且不少于保险丝的数量；所述D触发器的数量比多输入或门的输入端的数量少一个。芯片的第一引脚端PIN1、第二引脚端PIN2和第三引脚端PIN3为芯片原有的任意三个PIN脚（即芯片的管脚）。所述控制MOS管采用P MOS管，开关MOS管采用N MOS管。

本发明提供的芯片的电压微调控制电路，利用芯片自身所带管脚：第一引脚端PIN1和第二引脚端PIN2（其为任意所选的2个PIN脚）输入不同的信号后经过逻辑电平生成模块20产生高低电平来控制PMOS管[P1~Pn（n=1、2、3……）]的开启。此种方法的好处是芯片内部不需要使用PAD来占用芯片版图的面积；同时，逻辑电平生成模块20中可以通过分频单元21等电路模块生成Logic 1~Logic n（n=1、2、3……），那么完全可以根据需要来确定n的数值，所以n的数值可以取到很大，而不会占用芯片很大面积，还可以得到精确的基准电压，实现完全代替现有的电压微调电路的功能。

较佳地，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量、保险丝的数量至少为四个，D触发器至少为3个。

更优的，所述控制MOS管、开关MOS管、多输入或门、保险丝均为五个；所述D触发器为四个。如图4所示，控制MOS管为P MOS管，在其栅极为低电平导通，开关MOS管为N MOS管，在其栅极为高电平导通。如图3所示，多输入或门为五输入或门，且数量为五个。

具体实施时，第一个D触发器T1的CLK端连接与非门L1的输出端，第一个D触发器T1的D端连接所述第一个D触发器T1的端和第二个D触发器T2的CLK端，第二个D触发器T2的D端连接所述第二个D触发器T2的端和第三个D触发器T3的CLK端，第三个D触发器T3的D端连接所述第三个D触发器T3的端和第四个D触发器T4的CLK端、第四个D触发器T4的D端连接所述第四个D触发器T4的端。

各个多输入或门的第一输入端1均连接芯片的第二引脚端PIN2，各个多输入或门的第二输入端K1连接第一个D触发器T1的Q端或者端，各个多输入或门的第三输入端K2连接第二个D触发器T2的Q端或者端，各个多输入或门的第四输入端K3连接第三个D触发器T3的Q端或者端，各个多输入或门的第五输入端K4连接第四个D触发器T4的Q端或者端。

第一个控制MOS管P1的栅极连接第一个多输入或门H1的输出端，第一个控制MOS管P1的源极连接VIN供电端，第一个控制MOS管P1的漏极连接第一个开关MOS管N1的漏极，第一个开关MOS管N1的栅极连接芯片的第三引脚端PIN3，第一个开关MOS管N1的源极为第一个电压调节信号输出端TR_out 1、连接芯片内部的电源电压生成模块40、还通过第一个保险丝fuse1接地。

第二个控制MOS管P2的栅极连接第二个多输入或门H2的输出端，第二个控制MOS管P2的源极连接VIN供电端，第二个控制MOS管P2的漏极连接第二个开关MOS管N2的漏极，第二个开关MOS管N2的栅极连接芯片的第三引脚端PIN3，第二个开关MOS管N2的源极为第二个电压调节信号输出端TR_out2、连接芯片内部的电源电压生成模块40、还通过第二个保险丝fuse2接地。

第三个控制MOS管P3的栅极连接第三个多输入或门H3的输出端，第三个控制MOS管P3的源极连接VIN供电端，第三个控制MOS管P3的漏极连接第三个开关MOS管N3的漏极，第三个开关MOS管N3的栅极连接芯片的第三引脚端PIN3，第三个开关MOS管N3的源极为第三个电压调节信号输出端TR_out3、连接芯片内部的电源电压生成模块40、还通过第三个保险丝fuse3接地。

第四个控制MOS管P4的栅极连接第四个多输入或门H4的输出端，第四个控制MOS管P4的源极连接VIN供电端，第四个控制MOS管P4的漏极连接第四个开关MOS管N4的漏极，第四个开关MOS管N4的栅极连接芯片的第三引脚端PIN3，第四个开关MOS管N4的源极为第四个电压调节信号输出端TR_out4、连接芯片内部的电源电压生成模块40、还通过第四个保险丝fuse4接地。

第五个控制MOS管P5的栅极连接第五个多输入或门H5的输出端，第五个控制MOS管P5的源极连接VIN供电端，第五个控制MOS管P5的漏极连接第五个开关MOS管N5的漏极，第五个开关MOS管N5的栅极连接芯片的第三引脚端PIN3，第五个开关MOS管N5的源极为第五个电压调节信号输出端TR_out5、连接芯片内部的电源电压生成模块40、还通过第五个保险丝fuse5接地。

如图3和图4所示，芯片的第一引脚端PIN1和第二引脚端PIN2均由外部提供激励，第二引脚端PIN2初始给加入高电平，第一引脚端PIN1加入时钟信号，那么经过后续4个D触发器后会得到8个输出信号分别为：Q1、Q2、Q3、Q4、P1、P2、P3、P4。

如果给定的第一引脚端PIN1信号的频率是X，那么输出信号Q1、P1的频率是X，输出信号Q2、P2的频率是X/2，输出信号Q3、P3的频率是X/4，输出信号Q4、P4的频率是X/8。而五输入或门的第一输入端1已经固定连接芯片的第二引脚端PIN2，该第二引脚端PIN2主要起开关作用，而另外四个输入端的信号的连接方式具体为：第二输入端K1从输出信号Q1和P1中选择，第三输入端K2从输出信号Q2和P2中选择，第四输入端K3从输出信号Q3和P3中选择，第五输入端K4从输出信号Q4和P4中选择，那么K1、K2、K3、K4的组合就会出现16种不同的情况。本实施例中，第一路逻辑电平信号Logic 1选择的组合是K1K2K3K4为Q1Q2Q3Q4，那么如果只想要第一路逻辑电平信号Logic 1起作用，只需使Q1Q2Q3Q4都变为低电平的那个时钟周期内，调节第二端PIN2的输入信号从高电平变为低电平，那么此时的第一路逻辑电平信号Logic 1同样变为低电平，而其他逻辑电平信号Logic则为高电平，此时控制了第一个控制MOS管P1打开，则打开了第一个保险丝fuse1所在路，烧掉了第一个保险丝fuse1，从而达到了微调电压的目的。

本发明提供的芯片的电压微调控制电路的特点是：利用芯片的任意三个管脚（即PIN1、PIN2、PIN3）以及逻辑电平生成模块20来输出Logic 1~Logic n（n=1、2、3……），再利用Logic信号的高低来控制控制MOS管中[P1~Pn（n=1、2、3……）]的某一个PMOS管的导通，从而达到烧断已导通的PMOS管的这一路的保险丝，来改变TR_out电压的目的。

在逻辑电平生成模块20只需要利用4个D触发器和多个多输入或门就可以完成电压微调的功能，而且4个D触发器实现达到16种调节情况，非常高效，并且代替了现有电压微调控制电路中诸多的PAD，节省了很大的版图面积，降低了芯片的成本。

以下结合图3和图4，本发明的电压微调控制电路工作原理进行详细说明：

首先，芯片的第三引脚端PIN3保持低电平，从而使开关单元32中的NMOS管N1~Nn（n=1、2、3……）处于关闭状态。然后，给芯片的第一引脚端PIN1和第二引脚端PIN2加适当激励（该激励是由外部提供，并且直接作用于芯片PIN脚上），经过逻辑电平生成模块20生成Logic信号，且每一个Logic信号分别对应了1个PMOS管，从而对应了一路保险丝，逻辑电平生成模块20的主要功能是在同一时间输出Logic信号只能有一个为低电平，从而可以控制该低电平通路上的PMOS管开启，从而可以通过仿真技术来确定在一个特定时间段内哪一路PMOS管是导通的，若想要烧掉那一路的保险丝，只需要在该时刻内保持第一引脚端PIN1和第二引脚端PIN2的电平状态不变，然后使第三引脚端PIN3从低电平变为高电平，那么此时所述NMOS管的栅极即为高电平，所有的NMOS管导通，从而VCC-P（n）-N（n）-fuse（n）的通路就会导通，此时只要根据保险丝的工艺参数设计该通路的导通电流，就可以把该路的保险丝烧掉，该路的TR_out（n）信号在工作时就不会再是低电平，而变为逻辑高电平，这样就可以达到调节电压转换电路模块电压的目的。

综上所述，本发明完全摒弃了传统电压微调控制电路中的PAD模块，不再依赖PAD处加电压来进行保险丝的熔断，而是利用芯片PIN脚本身直接加入激励，再利用逻辑电平生成模块得到高低电平信号来控制保险丝的熔断，从而达到利用控制TR_out电压来调节电压转换电路模块输出电压的目的。本发明去掉了芯片内部的PAD模块，节省了芯片版图的面积，从而节约了芯片的设计成本，而逻辑电平生成模块可以生成多个逻辑电平信号，可以控制多个TR_out信号，那么电压微调的精度就会更高，芯片的性能更好。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种芯片的电压微调控制电路，与所述芯片内部的保险丝模块连接，其特征在于，包括逻辑电平生成模块和开关控制模块;在电压微调时，所述逻辑电平生成模块输出逻辑电平信号使开关控制模块控制保险丝模块中的相应的保险丝熔断，控制芯片内部的电源电压生成模块输出相应的电压；

所述逻辑电平生成模块包括分频单元和逻辑输出单元，所述分频单元将芯片的第一引脚端输出的信号分成若干个控制信号输出给逻辑输出单元，所述逻辑输出单元根据分频单元输出的控制信号和芯片的第二引脚端输出的信号进行逻辑判断，输出用于熔断保险丝的逻辑电平给开关控制模块，来控制保险丝模块中的相应的保险丝熔断。

2.根据权利要求1所述的芯片的电压微调控制电路，其特征在于，所述开关控制模块包括控制单元和开关单元，所述控制单元根据逻辑输出单元输出的逻辑电平输出熔断相应保险丝的控制信号，并由芯片的第三引脚端控制开关单元导通，开启相应保险丝的熔断控制通路。

3.根据权利要求2所述的芯片的电压微调控制电路，其特征在于，所述分频单元包括与非门和至少一D触发器，所述与非门的第一输入端连接芯片的第一引脚端，与非门的第二输入端连接芯片的第二引脚端，与非门的输出端连接D触发器的CLK端，D触发器的D端连接所述D触发器的端。

4.根据权利要求3所述的芯片的电压微调控制电路，其特征在于，所述逻辑输出单元包括至少一多输入或门，所述多输入或门的第一输入端连接芯片的第二引脚端，所述多输入或门的第二输入端连接D触发器的Q端或者端，所述多输入或门的输出端连接控制单元。

5.根据权利要求4所述的芯片的电压微调控制电路，其特征在于，所述控制单元包括至少一控制MOS管，所述控制MOS管的栅极连接多输入或门的输出端，控制MOS管的源极连接VIN供电端，所述控制MOS管的漏极通过开关单元连接保险丝模块。

6.根据权利要求5所述的芯片的电压微调控制电路，其特征在于，所述开关单元包括至少一开关MOS管，所述开关MOS管的栅极连接芯片的第三引脚端，开关MOS管的漏极连接控制MOS管的源极，开关MOS管的源极通过相应的保险丝接地。

7.根据权利要求6所述的芯片的电压微调控制电路，其特征在于，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量相等、且不少于保险丝的数量；所述D触发器的数量比多输入或门的输入端的数量少一个。

8.根据权利要求6所述的芯片的电压微调控制电路，其特征在于，所述控制MOS管的数量、开关MOS管的数量、多输入或门及其输入端的数量、保险丝的数量至少为四个，D触发器至少为3个。

9.根据权利要求7所述的芯片的电压微调控制电路，其特征在于，所述控制MOS管、开关MOS管、多输入或门、保险丝均为五个；所述D触发器为四个；

第一个D触发器的CLK端连接与非门的输出端，第一个D触发器的D端连接所述第一个D触发器的端和第二个D触发器的CLK端，第二个D触发器的D端连接所述第二个D触发器的端和第三个D触发器的CLK端，第三个D触发器的D端连接所述第三个D触发器的端和第四个D触发器的CLK端、第四个D触发器的D端连接所述第四个D触发器的端；

各个多输入或门的第一输入端均连接芯片的第二引脚端，各个多输入或门的第二输入端连接第一个D触发器的Q端或者端，各个多输入或门的第三输入端连接第二个D触发器的Q端或者端，各个多输入或门的第四输入端连接第三个D触发器的Q端或者端，各个多输入或门的第五输入端连接第四个D触发器的Q端或者端；

第一个控制MOS管的栅极连接第一个多输入或门的输出端，第一个控制MOS管的源极连接VIN供电端，第一个控制MOS管的漏极连接第一个开关MOS管的漏极，第一个开关MOS管的栅极连接芯片的第三引脚端，第一个开关MOS管的源极为第一个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第一个保险丝接地；

第二个控制MOS管的栅极连接第二个多输入或门的输出端，第二个控制MOS管的源极连接VIN供电端，第二个控制MOS管的漏极连接第二个开关MOS管的漏极，第二个开关MOS管的栅极连接芯片的第三引脚端，第二个开关MOS管的源极为第二个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第二个保险丝接地；

第三个控制MOS管的栅极连接第三个多输入或门的输出端，第三个控制MOS管的源极连接VIN供电端，第三个控制MOS管的漏极连接第三个开关MOS管的漏极，第三个开关MOS管的栅极连接芯片的第三引脚端，第三个开关MOS管的源极为第三个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第三个保险丝接地；

第四个控制MOS管的栅极连接第四个多输入或门的输出端，第四个控制MOS管的源极连接VIN供电端，第四个控制MOS管的漏极连接第四个开关MOS管的漏极，第四个开关MOS管的栅极连接芯片的第三引脚端，第四个开关MOS管的源极为第四个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第四个保险丝接地；

第五个控制MOS管的栅极连接第五个多输入或门的输出端，第五个控制MOS管的源极连接VIN供电端，第五个控制MOS管的漏极连接第五个开关MOS管的漏极，第五个开关MOS管的栅极连接芯片的第三引脚端，第五个开关MOS管的源极为第五个电压调节信号输出端、连接芯片内部的电源电压生成模块、还通过第五个保险丝接地。