CN101226775A - 用于减少输出电压过冲的高压生成电路和方法 - Google Patents

用于减少输出电压过冲的高压生成电路和方法 Download PDF

Info

Publication number
CN101226775A
CN101226775A CNA200710300375XA CN200710300375A CN101226775A CN 101226775 A CN101226775 A CN 101226775A CN A200710300375X A CNA200710300375X A CN A200710300375XA CN 200710300375 A CN200710300375 A CN 200710300375A CN 101226775 A CN101226775 A CN 101226775A
Authority
CN
China
Prior art keywords
high pressure
response
control signal
enable signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710300375XA
Other languages
English (en)
Inventor
金永泽
李炳勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101226775A publication Critical patent/CN101226775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

一种用于非易失性存储设备的高压生成电路,通过基于高压的电平控制用于感测高压的电流,或者通过将振荡器的操作延迟预定时间段,来减少高压的过冲,其中该振荡器生成用于生成该高压的时钟信号。

Description

用于减少输出电压过冲的高压生成电路和方法
相关专利申请的交叉引用
本申请要求于2006年12月28日在韩国专利局提交的专利申请号为10-2006-0136238的权益,将其全部内容通过引用的方式合并在此。
技术领域
本发明涉及高压生成电路,尤其涉及用于减少输出电压过冲的高压生成电路和方法。
背景技术
包括电可编程和可擦除存储单元(memory cell)的NAND闪存设备、NOR闪存设备、电可擦除可编程只读存储器(EEPROM)设备等通常为了编程或者擦除存储单元而使用高于电源电压的高压。
为了减少用于编程或者擦除存储单元所需要的时间,应当减少用于生成和稳定高压的时间。当增加用于生成高压的时钟信号的频率以减少用于生成和稳定高压的时间时,可以迅速生成高压,但是会发生输出高压在被稳定之前暂时性地增加到高于所期望电平的电平的过冲。这种过冲对存储设备产生了压力,这可能会导致存储设备的故障。而且,当为了增加调节器(regulator)的响应速度,而增加用于稳定高压以减少过冲的用于感测高压的调节器电流时,功耗也会增加。
图1图解了传统的高压生成电路100的结构。图2是图解了从图1所示高压生成电路100输出的高压VPP的曲线图。高压生成电路100包括调节器110、振荡器120以及高压生成器130。
调节器110将从通过多个分压电阻器Rx和Ry来划分的高压VPP中获得的电压VC和参考电压Vref相比较并基于比较结果生成使能信号CS。基于高压VPP和分压电阻器Rx和Ry来确定用于感测高压VPP的调节器110的电流IS。振荡器120响应于使能信号CS而生成时钟信号CLK。高压生成器130接收时钟信号CLK并生成和输出与时钟信号CLK对应的高压VPP。
调节器110为了实现低功率操作,通常通过增加分压电阻器Rx和Ry的阻抗来减少用于感测高压VPP的电流IS的量级。然而,当增加多个分压电阻器Rx和Ry的阻抗时,调节器110的响应速度会由于RC延迟而降低。因此,即使当高压VPP达到目标电压时,调节器110也可能没有适当地执行调节操作。这种情况下,就会发生高压VPP过冲。
参照图2,即使高压VPP达到目标电压VT之后,高压VPP仍持续增加,因此就发生了高压VPP过冲。将从高压VPP达到目标电压VT的时间T1到发生高压VPP过冲的时间T2之间的时间段称作调节器110的响应时间。
而且,当为了生成高压VPP和减少稳定时间,而增加从振荡器120输出的时钟信号CLK的频率时,高压VPP的速度也会增加。然而,高压VPP过冲更会增加。高压VPP的不理想过冲对存储设备产生了不必要的压力,从而也可能会导致存储设备的故障。
发明内容
本发明的示例性实施例提供了用于防止高压的不理想过冲的高压生成电路和方法。
根据本发明的示例性实施例,提供了高压生成电路,包括高压生成单元、控制器和调节器。高压生成单元响应于使能信号来通过输出端产生高电压。高压生成单元包括振荡器,其被配置为响应于使能信号而生成时钟信号,以及高压生成器,被配置为响应于时钟信号而生成高压。
控制器监控高压的电平并基于监控结果生成第一控制信号。调节器响应于高压的电平和第一控制信号,控制用于感测高压的高压感测电流并且产生使能信号。
调节器具有基于高压感测电流量而变化的响应速度,并且包括电流通路和比较器。电流通路连接在输出端和地之间,响应于第一控制信号而变化的高压感测电流可以在所述电流通路中流动。比较器将从包括在电流通路中的第一节点所感测到的电压与参考电压相比较,并且基于比较结果生成使能信号。
高压生成电路可以进一步包括延迟电路,其被配置为响应于第二控制信号而将使能信号延迟预定时间段,该第二控制信号是由控制器基于监控高压电平的结果而生成的。从高压生成电路输出的高压可以被用作用于非易失性存储设备的存储单元的编程电压或者擦除电压。
根据本发明的示例性实施例,提供了高压生成方法,其包括响应于使能信号来通过输出端生成高压,监控高压的电平并基于监控结果生成第一控制信号,响应于高压电平和第一控制信号来控制用于感测高压的高压感测电流并生成使能信号。
控制高压感测电流和生成使能信号的步骤包括响应于第一控制信号改变高压感测电流;将基于不同的高压感测电流而生成的电压与参考电压相比较,并基于比较结果生成使能信号。
高压生成方法进一步包括监控高压电平和基于监控结果生成第二控制信号,响应于第二控制信号,通过延迟使能信号预定时间段来控制高压的增加速度。
附图说明
结合附图,将从下面描述的更多细节中理解本发明的示例性实施例其中:
图1图解了传统高压生成电路的结构;
图2是图解从图1所示的高压生成电路输出的高压的曲线图;
图3图解了根据本发明的示例性实施例的高压生成电路的结构;
图4是图解从图3所示的高压生成电路输出的高压的曲线图;
图5图解了根据本发明的示例性实施例的高压生成电路的结构;以及
图6是图解从图5所示的高压生成电路输出的高压的曲线图。
具体实施方式
下文中将参照附图对本发明的示例性实施例进行更完整的描述,附图中示出了本发明的示例性实施例。然而本发明可以以多种不同的形式实现而不应当解释为受限于在此提出的示例性实施例。相反,提供这些示例性实施例以便本公开是全面的和完整的,并且向本领域技术人员充分地传递本发明的范围。在附图中,相同的附图标记在整个发明中代表相同的元件。
图3图解了根据本发明的示例性实施例的高压生成电路300的结构。高压生成电路300包括控制单元310和高压生成单元340。控制单元310响应于高压VPP的电平控制用于感测高压VPP的电流(下文中,称作“高压感应电流”)并生成使能信号CS。控制单元310包括控制器320和调节器330。
控制器320监控高压VPP的电平并基于监控结果生成第一控制信号CS1。当高压VPP低于第一电压V1(图4)时,控制器320可以生成处于低电平的第一控制信号CS1,而当高压VPP高于第一电压V1时,可以生成处于高电平的第一控制信号CS1。第一电压V1低于高压VPP的目标电压VT(图4),并且是用于控制高压感测电流IS的参考电压。
调节器330响应于高压VPP的电平和第一控制信号CS1控制高压感测电流IS的量并且生成使能信号CS。调节器330的响应速度可以随着高压感测电流IS而变化。
调节器330包括电流通路332和比较器338。
电流通路332连接在输出高压VPP的输出端OUT和地VSS之间,并且具有高压感测电流IS,所述感测电流IS响应于第一控制信号CS1而变化。电流通路332可以包括多个电阻器R1至R4,它们串联在输出端OUT和地VSS之间,还包括一个或多个开关元件Tr1和Tr2,每一个开关元件都与多个电阻器R1至R4中的一个电阻器R3或R4的两端并联,并响应于第一控制信号CS1而开关。电流通路332包括第一可变阻抗电路334和第二可变阻抗电路336。
第一可变阻抗电路334连接在输出端OUT和第一节点N1之间,并且具有可以响应于第一控制信号CS1而变化的阻抗。第一可变阻抗电路334包括电阻器R1和R3,它们串联在输出端OUT和第一节点N1之间,还包括晶体管Tr1,其与一个电阻器R3的两端并联。第二可变阻抗电路336连接在第一节点N1和地VSS之间,并具有可以响应于第一控制信号CS1而变化的阻抗。第二可变阻抗电路336包括电阻器R2和R4,它们串联在第一节点N1和地VSS之间,还包括晶体管Tr2,其与一个电阻器R4的两端并联。每一个晶体管Tr1和Tr2都可以通过P沟道金属氧化物半导体场效应晶体管(MOSFET)或者N沟道MOSFET而实现。
在该示例性实施例中,假设当高压VPP等于第一电压V1时在第一节点N1感测到的电压(下文中,称作“比较电压”)VC等于当高压VPP等于目标电压VT时在第一节点N1感测到的比较电压VC。因此,第一可变阻抗电路334的阻抗和第二可变阻抗电路336的阻抗之间的比率基于晶体管Tr1和Tr2开始开关操作的时间而变化。
每一个第一和第二可变阻抗电路334和336都可以通过具有随着第一控制信号CS1而变化的阻抗的可变电阻器实现。因此,控制器320可以响应于高压VPP的电平,通过控制第一可变阻抗电路334的阻抗和第二可变阻抗电路336的阻抗来控制高压感测电流IS。
基于高压VPP以及第一可变阻抗电路334的阻抗与第二可变阻抗电路336的阻抗之间的比率而确定输入到比较器338的比较电压VC。比较器338将比较电压VC和参考电压Vref相比较,并基于比较结果生成使能信号CS。
比较器338可以在比较电压VC低于参考电压Vref时输出处于高电平的使能信号CS,且可以在比较电压VC高于参考电压Vref时输出处于低电平的使能信号CS。根据本发明的其它示例性实施例,与其相反也是可能的。
高压生成单元340响应于使能信号CS生成高压VPP并通过输出端OUT输出高压VPP。高压VPP可以用作非易失性存储设备的编程电压或者擦除电压。高压生成单元340包括振荡器342和高压生成器344。
振荡器342响应于反馈到其的使能信号CS生成时钟信号CLK。例如,当使能信号处于高电平时,振荡器342可以生成时钟信号CLK,而当使能信号CS处于低电平时,可以不生成时钟信号CLK。根据本发明的示例性实施例,与其相反也是可能的。
高压生成器344生成与时钟信号CLK对应的高压VPP并且通过输出端OUT输出高压VPP。换句话说,高压生成器344只有当振荡器342输出时钟信号CLK时才执行用于生成高压VPP的泵操作(pumping operation)。
在下文中,将描述高压生成电路300通过控制高压感测电流IS来减少高压VPP过冲的过程。
当高压VPP低于图4中所示的第一电压V1时,控制器320输出处于低电平的第一控制信号CS1。结果,第一和第二晶体管Tr1和Tr2截止,且高压感测电流IS具有将高压VPP除以电阻器R1、R2、R3和R4的阻抗值的总和所获得的值。当高压VPP高于第一电压V1时,控制器320输出处于高电平的第一控制信号CS1。结果,第一和第二晶体管Tr1和Tr2导通,且高压感测电流IS具有将高压VPP除以第一电阻器R1和R2的阻抗值的总和所获得的值。在这个示例性实施例中,为了描述的清楚起见,第一和第二晶体管Tr1和Tr2的导通阻抗(turn on resistance)没有被考虑在内。
因此,当高压VPP高于第一电压V1时,增加高压感测电流IS。换句话说,当高压VPP达到第一电压V1的电平时控制器320增加了高压感测电流IS,从而增加了调节器330的响应速度(也就是,调节速度)。当增加调节器330的响应速度时,控制振荡器342的速度也增加了。因此,高压生成电路300可以通过增加当高压VPP与第一电压V1相等之后的高压VPP被控制的速度来减少高压VPP的过冲。
图4是图解图3所示的高压生成电路300输出的高压VPP的曲线图。在图4中,实线指示的是根据本发明示例性实施例中高压生成电路300输出的高压VPP,而虚线指示的是从传统高压生成电路中输出的高压VPP。
参照图4,相对于传统高压生成电路所产生的过冲,从高压生成电路300输出的高压VPP的过冲减少了,且调节器330的响应时间从T1到T2的时间段减少到从T1到T3的时间段。另外,稳定高压VPP所需要的时间也减少了。
图5图解了根据本发明的示例性实施例的高压生成电路500的结构。高压生成电路500包括控制单元510和高压生成单元550。
响应于高压VPP的电平,控制单元510生成使能信号D_CS3,它能控制高压VPP的增加速度或者上升速率。控制单元510包括控制器520、调节器530、以及延迟电路540。
控制器520监控高压VPP的电平并且生成第一控制信号CS1和第二控制信号CS2。在该示例性实施例中,当高压VPP低于第一电压V1(图6)时,控制器520可以生成处于低电平的第一控制信号CS1,而当高压VPP高于第一电压V1时,控制器520可以生成处于高电平的第一控制信号CS1。另外,当高压VPP低于第一电压V1时,控制器520可以生成处于高电平的第二控制信号CS2,而当高压VPP高于第一电压V1时,控制器520可以生成处于低电平的第二控制信号CS2。第一电压V1低于高压VPP的目标电压VT(图6),并且是用于确定延迟电路540的操作或不操作的参考电压。
调节器530响应于高压VPP的电平和第一控制信号CS1,控制用于感测高压VPP的高压感测电流IS,并生成使能信号CS3。调节器530包括电流通路532和比较器538。电流通路532响应于第一控制信号CS1产生比较电压VC。电流通路532包括第一可变阻抗电路534和第二可变阻抗电路536。
第一可变阻抗电路534连接在输出高压VPP的输出端OUT和第一节点N1之间。第二可变阻抗电路536连接在第一节点N1和地电压VSS之间。每一个第一可变阻抗电路534和第二可变阻抗电路536的阻抗都响应于第一控制信号CS1而变化。第三晶体管Tr3包括在第二可变阻抗电路536中并且可以通过MOSFET实现,该MOSFET响应于第一控制信号CS1而导通和截止。
当高压VPP等于第一电压V1时获得的比较电压VC应当与当高压VPP等于目标电压VT时获得的比较电压VC相同。因此,第一可变阻抗电路534和第二可变阻抗电路536的阻抗之间的比率基于第三晶体管Tr3开始开关操作的时间而变化。
每一个第一可变阻抗电路534和第二可变阻抗电路536还可以通过可变电阻器实现,该可变电阻器具有响应于第一控制信号CS1而改变的阻抗,无论如何,电流通路532执行与图3中所示的电流通路332相同的功能。
比较器538将比较电压VC的电平与参考电压Vref的电平相比较并且基于比较结果生成使能信号CS3。在该示例性实施例中,当比较电压VC高于参考电压Vref时,比较器538生成处于低电平的使能信号CS3,而当比较电压VC低于参考电压Vref时,比较器538生成处于高电平的使能信号CS3。
延迟电路540可以响应于来自控制器520的第二控制信号CS2延迟使能信号CS3。在该示例性实施例中,当第二控制信号CS2处于低电平时,延迟电路540可以输出延迟了预定时间段之后的使能信号CS3,而当第二控制信号CS2处于高电平时,延迟电路540可以输出没有延迟的使能信号CS3。
高压生成单元550响应于从延迟电路540输出的使能信号D_CS3生成高压VPP。高压生成单元550包括振荡器552和高压生成器554。振荡器552响应于使能信号D_CS3生成时钟信号CLK,而高压生成器554响应于时钟信号CLK生成高压VPP。
在下文中,将描述高压生成单元550通过控制高压VPP的增加速度或者上升速率来减少高压VPP的过冲的过程。
当高压VPP低于第一电压V1时,控制器520生成处于高电平的第二控制信号CS2。由于从电流通路532的第一节点N1感测到的比较电压VC低于参考电压Vref,所以比较器538输出处于高电平的使能信号CS3。由于第二控制信号CS2处于高电平,所以延迟电路540输出处于高电平的使能信号CS3。振荡器552响应于处于高电平的使能信号CS3输出时钟信号CLK,而高压生成器554响应于时钟信号CLK生成高压VPP。
然而,当高压VPP高于第一电压V1时,控制器520生成处于低电平的第二控制信号CS2。即使比较器538输出处于高电平的使能信号CS3,由于第二控制信号CS2处于低电平,所以延迟电路540通过延迟处于高电平的使能信号CS3一段预定时间段来输出使能信号D_CS3。此时,振荡器552在预定时间段内不生成时钟信号CLK。因此,高压生成器554不执行用于生成高压VPP的泵操作。此时,高压VPP通过从第一电压V1自由上升达到目标电压VT,并且因此很少发生高压VPP的过冲。
图6是图解图5所示的高压生成电路500输出的高压VPP的曲线图。参照图6,在高压VPP达到第一电压V1之后,从高压生成电路500输出的高压VPP的增加速度或者上升速率减慢了从时间T4到T5的预定时间段(延迟时间)。因此,与传统的高压生成电路比较,根据本发明的示例性实施例的高压生成电路500减少了高压VPP过冲,也减少了用于稳定高压VPP的时间。
如上所述,根据本发明的示例性实施例,高压生成电路通过基于高压的电平控制用于感测高压的电流或者通过延迟生成高压的振荡器的操作一段预定时间段来减少高压的过冲。
虽然参照本发明的示例性实施例已经示出并描述了本发明,但是本领域技术人员应当理解,在不偏离本发明的精神和如在下面的权利要求中所限定的范围的情况下,可以对其做出形式和细节的更改。

Claims (16)

1.一种高压生成电路,包括:
高压生成单元,配置为响应于使能信号来通过输出端产生高压;
控制器,配置为监控所述高压的电平并基于监控结果生成第一控制信号;
调节器,配置为响应于所述高压的电平和所述第一控制信号控制用于感测高压的高压感测电流,并且生成所述使能信号。
2.根据权利要求1所述的高压生成电路,其中该调节器具有基于高压感应电流的量而变化的响应速度。
3.根据权利要求1所述的高压生成电路,其中该调节器包括:
电流通路,连接在所述输出端和地之间,并通过其流过响应于所述第一控制信号而变化的高压感测电流;以及
比较器,配置为将从包含在所述电流通路中的第一节点所感测到的电压和参考电压相比较,并基于比较结果生成使能信号。
4.根据权利要求3所述的高压生成电路,其中该电流通路包括:
多个电阻器,串联在输出端和地之间;以及
至少一个开关元件,其与多个电阻器中的至少一个的两端并联,并且响应于所述第一控制信号而开关。
5.根据权利要求4所述的高压生成电路,其中该开关元件是金属氧化物半导体场效应晶体管(MOSFET)。
6.根据权利要求3所述的高压生成电路,其中该电流通路包括:
第一可变电阻器,连接在输出端和第一节点之间,并且具有响应于所述第一控制信号而变化的阻抗;
第二可变电阻器,连接在第一节点和地之间,并且具有响应于所述第一控制信号而变化的阻抗。
7.根据权利要求1所述的高压生成电路,其中该高压生成单元包括:
振荡器,配置为响应于所述使能信号来生成时钟信号;
高压生成器,配置为响应于该时钟信号来生成高压。
8.根据权利要求7所述的高压生成电路,进一步包括延迟电路,配置为响应于第二控制信号而将使能信号延迟预定时间段,所述第二控制信号由控制器基于监控高压的电平的结果而生成。
9.根据权利要求8所述的高压生成电路,其中高压的增加速度基于所述第二控制信号而变化。
10.一种高压生成方法,包括:
响应于使能信号通过输出端生成高压;
监控高压的电平并基于监控结果生成第一控制信号;以及
响应于高压的电平和所述第一控制信号控制用于感测高压的高压感测电流并生成所述使能信号。
11.根据权利要求10所述的高压生成方法,其中控制高压感测电流和生成使能信号的步骤包括:
响应于第一控制信号来改变高压感测电流;以及
比较基于改变的高压感测电流而产生的电压与参考电压,并基于比较结果生成所述使能信号。
12.根据权利要求10所述的高压生成方法,其中响应于使能信号通过输出端生成高压的步骤包括:
响应于所述使能信号生成时钟信号;以及
响应于所述时钟信号生成所述高压。
13.根据权利要求12所述的高压生成方法,进一步包括:
监控高压的电平并基于监控结果生成第二控制信号;以及
通过响应于所述第二控制信号将使能信号延迟预定时间段来控制高压的增加速度。
14.根据权利要求10所述的高压生成方法,进一步包括使用来自输出端的高压作为用于非易失性存储设备的存储单元的编程电压和擦除电压之一。
15.一种高压生成方法,包括:
响应于从调节器输出的使能信号而生成高压;以及
比较所述高压与预定电压,并基于比较结果控制调节器的响应速度。
16.根据权利要求15所述的高压生成方法,进一步包括:
比较该高压与预定电压,并基于比较结果将从调节器输出的使能信号延迟预定时间段;以及
响应于所述延迟的使能信号生成所述高压。
CNA200710300375XA 2006-12-28 2007-12-20 用于减少输出电压过冲的高压生成电路和方法 Pending CN101226775A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR136238/06 2006-12-28
KR1020060136238A KR100865327B1 (ko) 2006-12-28 2006-12-28 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법

Publications (1)

Publication Number Publication Date
CN101226775A true CN101226775A (zh) 2008-07-23

Family

ID=39465879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710300375XA Pending CN101226775A (zh) 2006-12-28 2007-12-20 用于减少输出电压过冲的高压生成电路和方法

Country Status (4)

Country Link
US (1) US20080157730A1 (zh)
KR (1) KR100865327B1 (zh)
CN (1) CN101226775A (zh)
DE (1) DE102007026290A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106067A (zh) * 2008-07-28 2011-06-22 Nxp股份有限公司 Dc-dc转换器的延迟补偿
CN113839545A (zh) * 2021-11-25 2021-12-24 深圳市兴中科电源科技有限公司 一种带抑制过冲电路的开关电源系统
WO2022073381A1 (zh) * 2020-10-09 2022-04-14 海信视像科技股份有限公司 电源电路及电源电路的工作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595825B2 (en) 2007-01-09 2017-03-14 Power Monitors, Inc. Method and apparatus for smart circuit breaker
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US9202383B2 (en) 2008-03-04 2015-12-01 Power Monitors, Inc. Method and apparatus for a voice-prompted electrical hookup
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8773108B2 (en) 2009-11-10 2014-07-08 Power Monitors, Inc. System, method, and apparatus for a safe powerline communications instrumentation front-end
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
EP2413105B1 (en) 2010-07-29 2017-07-05 Power Monitors, Inc. Method and apparatus for a demand management monitoring system
US10060957B2 (en) 2010-07-29 2018-08-28 Power Monitors, Inc. Method and apparatus for a cloud-based power quality monitor
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US9134742B2 (en) * 2012-05-04 2015-09-15 Macronix International Co., Ltd. Voltage regulator and voltage regulation method
JP2014126947A (ja) * 2012-12-25 2014-07-07 Toshiba Corp 半導体装置
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US9230957B2 (en) 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
IT201800004680A1 (it) * 2018-04-18 2019-10-18 Circuito di regolazione dell'uscita per convertitori di alimentazione, dispositivo e procedimento corrispondenti
KR20210001683A (ko) 2019-06-28 2021-01-06 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425876B2 (ja) * 1999-01-07 2003-07-14 エヌイーシーマイクロシステム株式会社 パルス発生回路
KR100676354B1 (ko) * 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로
US6674274B2 (en) * 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
KR100390954B1 (ko) * 2001-06-27 2003-07-12 주식회사 하이닉스반도체 코드 저장 메모리 셀 센싱 회로
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
KR100592772B1 (ko) * 2004-03-03 2006-06-26 매그나칩 반도체 유한회사 고전압 발생회로
JP4829622B2 (ja) * 2005-02-17 2011-12-07 キヤノン株式会社 スイッチング電源、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置
US7504810B1 (en) * 2005-02-18 2009-03-17 National Semiconductor Corporation Apparatus and method for generating a spread-spectrum clock for a switching regulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102106067A (zh) * 2008-07-28 2011-06-22 Nxp股份有限公司 Dc-dc转换器的延迟补偿
WO2022073381A1 (zh) * 2020-10-09 2022-04-14 海信视像科技股份有限公司 电源电路及电源电路的工作方法
CN114616751A (zh) * 2020-10-09 2022-06-10 海信视像科技股份有限公司 电源电路及电源电路的工作方法
CN113839545A (zh) * 2021-11-25 2021-12-24 深圳市兴中科电源科技有限公司 一种带抑制过冲电路的开关电源系统

Also Published As

Publication number Publication date
DE102007026290A1 (de) 2008-07-03
KR20080061477A (ko) 2008-07-03
US20080157730A1 (en) 2008-07-03
KR100865327B1 (ko) 2008-10-27

Similar Documents

Publication Publication Date Title
CN101226775A (zh) 用于减少输出电压过冲的高压生成电路和方法
US20210223808A1 (en) Intelligent voltage regulator
US8830776B1 (en) Negative charge pump regulation
US7372320B2 (en) Voltage regulation with active supplemental current for output stabilization
CN109213247B (zh) 用以供应调节电压至目标电路的电路及方法
CN1805281B (zh) 脉冲宽度调制电路
CN109298742B (zh) 提供调节电压的电路及方法
CN108508958B (zh) 一种伪数字低压差线性稳压器及电源管理芯片
CN110703838B (zh) 具有可调输出电压的稳压器
CN102055311B (zh) 线性稳压电源装置及其软启动方法
CN104169834A (zh) 用于使用跟踪来支持ddr端接的负载开关控制器的方法和装置
JP6804364B2 (ja) 整流回路および電子装置
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR100812299B1 (ko) 전압 강하 회로
CN108880231B (zh) 一种用于调整电荷泵的输出电压的电路
US20040000941A1 (en) Charge pump system and clock generator
CN215599583U (zh) 一种恒流输出电路
KR101450255B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
CN104020807A (zh) 读出放大器电压调节器
CN111488025B (zh) 一种适用于高压的电源稳压电路
CN111488026B (zh) 一种电源稳压电路
KR20150080102A (ko) 반도체 장치
CN106205716B (zh) 内部电源电压产生电路、半导体存储装置及半导体装置
CN113946176B (zh) 存储器及其电源电压产生电路
CN113948116A (zh) 电源电压产生电路及其方法、存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080723