CN113946176B - 存储器及其电源电压产生电路 - Google Patents

Abstract

本申请公开了一种存储器及其电源电压产生电路，电源电压产生电路包括：电压缓冲单元，接收第一参考电压信号和反馈信号以产生相应的控制信号，并藉由控制信号而产生电源电压信号，其中，反馈信号是基于电源电压信号而产生的反馈信号；瞬态响应单元，接收第二参考电压信号和反馈信号以产生相应的响应信号，其中，瞬态响应单元连接电压缓冲单元的输出端以藉由响应信号而调整电源电压信号，从而使得电源电压信号的电压值被快速调整至预设的电压值。上述方案，能够提高电压缓冲单元的瞬态响应速度，降低电源电压信号的波动，提高电源电压产生电路的性能。

Description

存储器及其电源电压产生电路

技术领域

本申请涉及存储器技术领域，特别是涉及一种存储器及其电源电压产生电路。

背景技术

存储器设置有电压缓冲器，电压缓冲器用于为存储器的内部电路提供稳定的电压。其中电压缓冲器设置有负反馈环路，由于负反馈环路可能产生振荡，通常采用频率补偿技术保证电压的稳定性，但频率补偿技术会导致负反馈环路的延迟变大，从而造成在存储器的内部电路功耗变化时电压出现较大的波动。

发明内容

本申请至少提供一种电源电压产生电路及其方法、存储器。

本申请第一方面提供了一种电源电压产生电路，包括：

电压缓冲单元，接收第一参考电压信号和反馈信号以产生相应的控制信号，并藉由所述控制信号而产生电源电压信号，其中，所述反馈信号是基于所述电源电压信号而产生的反馈信号；

瞬态响应单元，接收第二参考电压信号和所述反馈信号以产生相应的响应信号，其中，所述瞬态响应单元连接所述电压缓冲单元的输出端以藉由所述响应信号而调整所述电源电压信号，从而使得所述电源电压信号的电压值被快速调整至预设的电压值。

其中，所述瞬态响应单元包括：

比较器，其第一输入端接收所述第二参考电压信号，其第二输入端接收所述反馈信号；

第一驱动管，其控制端连接所述比较器的输出端，其第一通路端接收基准电压，其第二通路端连接所述电压缓冲单元的输出端以输出所述响应信号。

其中，所述电压缓冲单元包括：

运算放大器，其第一输入端接收所述第一基准电压信号，其第二输入端接收所述反馈信号，其输出端输出所述控制信号；

第二驱动管，其控制端连接所述运算放大器的输出端，其第一通路端接收所述基准电压；

电阻网络，其第一端连接所述第二驱动管的第二通路端，其第二端接地，其中所述电阻网络的第一端与所述第二驱动管的第二通路端之间的节点作为所述电源电压产生电路的输出端以输出所述电源电压信号，且连接至所述运算放大器的第二输入端和所述瞬态响应单元；

第一电容，其第一端连接所述第二驱动管的第二通路端和所述第一驱动管的第二通路端之间的节点，其第二端接地。

其中，所述电阻网络包括反馈电阻，其中，所述反馈电阻的第一端连接所述第二驱动管的第二通路端，其第二端接地；所述反馈电阻的第一端与所述第二驱动管的第二通路端之间的节点作为反馈点，以使所述电源电压信号作为所述反馈信号；

所述比较器的第二输入端连接所述第一驱动管的第二通路端以接收所述反馈信号。

其中，所述预设的电压值等于所述第一参考电压信号的电压值。

其中，所述电阻网络包括串联的第一反馈电阻和第二反馈电阻，其中，所述第一反馈电阻的第一端连接所述第二驱动管的第二通路端，而所述第一反馈电阻的第二端连接所述第二反馈电阻的第一端，而所述第二反馈电阻的第二端接地；所述第一反馈电阻的第一端与所述第二驱动管的第二通路端之间的第一节点作为所述电压缓冲单元的输出端以输出所述电源电压信号，而所述第一反馈电阻的第二端与所述第二反馈电阻的第一端之间的第二节点作为反馈点以产生基于所述电源电压信号的所述反馈信号。

其中，所述比较器的第二输入端连接所述第二节点以接收所述反馈信号，所述第一驱动管的第二通路端连接所述第一节点以输出所述响应信号。

其中，所述瞬态响应单元还包括：

第三反馈电阻，其第一端连接所述第一驱动管的第二通路端；

第四反馈电阻，其第一端连接所述第三反馈电阻的第二端和所述比较器的第二输入端，其第二端接地；

其中，所述第三反馈电阻的电阻值和所述第四反馈电阻的电阻值之间的比值等于所述第一反馈电阻的电阻值和所述第二反馈电阻的电阻值之间的比值；所述第三反馈电阻的第一端与所述第一驱动管的第二通路端之间的第三节点连接所述第一节点以输出所述响应信号，而所述第三反馈电阻的第二端与所述第四反馈电阻的第一端之间的第四节点作为所述比较器的反馈点以产生与所述第二节点相同的反馈信号。

其中，所述第二参考电压信号的电压值小于所述第一参考电压信号的电压值，所述第一驱动管和所述第二驱动管为PMOS管。

本申请第二方面提供了一种存储器，包括上述的电源电压产生电路。

本申请的有益效果是：本申请的瞬态响应单元接收第二参考电压信号和所述反馈信号以产生相应的响应信号，其中，所述瞬态响应单元连接所述电压缓冲单元的输出端以藉由所述响应信号而调整所述电源电压信号，从而使得所述电源电压信号的电压值被快速调整至预设的电压值；瞬态响应单元通过响应信号调整电源电压信号，以使电源电压信号的电压值被快速调整至预设的电压值，能够提高电压缓冲单元的瞬态响应速度，降低电源电压信号的波动，提高电源电压产生电路的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。

图1是本申请电源电压产生电路一实施例的结构示意图；

图2是本申请电源电压产生电路一实施例的电路图；

图3是本申请电源电压产生电路另一实施例的电路图；

图4是图3中电源电压产生电路的时序示意图；

图5是图3中负载模型一实施例的电路图；

图6是图5中电源电压产生电路的仿真图；

图7是图3中负载模型另一实施例的电路图；

图8是图3中负载模型又一实施例的电路图；

图9是本申请电源电压产生电路又一实施例的电路图；

图10是本申请电源电压产生电路再一实施例的电路图；

图11是本申请存储器一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1-3，图1是本申请电源电压产生电路一实施例的结构示意图；图2是本申请电源电压产生电路一实施例的电路图；图3是本申请电源电压产生电路另一实施例的电路图。该电源电压产生电路10可以应用于存储器(图未示)，用于为存储器的内部电路供电，存储器可以包括Nand-flash芯片、EEPROM(Electrically Erasable Programmable readonly memory，带电可擦可编程只读存储器)芯片、NOR Flash(非易失闪存技术)芯片或者其他需要产生内部电源的存储芯片。

该电源电压产生电路10包括电压缓冲单元11和瞬态响应单元12，电压缓冲单元11和瞬态响应单元12连接。其中，电压缓冲单元11接收第一参考电压信号Vref1和反馈信号以产生相应的控制信号，并藉由控制信号而产生电源电压信号Vout，反馈信号是基于电源电压信号Vout而产生的反馈信号。

瞬态响应单元12接收第二参考电压信号Vref2和反馈信号以产生响应信号，即瞬态响应单元12从电压缓冲单元11接收到反馈信号，基于第二参考电压信号Vref2和反馈信号产生响应信号。瞬态响应单元12连接电压缓冲单元11的输出端以藉由响应信号而调整电源电压信号Vout，从而使得电源电压信号Vout的电压值被快速调整至预设的电压值，即瞬态响应单元12输出响应信号至电压缓冲单元11的输出端，响应信号用于调整电源电压信号Vout，以将电源电压信号Vout的电压值快速调整至预设的电压值，能够提高电压缓冲单元11的瞬态响应速度，降低电源电压信号Vout的波动，提高电源电压产生电路10的性能。

如图2所示，瞬态响应单元12包括比较器CMP和第一驱动管M1，比较器CMP的第一端接收第二参考电压信号Vref2，比较器CMP的第二输入端接收反馈信号；第一驱动管M1的控制端连接比较器CMP的输出端，第一驱动管M1的第一通路端接收基准电压VCC，第一驱动管M1的第二通路端连接电压缓冲单元11的输出端以输出响应信号。其中，比较器CMP的输出端输出第一控制信号Vpass1，第一控制信号Vpass1用于控制第一驱动管M1的导通程度，以调节第一驱动管M1的驱动电流I3。

具体地，如图3所示，电压缓冲单元11运算放大器Av、第二驱动管M2、电阻网络111和第一电容C1。运算放大器Av的第一输入端接收第一参考电压信号Vref1，运算放大器Av的第二输入端接收反馈信号，运算放大器Av的输出端输出控制信号Vpass。

第二驱动管M2的控制端连接运算放大器Av的输出端以接收控制信号Vpass；第二驱动管M2的第一通路端接收基准电压VCC，其中基准电压VCC用于驱动第二驱动管M2，控制信号Vpass用于控制第二驱动管M2的导通程度，以调节第二驱动管M2的驱动电流I1。

电阻网络111的第一端连接第二驱动管M2的第二通路端，电阻网络111的第二端接地。其中，电阻网络111的第一端与第二驱动管M2的第二通路端之间的节点作为电源电压产生电路10的输出端以输出电源电压信号Vout，且连接至运算放大器Av的第二输入端和瞬态响应单元12(即第一驱动管M1的第二通路端)，以使电源电压信号Vout作为反馈信号。运算放大器Av的第二输入端连接第一驱动管M1的第二通路端，运算放大器Av的第二输入端和第一驱动管M1的第二通路端均连接电阻网络111的第一端与第二驱动管M2的第二通路端之间的节点。

第一电容C1的第一端连接第二驱动管M2的第二通路端和第一驱动管M1的第二通路端之间的节点，第一电容C1的第二端接地，第一电容C1用于对电源电压信号Vout进行滤波。

可选地，电阻网络111包括反馈电阻R，反馈电阻R的第一端连接第二驱动管M2的第二通路端，反馈电阻R的第二端接地。反馈电阻R的第一端与第二驱动管M2的第二通路端之间的节点作为反馈点，以使电源电压信号Vout作为反馈信号。

可选地，第一驱动管M1和第二驱动管M2均可以为PMOS管，第一驱动管M1的控制端和第二驱动管M2的控制端为PMOS管的栅极，第一驱动管M1的第一通路端和第二驱动管M2的第一通路端为PMOS管的源极，第一驱动管M1的第二通路端和第二驱动管M2的第二通路端为PMOS管的漏极。

以下结合图3-4描述电源电压产生电路10的工作原理：

在电源电压产生电路10处于稳定状态，如图4中时间t1-t2时，电源电压信号Vout的电压值等于预设的电压值，即第一参考电压信号Vref1的电压值，也就是说，在此时，电源电压产生电路10达到动平衡，电源电压信号Vout稳定在预设电压值上。在本申请中，第二参考电压信号Vref2的电压值小于第一参考电压信号Vref1的电压值，因此，在运算放大器Av处于稳定状态下，比较器CMP的第二输入端接收的反馈信号为电源电压信号Vout；由于电源电压信号Vout的电压值大于第二参考电压信号Vref2的电压值，因此比较器CMP的输出端输出逻辑高电平，例如第一控制信号Vpass1为基准电压VCC，第一驱动管M1关闭。瞬态响应单元12不工作，控制信号Vpass主要是由运算放大器AV所在的反馈回路而决定，对于驱动电流I1无贡献。

在存储器的负载功耗变大，如图4中时间t2-t3时，负载电流变大，第二驱动管M2此时还无法提供足够的驱动电流I1，则导致电源电压信号Vout降低。在电源电压信号Vout的电压值降低到第二参考电压信号Vref2的电压值之前，由于反馈的电源电压信号Vout的电压值还是大于第二参考电压信号Vref2，因此，比较器CMP输出还是处于逻辑高电平，第一驱动管M1关闭，瞬态响应单元12不工作，对驱动电流I1无贡献，运算放大器AV根据反馈的电源电压信号Vout而对应调整控制信号Vpass来控制第二驱动管M2，以使驱动电流I1增大。也就是说，在这个阶段，还是依靠运算放大器Av自身来进行调节。

在电源电压信号Vout的电压值小于第二参考电压信号Vref2的电压值，如图4中时间t3-t4时，比较器CMP输出逻辑低电平，例如地电平的电平水准，第一控制信号Vpass1快速降低。由于第一驱动管M1为PMOS管，因此第一控制信号Vpass1的降低会增大第一驱动管M1的导通程度，从而使驱动电流I3增大，电源电压信号Vout冲高。此时，响应信号为驱动电流I3。

在电源电压信号Vout的电压值重新大于或等于第二参考电压信号Vref2的电压值时，比较器CMP输出逻辑高电平，第一驱动管M1关闭，瞬态响应单元12停止工作，藉由冲高的电源电压信号Vout来试图使电压缓冲单元11再次达到动平衡。如果电压缓冲单元11不能达到动平衡，输出的电源电压信号Vout的电压值又下降至小于第二参考电压信号Vref2的电压值，则瞬态响应单元12再次响应，再次冲高电源电压信号Vout，直至达到动平衡，使电压缓冲单元11处于稳定状态。

由于电压缓冲单元11反应较慢，而比较器CMP的响应速度非常快，因此，比较器CMP接收的第二参考电压信号Vref2应当设定为小于运算放大器AV接收的第一参考电压信号Vref1，以避免电源电压信号Vout的波动较小时，瞬态响应单元12就开始工作，使得第二驱动管M2产生的驱动电流I1可能高于负载电流，造成电源电压信号Vout出现过冲的情况。

相对于现有通过增大第一电容C1方式来降低电源电压信号Vout的波动，本申请的第一电容C1无需更换，能够降低成本。

以下通过三种不同的负载模型对电源电压产生电路10进行仿真：

如图5所示，负载模型40包括负载电容C3和开关K，开关K的第一端连接第一电容C1的第一端，开关K的第二端连接负载电容C3的第一端，负载电容C3的第二端接地，其中负载电容C3的电容值为600pF，第一电容C1的电容值为250pF，仿真图如图6所示，电源电压信号Vout的最大波动为0.18V，相对于现有技术电压的最大波动为0.5V，降低电源电压信号Vout的波动。

如图7所示，负载模型60包括负载电阻R和开关K，开关K的第一端连接第一电容C1的第一端，开关K的第二端连接负载电阻R的第一端，负载电阻R的第二端接地，其中负载电阻R的电阻值为300Ω，第一电容C1的电容值为250pF；通过仿真可得，电源电压信号Vout的最大波动为0.13V，相对于现有技术电压的最大波动为0.3V，降低电源电压信号Vout的波动。

如图8所示，负载模型80为数字电路，数字电路由40MHz时钟驱动，负载模型80的第一端连接第一电容C1的第一端，负载模型80的第二端接地，第一电容C1的电容值为250pF；通过仿真可得，电源电压信号Vout的最大波动为0.13V，相对于现有技术电压的最大波动为0.29V，降低电源电压信号Vout的波动。

请参阅图9，图9是本申请电源电压产生电路又一实施例的电路图。该电源电压产生电路30相对于电源电压产生电路10不同之处在于：

电阻网络311包括串联的第一反馈电阻R1和第二反馈电阻R2，其中第一反馈电阻R1的第一端连接第二驱动管M1的第二通路端，而第一反馈电阻R1的第二端连接第二反馈电阻R2的第一端，而第二反馈电阻R2的第二端接地。第一反馈电阻R1的第一端与第二驱动管M2的第二通路端之间的第一节点作为电压缓冲单元31的输出端以输出电源电压信号Vout；而第一反馈电阻R1的第二端与第二反馈电阻R2的第一端之间的第二节点作为反馈点以产生基于电源电压信号Vout的反馈信号。

比较器CMP的第二输入端连接第二节点以接收反馈信号，第一驱动管M1的第二通路端连接第一节点以输出响应信号，响应信号用于调整电源电压信号Vout，以使电源电压信号Vout的电压值被快速调整至预设的电压值。

本实施例的电压缓冲单元31增加第二反馈电阻R2作为分压电阻，反馈信号满足以下公式：

V＝R1*Vout/(R1+R2) (1)

其中，V为反馈信号的电压值，R1为第一反馈电阻R1的电阻值，R2为第二反馈电阻R2的电阻值，Vout为电源电压信号Vout的电压值。

由公式(1)可知，反馈信号的电压值小于电源电压信号Vout的电压值，在电源电压产生电路10处于稳定状态，反馈信号的电压值等于第一基准电压信号Vref1的电压值，因此电源电压信号Vout的电压值大于第一基准电压信号Vref1的电压值；而电源电压信号Vout的电压值等于预设的电压值，即预设的电压值大于第一基准电压信号Vref1的电压值，以使电源电压信号Vout的范围更广。

请参阅图10，图10是本申请电源电压产生电路再一实施例的电路图。该电源电压产生电路50相对于电源电压产生电路30不同之处在于：

瞬态响应单元52还包括第三反馈电阻R3和第四反馈电阻R4，第三反馈电阻R3的第一端连接第一驱动管M1的第二通路端，第四反馈电阻R4的第一端连接第三反馈电阻R3的第二端和比较器CMP的第二输入端，而第四反馈电阻R4的第二端接地。

第三反馈电阻R3的第一端与第一驱动管M1的第二通路端之间的第三节点作为瞬态响应单元52的输出端以输出响应信号，第三节点与第一节点连接以输出响应信号至电压缓冲单元51；而第三反馈电阻R3的第二端与第四反馈电阻R4的第一端之间的第四节点作为比较器CMP的反馈点以产生比较器CMP的反馈信号。

其中，第三反馈电阻R3的电阻值和第四反馈电阻R4的电阻值之间的比值等于第一反馈电阻R1的电阻值和第二反馈电阻R2的电阻值之间的比值，即满足以下公式：

R3/R4＝R1/R2 (2)

其中，R3为第三反馈电阻R3的电阻值，R4为第四反馈电阻R4的电阻值。由公式(2)可得，第三节点的电压值与第一节点的电压值相等，比较器CMP的反馈信号的电压值等于第二节点所产生的反馈信号的电压值，即比较器CMP的反馈点以产生与第二节点相同的反馈信号。

本申请还提供一种存储器，请参阅图11，图11是本申请存储器一实施例的结构示意图。该存储器100至少包括电源电压产生电路110，电源电压产生电路110用于为存储器100的内部电路提供电压。该电源电压产生电路110为上述实施例所揭示的电源电压产生电路，在此不再赘述。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (7)

1.一种电源电压产生电路，其特征在于，包括：

电压缓冲单元，接收第一参考电压信号和反馈信号以产生相应的控制信号，并藉由所述控制信号而产生电源电压信号，其中，所述反馈信号是基于所述电源电压信号而产生的反馈信号；

瞬态响应单元，接收第二参考电压信号和所述反馈信号以产生相应的响应信号，其中，所述瞬态响应单元连接所述电压缓冲单元的输出端以藉由所述响应信号而调整所述电源电压信号，从而使得所述电源电压信号的电压值被快速调整至预设的电压值；

其中，所述瞬态响应单元包括：

比较器，其第一输入端接收所述第二参考电压信号，其第二输入端接收所述反馈信号；

第一驱动管，其控制端连接所述比较器的输出端，其第一通路端接收基准电压，其第二通路端连接所述电压缓冲单元的输出端以输出所述响应信号；

所述电压缓冲单元包括：

运算放大器，其第一输入端接收所述第一参考电压信号，其第二输入端接收所述反馈信号，其输出端输出所述控制信号；

第二驱动管，其控制端连接所述运算放大器的输出端，其第一通路端接收所述基准电压；

电阻网络，其第一端连接所述第二驱动管的第二通路端，其第二端接地，其中所述电阻网络的第一端与所述第二驱动管的第二通路端之间的节点作为所述电源电压产生电路的输出端以输出所述电源电压信号，且连接至所述运算放大器的第二输入端和所述瞬态响应单元；

第一电容，其第一端连接所述第二驱动管的第二通路端和所述第一驱动管的第二通路端之间的节点，其第二端接地；

所述第二参考电压信号的电压值小于所述第一参考电压信号的电压值，所述第一驱动管和所述第二驱动管为PMOS管。

2.根据权利要求1所述的电源电压产生电路，其特征在于，所述电阻网络包括反馈电阻，其中，所述反馈电阻的第一端连接所述第二驱动管的第二通路端，其第二端接地；所述反馈电阻的第一端与所述第二驱动管的第二通路端之间的节点作为反馈点，以使所述电源电压信号作为所述反馈信号。

3.根据权利要求2所述的电源电压产生电路，其特征在于，所述比较器的第二输入端连接所述第一驱动管的第二通路端以接收所述反馈信号；所述预设的电压值等于所述第一参考电压信号的电压值。

4.根据权利要求1所述的电源电压产生电路，其特征在于，所述电阻网络包括串联的第一反馈电阻和第二反馈电阻，其中，所述第一反馈电阻的第一端连接所述第二驱动管的第二通路端，而所述第一反馈电阻的第二端连接所述第二反馈电阻的第一端，而所述第二反馈电阻的第二端接地；所述第一反馈电阻的第一端与所述第二驱动管的第二通路端之间的第一节点作为所述电压缓冲单元的输出端以输出所述电源电压信号，而所述第一反馈电阻的第二端与所述第二反馈电阻的第一端之间的第二节点作为反馈点以产生基于所述电源电压信号的所述反馈信号。

5.根据权利要求4所述的电源电压产生电路，其特征在于，所述比较器的第二输入端连接所述第二节点以接收所述反馈信号，所述第一驱动管的第二通路端连接所述第一节点以输出所述响应信号。

6.根据权利要求4所述的电源电压产生电路，其特征在于，所述瞬态响应单元还包括：

第三反馈电阻，其第一端连接所述第一驱动管的第二通路端；

第四反馈电阻，其第一端连接所述第三反馈电阻的第二端和所述比较器的第二输入端，其第二端接地；

其中，所述第三反馈电阻的电阻值和所述第四反馈电阻的电阻值之间的比值等于所述第一反馈电阻的电阻值和所述第二反馈电阻的电阻值之间的比值；所述第三反馈电阻的第一端与所述第一驱动管的第二通路端之间的第三节点连接所述第一节点以输出所述响应信号，而所述第三反馈电阻的第二端与所述第四反馈电阻的第一端之间的第四节点作为所述比较器的反馈点以产生与所述第二节点相同的反馈信号。

7.一种存储器，其特征在于，包括如权利要求1-6任意一项所述的电源电压产生电路。

Images