KR20080061477A - 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 - Google Patents

출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 Download PDF

Info

Publication number
KR20080061477A
KR20080061477A KR1020060136238A KR20060136238A KR20080061477A KR 20080061477 A KR20080061477 A KR 20080061477A KR 1020060136238 A KR1020060136238 A KR 1020060136238A KR 20060136238 A KR20060136238 A KR 20060136238A KR 20080061477 A KR20080061477 A KR 20080061477A
Authority
KR
South Korea
Prior art keywords
high voltage
voltage
response
generating
control signal
Prior art date
Application number
KR1020060136238A
Other languages
English (en)
Other versions
KR100865327B1 (ko
Inventor
김영택
이병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060136238A priority Critical patent/KR100865327B1/ko
Priority to US11/740,632 priority patent/US20080157730A1/en
Priority to DE102007026290A priority patent/DE102007026290A1/de
Priority to CNA200710300375XA priority patent/CN101226775A/zh
Publication of KR20080061477A publication Critical patent/KR20080061477A/ko
Application granted granted Critical
Publication of KR100865327B1 publication Critical patent/KR100865327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치에 이용되는 고전압 발생회로가 개시된다. 상기 고전압 발생회로는 출력되는 고전압의 전압 레벨에 기초하여 고전압을 센싱하기 위한 전류를 제어하거나, 상기 고전압을 발생시키기 위한 클럭신호를 발생하는 오실레이터의 동작을 소정의 시간 동안 지연시킴으로써 상기 고전압의 오버슈트를 감소시킬 수 있다.
비휘발성 메모리, 고전압 발생회로, 오버슈트, 오실레이터, 지연회로

Description

출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와 그 방법{High voltage generation circuit and method for reducing overshoot of output voltage}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 고전압 발생회로의 구조도이다.
도 2는 도 1의 고전압 발생회로로부터 출력되는 고전압을 나타내는 그래프이다.
도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구조도이다.
도 4는 도 3의 고전압 발생회로로부터 출력되는 고전압을 나타내는 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 고전압 발생회로의 구조도이다.
도 6은 도 5의 고전압 발생회로로부터 출력되는 고전압을 나타내는 그래프이다.
본 발명은 고전압 발생회로에 관한 것으로, 보다 상세하게는 출력되는 고전압의 오버슈트를 감소시킬 수 있는 고전압 발생회로 및 그 발생방법에 관한 것이다.
전기적으로 프로그램 및 소거할 수 있는 메모리 셀들을 구비하는 NAND 플래쉬 메모리 장치, NOR 플래쉬 메모리 장치, EEPROM 장치 등은 상기 메모리 셀들을 프로그램하거나 소거하기 위하여 일반적으로 전원 전압보다 높은 고전압을 이용한다.
상기 메모리 셀들에 대한 프로그램 시간 또는 소거 시간을 감소시키기 위해서는 상기 고전압을 발생시키고 안정화시키는 시간을 감소시켜야 한다. 이를 위하여 고전압을 발생시키기 위한 클럭신호의 주파수를 증가시킬 경우, 전류 고전압의 발생 속도는 증가한다.
그러나 이 경우 출력되는 고전압의 전압 레벨이 원하는 전압 레벨보다 일시적으로 증가한 다음 안정화되는 오버슈트(overshoot)가 발생한다. 이러한 오버슈트는 메모리 장치에 스트레스(stress)를 가하기 때문에 메모리 장치의 품질 불량을 발생시킬 수 있다.
또한 고전압의 오버슈트를 감소시키기 위하여 고전압을 안정화시키는데 이용되는 레귤레이터의 반응속도를 증가시키기 위하여 레귤레이터의 고전압을 센싱하기 위한 전류를 증가시킨다면 전력소모가 증가한다.
도 1은 일반적인 고전압 발생회로(100)의 구조도이고, 도 2는 도 1의 상기 고전압 발생회로(100)로부터 출력되는 고전압(VPP)을 나타내는 그래프이다. 도 1을 참조하면, 상기 고전압 발생회로(100)는 레귤레이터(110), 오실레이터(120), 및 고전압 발생기(130)를 구비한다.
상기 레귤레이터(110)는 고전압(VPP)으로부터 다수의 전압 분배 저항들(Rx와 Ry)에 의하여 분배된 전압(VC)과 기준 전압(Vref)을 비교하고, 비교 결과에 기초하여 인에이블 신호(CS)를 발생한다. 상기 레귤레이터(110)의 고전압을 센싱하기 위한 전류(IS)는 상기 고전압(VPP)과 상기 다수의 저항들(Rx와 Ry)에 기초하여 결정된다.
상기 오실레이터(120)는 상기 인에이블 신호(CS)에 응답하여 클럭신호(CLK)를 발생하며, 상기 고전압 발생기(130)는 상기 클럭신호(CLK)를 수신하고 상기 클럭신호(CLK)에 상응하는 고전압(VPP)을 발생하여 출력한다.
일반적으로 상기 레귤레이터(110)는 저전력 동작을 위하여 상기 다수의 전압 분배 저항들(Rx와 Ry)의 저항값을 증가시킴으로써 상기 고전압(VPP)을 센싱하기 위한 전류(IS)의 크기를 감소시킨다.
그러나 상기 다수의 전압 분배 저항들(Rx와 Ry)의 저항값이 증가하면, RC 지연에 의하여 상기 레귤레이터(110)의 반응 속도가 느려진다. 그러므로 상기 레귤레이터(110)는 상기 고전압(VPP)이 타겟 전압에 도달하였음에도 불구하고 레귤레이팅동작을 수행하지 못할 수 있다.
이 경우 상기 고전압(VPP)의 오버슈트가 발생하게 된다. 도 2를 참조하면 상기 고전압(VPP)이 타겟 전압(VT)에 도달한 이후에도 상기 고전압(VPP)이 계속 상승하여 상기 고전압(VPP)의 오버슈트가 발생함을 알 수 있다.
상기 고전압(VPP)이 상기 타겟 전압(VT)에 도달한 시점(T1)부터 상기 고전압(VPP)의 오버슈트가 발생한 시점(T2)까지의 시간(T1~T2)을 레귤레이터의 반응 시간이라 한다.
또한, 상기 고전압(VPP)의 발생 및 안정화 시간을 감소시키기 위하여 상기 오실레이터(120)로부터 출력되는 상기 클럭신호(CLK)의 주파수를 증가시킬 경우 상기 고전압(VPP)의 상승 속도는 증가한다. 그러나 상기 고전압(VPP)의 오버슈트는 더욱 증가한다.
상기 고전압(VPP)의 비이상적인 오버슈트는 메모리 장치에 불필요한 스트레스(stress)를 가하기 때문에 메모리 장치의 품질 불량을 발생시킬 수 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 고전압의 비정상적인 오버슈트를 방지할 수 있는 고전압 발생회로와 그 발생방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 고전압 발생회로는 고전압 발생부, 컨트롤러, 및 레귤레이터를 구비한다. 상기 고전압 발생부는 인에이블 신호에 응답하여 출력단을 통하여 고전압을 발생한다.
상기 고전압 발생부는 상기 인에이블 신호에 응답하여 클럭신호를 발생하는 오실레이터, 및 상기 클럭신호에 상응하는 고전압을 발생하는 고전압 발생기를 구비한다.
상기 컨트롤러는 상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호를 발생한다. 상기 레귤레이터는 상기 고전압의 전압 레벨과 상기 제1제어신호에 응답하여 상기 고전압을 센싱하기 위한 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생한다.
상기 레귤레이터는 상기 고전압 센싱 전류의 크기에 기초하여 가변되는 반응 속도를 가지고, 전류 패스 및 비교기를 구비한다. 상기 전류 패스는 상기 출력단과 접지전원 사이에 접속되고, 상기 제1제어신호에 응답하여 가변되는 상기 고전압 센싱 전류를 가진다.
상기 비교기는 상기 전류 패스의 제1노드로부터 센싱되는 전압과 기준 전압을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호를 발생한다.
상기 고전압 발생기는 상기 고전압의 전압 레벨을 모니터링하고 모니터링 결과에 기초하여 상기 컨트롤러가 발생한 제2제어신호에 응답하여 상기 인에이블 신호를 소정의 시간 동안 지연시킬 수 있는 지연회로를 더 구비할 수 있다. 본 발명에 따른 고전압 발생회로로부터 출력되는 고전압은 비휘발성 메모리 장치의 메모리 셀들의 프로그램 전압 또는 소거 전압으로 이용될 수 있다.
상기 기술적 과제를 달성하기 위한 고전압 발생회로 구동 방법은 인에이블 신호에 응답하여 출력단을 통하여 고전압을 발생하는 단계; 상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호를 발생하는 단계; 및 상기 고전압의 전압 레벨과 상기 제1제어신호에 응답하여 상기 고전압을 센싱하기 위한 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생하는 단계를 구비한다.
상기 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생하는 단계는 상기 제1제어신호에 응답하여 상기 고전압 센싱 전류를 가변하는 단계; 및 상기 가변된 고전압 센싱 전류에 기초하여 발생된 전압과 기준 전압을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호를 발생하는 단계를 구비한다.
상기 고전압 발생회로 구동 방법은 상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제2제어신호를 발생하는 단계; 및 상기 제2제어신호에 응답하여 상기 인에이블 신호를 소정의 시간 동안 지연시킴으로써 상기 고전압의 상승 속도를 제어하는 단계를 더 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 고전압 발생회로(300)의 구조도이다. 도 3을 참조하면, 상기 고전압 발생회로(300)는 제어부(310) 및 고전압 발생부(340)를 구비한다.
상기 제어부(310)는 상기 고전압(VPP)의 전압 레벨에 응답하여 고전압을 센싱하기 위한 전류(IS, 이하 '고전압 센싱 전류'라함)를 제어하고 인에이블 신호(CS2)를 발생한다. 상기 제어부(310)는 컨트롤러(320) 및 레귤레이터(330)를 구 비한다.
상기 컨트롤러(320)는 상기 고전압(VPP)의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호(CS1)를 발생한다. 상기 컨트롤러(320)는 상기 고전압(VPP)의 전압 레벨이 제1전압보다 낮으면 로우 레벨의 제1제어신호(CS1)를 발생하고, 상기 고전압(VPP)의 전압 레벨이 상기 제1전압보다 높으면 하이 레벨의 제1제어신호(CS1)를 발생할 수 있다.
상기 제1전압(V1)은 상기 고전압(VPP)이 도달하고자 하는 목표 전압인 타겟 전압보다는 낮은 전압이며, 상기 고전압 센싱 전류(IS)를 제어하기 위한 기준이 되는 전압이다.
상기 레귤레이터(330)는 상기 고전압(VPP)의 전압 레벨과 상기 제1제어신호(CS1)에 응답하여 상기 고전압(VPP)을 센싱하기 위한 상기 고전압 센싱 전류(또는, 센싱전류(IS))의 양을 제어하고 상기 인에이블 신호(CS2)를 발생한다. 상기 레귤레이터(330)의 반응 속도는 상기 고전압 센싱 전류(IS)에 기초하여 가변될 수 있다.
상기 레귤레이터(330)는 전류 패스(332, current path) 및 비교기(338)를 구비한다. 상기 전류 패스(332)는 고전압 출력단(OUT)과 접지 전원(VSS) 사이에 접속되고, 상기 제1제어신호(CS1)에 응답하여 가변되는 상기 고전압 센싱 전류(IS)를 가진다.
상기 전류 패스(332)는 상기 고전압(VPP)을 출력하는 출력 단자(OUT)와 접지 전원(VSS) 사이에 직렬로 접속되는 다수의 저항들(R1 내지 R4), 및 상기 다수의 저 항들(R1 내지 R4) 중에서 적어도 하나의 저항(R3과 R4)의 양단에 병렬로 접속되고, 상기 제1제어신호(CS1)에 응답하여 스위칭되는 적어도 하나의 스위칭 소자(Tr1과 Tr2)로 구현될 수 있다.
상기 전류 패스(332)는 제1가변 저항회로(334) 및 제2가변 저항회로(336)를 구비한다. 상기 제1가변 저항회로(334)는 상기 출력단(OUT)과 제1노드(N1) 사이에 접속되고, 상기 제1가변 저항회로(334)의 저항값은 상기 제1제어신호(CS1)에 응답하여 가변될 수 있다.
상기 제1가변 저항회로(334)는 상기 출력단(OUT)과 상기 제1노드(N1) 사이에 직렬로 접속되는 다수의 저항들(R1과 R3) 및 상기 다수의 저항들(R1과 R3) 중에서 적어도 하나의 저항(R3)의 양단에 병렬로 접속되는 트랜지스터(Tr1)를 구비한다.
상기 제2가변 저항회로(336)는 상기 제1노드(N1)와 접지 전원(VSS) 라인 사이에 접속되고, 상기 제2가변 저항회로(336)의 저항값은 상기 제1제어신호(CS1)에 응답하여 가변될 수 있다.
상기 제2가변 저항회로(336)는 상기 제1노드(N1)와 상기 접지 전원(VSS) 라인 사이에 직렬로 접속되는 다수의 저항들(R2과 R4) 및 상기 다수의 저항들(R2과 R4) 중에서 적어도 하나의 저항(R4)의 양단에 병렬로 접속되는 트랜지스터(Tr2)를 구비한다. 상기 트랜지스터들(Tr1과 Tr2)은 P 채널 형 MOSFET 또는 N 채널 형 MOSFET로 구현될 수 있다.
상기 고전압(VPP)의 전압 레벨이 제1전압(V1)인 경우에 상기 제1노드(N1)로부터 센싱되는 전압(VC, 이하 '비교 전압'이라 함)과 상기 고전압(VPP)의 전압 레 벨이 타겟 전압인 경우의 비교 전압(VC)은 동일하여야 한다.
그러므로 상기 제1가변 저항회로(334)의 저항값과 상기 제2가변 저항회로(336)의 저항값의 비는 상기 다수의 트랜지스터들(Tr1과 Tr2)의 스위칭 동작 시점을 기준으로 가변된다.
상기 제1가변 저항회로(334) 및 상기 제2가변 저항회로(336) 각각은 상기 제1제어신호(CS1)에 기초하여 가변되는 저항값을 가지는 가변 저항으로 구현될 수도 있다.
결과적으로 상기 컨트롤러(320)는 상기 고전압(VPP)의 전압 레벨에 응답하여 상기 제1가변 저항회로(334)의 저항값과 상기 제2가변 저항회로(336)의 저항값을 제어함으로써 상기 고전압 센싱 전류(IS)를 제어할 수 있다.
상기 비교기(338)로 입력되는 상기 비교 전압(VC)은 상기 고전압(VPP) 및 상기 제1가변 저항회로(334)의 저항값과 상기 제2가변 저항회로(336)의 저항값의 비에 기초하여 결정된다.
상기 비교기(338)는 상기 비교 전압(VC)과 기준 전압(Vref)을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호(CS2)를 발생한다.
상기 비교기(338)는 상기 비교 전압(VC)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮으면 하이 레벨의 인에이블 신호를 출력하고, 상기 비교 전압(VC)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높으면 로우 레벨의 인에이블 신호를 출력할 수 있다. 실시예에 따라 상기의 예들과 반대로 구현될 수도 있다.
상기 고전압 발생부(340)는 상기 인에이블 신호(CS2)에 응답하여 상기 고전압(VPP)을 발생하고, 발생된 고전압(VPP)을 상기 출력단(OUT)을 통하여 출력한다. 발생된 고전압(VPP)은 비휘발성 메모리 장치의 프로그램 전압 또는 소거 전압으로 사용될 수도 있다. 상기 고전압 발생부(340)는 오실레이터(342) 및 고전압 발생기(344)를 구비한다.
상기 오실레이터(342)는 상기 인에이블 신호(CS2)에 응답하여 클럭신호(CLK)를 발생한다. 예컨대, 상기 오실레이터(342)는 상기 인에이블 신호(CS2)가 하이 레벨이면 상기 클럭신호(CLK)를 발생하고, 상기 인에이블 신호(CS2)가 로우 레벨이면 상기 클럭신호(CLK)를 발생하지 않을 수 있다. 실시예에 따라 상기의 예들과 반대로 될 수도 있다.
상기 고전압 발생기(344)는 상기 클럭신호(CLK)에 상응하는 고전압(VPP)을 발생하고, 발생된 고전압(VPP)을 상기 출력단(OUT)을 통하여 출력한다. 즉, 상기 고전압 발생기(344)는 상기 오실레이터(342)가 상기 클럭신호(CLK)를 출력하는 경우에만 상기 고전압(VPP)을 발생하기 위한 펌핑 동작을 수행한다.
이하에서는 상기 고전압 발생회로(300)가 상기 고전압 센싱 전류(또는 센싱전류의 양(IS))를 제어함으로써 상기 고전압(VPP)의 오버슈트를 감소시키는 과정을 살펴본다.
상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 낮으면, 상기 컨트롤러(320)는 로우 레벨의 제1제어신호(CS1)를 출력한다. 그러므로 상기 제1트랜지스터(Tr1)와 제2트랜지스터(Tr2) 각각은 턴-오프되고, 상기 고전압 센싱 전류(IS)는 상기 고전압(VPP)을 상기 다수의 저항들(R1~R4)의 저항값의 합으로 나눈 값이다.
상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 높으면, 상기 컨트롤러(320)는 하이 레벨의 제1제어신호(CS1)를 출력한다. 그러므로 상기 제1트랜지스터(Tr1)와 상기 제2트랜지스터(Tr2) 각각은 턴-온 되고, 상기 고전압 센싱 전류(IS)는 상기 고전압(VPP)을 상기 다수의 제1저항들(R1과 R2)의 저항값으로 나눈 값이다. 여기서 설명의 편의를 위하여 제1트랜지스터(Tr1)와 상기 제2트랜지스터(Tr2) 각각의 턴-온 저항은 고려되지 않았다.
그러므로 상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 높으면 상기 고전압 센싱 전류(IS)는 증가한다.
즉, 상기 컨트롤러(320)는 상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)에 도달하면 상기 고전압 센싱 전류(IS)를 증가시킴으로써 상기 레귤레이터(338)의 반응 속도(즉, 레귤레이팅 속도)를 증가시킨다.
상기 레귤레이터(338)의 반응 속도가 증가되면 상기 오실레이터(342)를 제어하는 속도가 증가한다. 결과적으로 상기 고전압 발생회로(300)는 상기 고전압(VPP)이 상기 제1전압(V1)에 도달한 이후에 상기 고전압(VPP)을 제어하는 속도를 증가시킴으로써 상기 고전압(VPP)의 오버슈트를 감소시킬 수 있다.
도 4는 도 3의 고전압 발생회로(300)로부터 출력되는 고전압(VPP)을 나타내는 그래프이다. 도 4에서 실선은 본 발명의 실시예에 따른 고전압 발생회로(300)로부터 출력되는 고전압을 나타내고, 점선은 일반적인 고전압 발생회로로부터 출력되는 고전압을 나타낸다.
도 4를 참조하면, 일반적인 고전압 발생회로와 비교할 때 본 발명에 따른 고전압 발생회로(300)로부터 출력되는 고전압의 오버슈트가 감소하고, 상기 레귤레이터(330)의 반응 시간이 T1~T2 구간에서 T1~T3 구간으로 감소되며, 상기 고전압(VPP)이 안정화되는 시간 또한 감소됨을 알 수 있다.
도 5는 본 발명의 다른 실시예에 따른 고전압 발생회로(500)의 구조도이다. 도 5를 참조하면, 상기 고전압 발생회로(500)는 제어부(510), 지연회로(540), 및 고전압 발생부(550)를 구비한다.
상기 제어부(510)는 고전압(VPP)의 전압 레벨에 응답하여 상기 고전압(VPP)의 상승 속도를 제어할 수 있는 인에이블(D_CS3)를 발생한다. 상기 제어부(510)는 컨트롤러(520) 및 레귤레이터(530)를 구비한다.
상기 컨트롤러(520)는 상기 고전압(VPP)의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호(CS1) 및 제2제어신호(CS2)를 발생한다.
예를 들면, 상기 컨트롤러(520)는 상기 고전압(VPP)의 전압 레벨이 제1전압(V1)보다 낮으면 로우 레벨의 제1제어신호(CS1)를 발생하고, 상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 높으면 하이 레벨의 제1제어신호(CS1)를 발생할 수 있다.
또한, 상기 컨트롤러(520)는 상기 고전압(VPP)의 전압 레벨이 제1전압(V1)보다 낮으면 하이 레벨의 제2제어신호(CS2)를 발생하고, 상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 높으면 로우 레벨의 제2제어신호(CS2)를 발생할 수 있다.
상기 제1전압(V1)은 상기 고전압(VPP)이 도달하고자 목표 전압인 타겟 전압보다는 낮은 전압이며, 상기 지연회로(540)의 동작 여부를 판단하기 위한 기준이 되는 전압이다.
상기 레귤레이터(530)는 상기 고전압(VPP)의 전압 레벨과 상기 제1제어신호(CS1)에 응답하여 상기 고전압(VPP)을 센싱하기 위한 고전압 센싱 전류(IS)를 제어하고 상기 인에이블 신호(CS3)를 발생한다. 상기 레귤레이터(530)는 전류 패스(532) 및 비교기(538)를 구비한다.
상기 전압 전류 패스(532)는 상기 제1제어신호(CS1)에 응답하여 비교 전압(VC)을 센싱한다. 상기 전류 패스(532)는 제1가변 저항회로(534) 및 제2가변 저항회로(536)를 구비한다.
상기 제1가변 저항회로(534)는 고전압 출력단(OUT)과 상기 제1노드(N1) 사이에 접속되고, 상기 제2가변 저항회로(536)는 상기 제1노드(N1)와 접지전압(VSS) 라인 사이에 접속되며, 상기 제1가변 저항회로(534) 및 제2가변 저항회로(536) 각각의 저항값은 상기 제1제어신호(CS1)에 응답하여 가변될 수 있다.
상기 제2가변 저항 회로(536)의 제3트랜지스터(Tr3)는 상기 제1제어신호(CS1)에 응답하여 턴-온/오프되는 MOSFET로 구현될 수 있다.
상기 고전압(VPP)의 전압 레벨이 제1전압(V1)일 경우의 상기 비교 전압(VC)과 상기 고전압(VPP)의 전압 레벨이 타겟 전압인 경우의 비교 전압(VC)은 동일하여야 한다.
그러므로 상기 제1가변 저항회로(534)의 저항값과 상기 제2가변 저항회 로(536)의 저항값의 비는 상기 제3트랜지스터(Tr3)의 스위칭 동작 시점을 기준으로 가변된다.
상기 제1가변 저항회로(534) 및 상기 제2가변 저항회로(336) 각각은 상기 제1제어신호(CS1)에 응답하여 저항값이 가변되는 가변 저항으로 구현될 수도 있다. 상기 전류 패스(532)는 도 3의 전류 패스(332)와 동일한 기능을 수행한다.
상기 비교기(538)는 상기 비교 전압(VC)의 전압 레벨과 기준 전압(Vref)의 전압 레벨을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호(CS3)를 발생한다.
예를 들면, 상기 비교기(538)는 상기 비교 전압(VC)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높으면 로우 레벨의 인에이블 신호(CS3)를 발생하고, 상기 비교 전압(VC)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮으면 하이 레벨의 인에이블 신호(CS3)를 발생할 수 있다.
상기 지연회로(540)는 상기 제2제어신호(CS2)에 응답하여 상기 인에이블 신호(CS3)를 지연시킬 수 있다. 예를 들면, 상기 지연회로(540)는 상기 제2제어신호(CS2)가 로우 레벨이면 상기 인에이블 신호(CS3)를 소정의 시간 동안 지연시켜 출력하고, 상기 제2제어신호(CS2)가 하이 레벨이면 상기 인에이블 신호(CS3)를 그대로 출력할 수 있다.
상기 고전압 발생부(550)는 상기 지연회로(540)로부터 출력되는 인에이블 신호(D_CS3)에 응답하여 상기 고전압(VPP)을 발생한다. 상기 고전압 발생부(550)는 오실레이터(552) 및 고전압 발생기(554)를 구비한다.
상기 오실레이터(552)는 상기 인에이블 신호(D_CS3)에 응답하여 클럭신호(CLK)를 발생하고, 상기 고전압 발생기(554)는 상기 클럭신호(CLK)에 응답하여 상기 고전압(VPP)을 발생한다.
이하에서는 상기 고전압 발생회로(500)가 상기 고전압(VPP)의 상승 속도를 제어함으로써 상기 고전압(VPP)의 오버슈트를 감소시키는 과정을 살펴본다.
상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 낮으면 상기 컨트롤러(510)는 하이 레벨의 제2제어신호(CS2)를 발생한다. 상기 전류 패스(532)의 상기 제1노드(N1)로부터 센싱되는 상기 비교 전압(VC)은 상기 기준 전압(Vref)보다 낮기 때문에 상기 비교기(538)는 하이 레벨의 인에이블 신호(CS3)를 출력한다.
상기 제2제어신호(CS2)가 하이 레벨이므로 상기 지연회로(540)는 하이 레벨의 인에이블 신호(CS3)를 그대로 출력한다. 상기 오실레이터(552)는 하이 레벨의 인에이블 신호(CS3)에 응답하여 상기 클럭신호(CLK)를 출력하고, 상기 고전압 발생기(554)는 상기 클럭신호(CLK)에 응답하여 상기 고전압(VPP)을 발생시킨다.
그러나 상기 고전압(VPP)의 전압 레벨이 상기 제1전압(V1)보다 높으면 상기 컨트롤러(510)는 로우 레벨의 제2제어신호(CS2)를 발생한다. 상기 비교기(538)가 하이 레벨의 인에이블 신호(CS3)를 출력하더라도 상기 제2제어신호(CS2)가 로우 레벨이므로 상기 지연회로(540)는 하이 레벨의 인에이블 신호(CS3)를 소정의 시간 동안 지연시켜서 출력한다. 상기 오실레이터(552)는 상기 소정의 시간 동안 클럭신호(CLK)를 발생하지 않는다.
따라서 상기 고전압 발생기(554)는 상기 고전압(VPP)을 발생하기 위한 펌핑 동작을 수행하지 않는다. 이 경우 상기 고전압(VPP)은 상기 제1전압(V1)에서 자유 상승에 의하여 타겟 전압에 도달하므로 상기 고전압(VPP)의 오버슈트는 거의 발생하지 않는다.
도 6은 도 5의 고전압 발생회로(500)로부터 출력되는 고전압(VPP)을 나타내는 그래프이다. 도 6을 참조하면, 본 발명에 따른 고전압 발생회로(500)로부터 출력되는 고전압의 상승 속도는 상기 고전압의 전압 레벨이 제1전압(V1)에 도달한 이후의 소정의 시간(T4~T5) 동안 늦어진다.
그러므로 일반적인 고전압 발생회로와 비교할 때 본 발명에 따른 고전압 발생회로(500)의 경우 출력되는 고전압의 오버슈트가 감소하고, 상기 고전압(VPP)이 안정화되는 시간 또한 감소됨을 알 수 있다
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 고전압 발생회로는 출력되는 고전압의 전압 레벨에 기초하여 고전압을 센싱하기 위한 전류를 제어하거나, 상기 고전압을 발생시키기 위한 오실레이터의 동작을 소정의 시간 동안 지연시킴으로써 상기 고전압의 오버슈트를 감소시킬 수 있다.

Claims (16)

  1. 인에이블 신호에 응답하여 출력단을 통하여 고전압을 발생하는 고전압 발생부;
    상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호를 발생하는 컨트롤러; 및
    상기 고전압의 전압 레벨과 상기 제1제어신호에 응답하여 상기 고전압을 센싱하기 위한 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생하는 레귤레이터를 구비하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 레귤레이터는 상기 고전압 센싱 전류의 양에 기초하여 가변되는 반응 속도를 갖는 고전압 발생회로.
  3. 제1항에 있어서, 상기 레귤레이터는,
    상기 출력단과 접지 전원 사이에 접속되고, 상기 제1제어신호에 응답하여 가변되는 상기 고전압 센싱 전류가 흐르는 전류 패스(current path); 및
    상기 전류 패스의 제1노드로부터 센싱되는 전압과 기준 전압을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호를 발생하는 비교기를 구비하는 고전압 발생회로.
  4. 제3항에 있어서, 상기 전류 패스는,
    상기 출력단과 상기 접지 전원 사이에 직렬로 접속되는 다수의 저항들; 및
    상기 다수의 저항들 중에서 적어도 하나의 저항의 양단에 병렬로 접속되고, 상기 제1제어신호에 응답하여 스위칭되는 적어도 하나의 스위칭 소자를 구비하는 고전압 발생회로.
  5. 제4항에 있어서, 상기 스위칭 소자는 MOSFET인 고전압 발생회로.
  6. 제3항에 있어서, 상기 전류 패스는,
    상기 출력단과 상기 제1노드 사이에 접속되고 상기 제1제어신호에 응답하여 가변되는 저항값을 갖는 제1가변 저항; 및
    상기 제1노드와 상기 접지 전원 라인 사이에 접속되고 상기 제1제어신호에 응답하여 가변되는 저항값을 갖는 제2가변 저항을 구비하는 고전압 발생회로.
  7. 제1항에 있어서, 상기 고전압 발생부는,
    상기 인에이블 신호에 응답하여 클럭신호를 발생하는 오실레이터; 및
    상기 클럭신호에 응답하여 상기 고전압을 발생하는 고전압 발생기를 구비하는 고전압 발생회로.
  8. 제7항에 있어서, 상기 고전압 발생회로는,
    상기 고전압의 전압 레벨을 모니터링하고 모니터링 결과에 기초하여 상기 컨트롤러가 발생한 제2제어신호에 응답하여 상기 인에이블 신호를 소정의 시간 동안 지연시킬 수 있는 지연회로를 더 구비하는 고전압 발생회로.
  9. 제8항에 있어서, 상기 고전압의 상승 속도는 상기 제2제어신호에 기초하여 가변되는 고전압 발생회로.
  10. 제1항 내지 제9중에서 어느 하나 항에 기재된 상기 고전압 발생회로로부터 출력된 상기 고전압을 메모리 셀의 프로그램 전압 또는 소거 전압으로 이용하는 비휘발성 메모리 장치.
  11. 인에이블 신호에 응답하여 출력단을 통하여 고전압을 발생하는 단계;
    상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제1제어신호를 발생하는 단계; 및
    상기 고전압의 전압 레벨과 상기 제1제어신호에 응답하여 상기 고전압을 센싱하기 위한 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생하는 단계를 구비하는 고전압 발생방법.
  12. 제11항에 있어서, 상기 고전압 센싱 전류를 제어하고 상기 인에이블 신호를 발생하는 단계는,
    상기 제1제어신호에 응답하여 상기 고전압 센싱 전류를 가변하는 단계; 및
    상기 가변된 고전압 센싱 전류에 기초하여 발생된 전압과 기준 전압을 비교하고, 비교 결과에 기초하여 상기 인에이블 신호를 발생하는 단계를 구비하는 고전압 발생방법.
  13. 제11항에 있어서, 상기 인에이블 신호에 응답하여 상기 출력단을 통하여 상기 고전압을 발생하는 단계는,
    상기 인에이블 신호에 응답하여 클럭신호를 발생하는 단계; 및
    상기 클럭신호에 응답하여 상기 고전압을 발생하는 단계를 구비하는 고전압 발생방법.
  14. 제13항에 있어서, 상기 고전압 발생회로 구동 방법은,
    상기 고전압의 전압 레벨을 모니터링하고, 모니터링 결과에 기초하여 제2제어신호를 발생하는 단계; 및
    상기 제2제어신호에 응답하여 상기 인에이블 신호를 소정의 시간 동안 지연시킴으로써 상기 고전압의 상승 속도를 제어하는 단계를 더 구비하는 고전압 발생방법.
  15. 레귤레이터로부터 출력된 인에이블 신호에 응답하여 고전압을 발생하는 단계; 및
    상기 고전압과 소정의 전압을 비교하고 비교결과에 기초하여 상기 레귤레이터의 반응속도를 제어하는 단계를 구비하는 고전압 발생방법.
  16. 제15항에 있어서, 상기 고전압 발생방법은,
    상기 고전압과 소정의 전압을 비교하고 비교결과에 기초하여 상기 레귤레이터로부터 출력된 상기 인에이블 신호를 소정시간 지연시키는 단계; 및
    상기 지연된 인에이블 신호에 응답하여 상기 고전압을 발생하는 단계를 더 구비하는 고전압 발생방법.
KR1020060136238A 2006-12-28 2006-12-28 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 KR100865327B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060136238A KR100865327B1 (ko) 2006-12-28 2006-12-28 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
US11/740,632 US20080157730A1 (en) 2006-12-28 2007-04-26 High-voltage generation circuit and method for reducing overshoot of output voltage
DE102007026290A DE102007026290A1 (de) 2006-12-28 2007-05-30 Hochspannungserzeugungsschaltung und -verfahren
CNA200710300375XA CN101226775A (zh) 2006-12-28 2007-12-20 用于减少输出电压过冲的高压生成电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136238A KR100865327B1 (ko) 2006-12-28 2006-12-28 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법

Publications (2)

Publication Number Publication Date
KR20080061477A true KR20080061477A (ko) 2008-07-03
KR100865327B1 KR100865327B1 (ko) 2008-10-27

Family

ID=39465879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136238A KR100865327B1 (ko) 2006-12-28 2006-12-28 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법

Country Status (4)

Country Link
US (1) US20080157730A1 (ko)
KR (1) KR100865327B1 (ko)
CN (1) CN101226775A (ko)
DE (1) DE102007026290A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2102878A4 (en) 2007-01-09 2014-06-25 Power Monitors Inc METHOD AND DEVICE FOR AN INTELLIGENT PROTECTION SWITCH
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US9202383B2 (en) 2008-03-04 2015-12-01 Power Monitors, Inc. Method and apparatus for a voice-prompted electrical hookup
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
EP2308162A1 (en) * 2008-07-28 2011-04-13 Nxp B.V. Delay compensation for a dc-dc converter
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8773108B2 (en) 2009-11-10 2014-07-08 Power Monitors, Inc. System, method, and apparatus for a safe powerline communications instrumentation front-end
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
EP2413105B1 (en) 2010-07-29 2017-07-05 Power Monitors, Inc. Method and apparatus for a demand management monitoring system
US10060957B2 (en) 2010-07-29 2018-08-28 Power Monitors, Inc. Method and apparatus for a cloud-based power quality monitor
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US9134742B2 (en) * 2012-05-04 2015-09-15 Macronix International Co., Ltd. Voltage regulator and voltage regulation method
JP2014126947A (ja) * 2012-12-25 2014-07-07 Toshiba Corp 半導体装置
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US9230957B2 (en) * 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
IT201800004680A1 (it) * 2018-04-18 2019-10-18 Circuito di regolazione dell'uscita per convertitori di alimentazione, dispositivo e procedimento corrispondenti
KR20210001683A (ko) 2019-06-28 2021-01-06 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
JP7229979B2 (ja) * 2020-10-09 2023-02-28 Ｔｖｓ Ｒｅｇｚａ株式会社 電源回路および電源回路の作動方法
CN113839545B (zh) * 2021-11-25 2022-02-08 深圳市兴中科电源科技有限公司 一种带抑制过冲电路的开关电源系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3425876B2 (ja) * 1999-01-07 2003-07-14 エヌイーシーマイクロシステム株式会社 パルス発生回路
KR100676354B1 (ko) * 2000-03-02 2007-01-31 산요덴키가부시키가이샤 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로
US6674274B2 (en) * 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
KR100390954B1 (ko) * 2001-06-27 2003-07-12 주식회사 하이닉스반도체 코드 저장 메모리 셀 센싱 회로
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
KR100592772B1 (ko) * 2004-03-03 2006-06-26 매그나칩 반도체 유한회사 고전압 발생회로
JP4829622B2 (ja) * 2005-02-17 2011-12-07 キヤノン株式会社 スイッチング電源、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置
US7504810B1 (en) * 2005-02-18 2009-03-17 National Semiconductor Corporation Apparatus and method for generating a spread-spectrum clock for a switching regulator

Also Published As

Publication number Publication date
CN101226775A (zh) 2008-07-23
DE102007026290A1 (de) 2008-07-03
US20080157730A1 (en) 2008-07-03
KR100865327B1 (ko) 2008-10-27

Similar Documents

Publication Publication Date Title
KR100865327B1 (ko) 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
CN101364118B (zh) 稳压器和高压发生器
KR100911193B1 (ko) 반도체 집적회로의 전압 생성장치
US20070229149A1 (en) Voltage regulator having high voltage protection
US20020084830A1 (en) Pumping voltage regulation circuit
JP4889398B2 (ja) 定電圧電源回路
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
KR20010077519A (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
CN110703838B (zh) 具有可调输出电压的稳压器
KR100818105B1 (ko) 내부 전압 발생 회로
US10084311B2 (en) Voltage generator
US6586916B2 (en) Frequency sensing NMOS voltage regulator
US7126434B2 (en) Oscillator circuit for semiconductor device
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
KR100812299B1 (ko) 전압 강하 회로
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR20020013800A (ko) 데이터 처리 유닛용 주파수 판정 회로
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
US20030122590A1 (en) Low voltage detector
KR100566301B1 (ko) 내부전원 발생장치
KR20130132186A (ko) 주기신호생성회로
KR100455848B1 (ko) 전압 레귤레이션 회로
CN115912867A (zh) 一种基于电源波动提供刷新逻辑的带隙基准稳定电路
KR101005129B1 (ko) 레귤레이터 회로
CN113946176B (zh) 存储器及其电源电压产生电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee