KR100566301B1 - 내부전원 발생장치 - Google Patents

내부전원 발생장치 Download PDF

Info

Publication number
KR100566301B1
KR100566301B1 KR1020030086471A KR20030086471A KR100566301B1 KR 100566301 B1 KR100566301 B1 KR 100566301B1 KR 1020030086471 A KR1020030086471 A KR 1020030086471A KR 20030086471 A KR20030086471 A KR 20030086471A KR 100566301 B1 KR100566301 B1 KR 100566301B1
Authority
KR
South Korea
Prior art keywords
internal power
power supply
voltage
supply voltage
sensing
Prior art date
Application number
KR1020030086471A
Other languages
English (en)
Other versions
KR20050052891A (ko
Inventor
이승훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030086471A priority Critical patent/KR100566301B1/ko
Publication of KR20050052891A publication Critical patent/KR20050052891A/ko
Application granted granted Critical
Publication of KR100566301B1 publication Critical patent/KR100566301B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

본 발명은 시뮬레이션의 과정 등을 통해 수동적으로 공급되는 전류량을 조절하는 종래기술의 문제점을 해결하고자 하는 것으로, PVT(Process, Voltage, Temperature) 변동 따라 공급되는 내부전원전압의 전류량을 자동 조절할 수 있는 내부전원 발생장치를 제공한다. 이를 위한 본 발명은 내부전원전압을 공급하기 위하여 내부전원전압 공급단에 병렬 접속된 복수의 내부전원 공급부; 다양한 레벨을 갖는 복수의 기준전압을 발생시키기 위한 기준전압 발생부; 상기 내부전원전압 공급단이 갖는 전압레벨을 상기 복수의 기준전압 레벨에 비교하여, 상기 내부전원전압의 레벨을 감지하기 위한 감지수단; 상기 감지수단의 출력신호에 제어받아 상기 복수의 내부전원 공급부 중에서 일부의 구동을 선택적으로 제어하기 위한 제어부를 구비하는 내부전원 발생 장치를 제공한다.
내부전원전압, 제어부, 감지부, 펌핑, 드라이버

Description

내부전원 발생장치{INTERNAL VOLTAGE GENERATOR}
도 1은 종래기술에 따른 내부전원 발생 장치의 내부 회로도,
도 2는 다른 종래기술에 따른 내부전원 발생 장치의 내부 회로도,
도 3은 본 발명에 따른 내부전원 발생장치의 내부 회로도.
* 도면의 주요 부분에 대한 설명
100 : 기준전압 발생부
300 : 제어부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 자동으로 공급되는 전류량을 조절할 수 있는 내부전원 발생 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치가 고집적(high desity)화 되면서 칩(chip)의 크기를 최소화 하도록 설계가 이루어진다. 그래서 칩 내의 셀 사이즈(cell size)는 더욱 작아지게 되고, 이렇게 작아진 셀 사이즈로 인해 동작전압(operatingvoltage) 또한 더욱 낮아지게 된다. 내부전원을 발생시키기 위한 내부전원 발생회로('내부전압강하회로' 또는 '전압강하회로' 등 여러 용어가 이 기술분야에 사용되고 있다.)가 온-칩(on-chip)상에 탑재되어, 칩 내부회로의 동작전압을 공급하도록 한다. 이러한 내부전원 발생회로는, 칩의 동작전압을 발생시에 안정한 레벨의 내부전원을 일정하게 공급하도록 설계된다.
도 1은 종래기술에 따른 내부전원 발생 장치의 내부 회로도이다.
도 1을 참조하면, 내부전원 발생장치는 내부전원전압(Vout)의 레벨의 기준이 되는 기준전압(Vref)을 발생하기 위한 기준전압 발생부(10)와, 기준전압(Vref) 및 자신의 출력전압(Vout)의 레벨 차이를 감지하기 위한 감지부(20)와, 감지부(20)의 출력신호를 게이트 입력으로 가지며 내부전원과 출력노드 사이에 소스-드레인 경로를 가져 내부전원전압(Vout)을 공급하기 위한 PMOS 트랜지스터(PM1)로 구현된 복수의 내부전원공급부(30, 30N)를 구비한다.
기준전압 발생부(10)는 직렬로 연결된 저항(R1, R2)이 내부전원 및 접지전원 사이에 배치되어 구현되며, 각 저항(R1, R2) 사이의 연결노드에 걸린 전압을 기준전압(Vref)으로 출력한다.
동작을 살펴보면, PMOS트랜지스터(PM1)에 의해 내부전원전압(Vout)이 공급된다. 이어 감지부(20)는 기준전압 발생부(10)에 의해 생성된 기준전압(Vref) 및 내부전원전압(Vout)의 레벨을 감지하여 PMOS트랜지스터(PM1)의 게이트단에 공급하는 전압의 레벨을 조절함으로써, PMOS트랜지스터(PM1)를 통해 공급되는 내부전원전압(Vout)의 레벨이 조정되도록 한다.
도 2는 다른 종래기술에 따른 내부전원 발생 장치의 내부 회로도이다.
도 2를 참조하면, 내부전원 발생장치는 기준전압(Vref)을 발생시키기 위한 기준전압 발생부(10)와, 내부전원전압단에 걸린 전압(Vout) 및 기준전압(Vref)의 레벨을 감지하기 위한 감지부(40)와, 감지부(40)의 출력신호에 제어받아 내부전원전압(Vout)을 공급하기 위한 복수의 내부전원공급부(50, 50N)를 구비한다.
도 2의 내부전원 발생장치는 하나의 감지부(40)를 공통으로 소유하며, 하나의 감지부(40)를 통해 모든 내부전원 공급부(50, 50N)가 제어받는다.
내부전원공급부(50)를 보면, 이는 감지부(40)의 출력신호에 제어받아 주기신호를 생성하기 위한 오실레이터(52)와, 주기신호에 제어받아 내부전원전압(Vout)을 펌핑하여 출력하는 펌핑부(54)를 구비한다.
다음으로 동작을 살펴보면, 감지부(40)는 기준전압 발생부(10)에 의해 생성된 기준전압(Vref) 및 내부전원전압(Vout)을 감지하여 신호를 출력하며, 각 내부전원공급부(50) 내 오실레이터(52)는 감지부(40)의 출력신호에 제어받아 주기신호를 출력하며, 펌핑부(54)는 주기신호에 응답하여 내부전원전압(Vout)을 펌핑함으로써 공급한다.
한편, 내부전원 발생장치는 공급전압, 소모되는 전류, 주위 온도 및 공정 등에 따라 시뮬레이션 결과와 실제 칩에서의 전압 레벨이 다를 수 있다. 예를 들어, 일반적인 DRAM에서의 전압 타켓 레벨이 3.4V인 경우, 앞에서 언급한 요인과 칩 동작 패턴에 따라 전압 레벨의 변동이 심해질 수 있다.
이와 같이 전압 레벨이 불안정 해지는 경우, 이를 FIB(Focused In Beam) 방식을 통해 펌핑 주기를 낮추거나 또는 높임으로써 공급되는 내부전원전압의 전류량을 조절하거나, 복수의 내부전원 공급부 중 몇개를 디스에이블 시킴으로써 공급되는 내부전원전압의 전류량을 조절하는 방법을 취한다.
그러나, 이러한 방법을 사용하여 공급되는 내부전원전압의 전류량을 조절하는 시뮬레이션은 많은 시간적 소모가 발생되는데, 이는 소수의 드라이버가 아닌 내부전압과 같이 칩 전반적으로 다수의 드라이버를 구비하는 경우에는 더 큰 문제가 된다. 또한, 실제 내부전원전압을 사용하는 환경에 따라 공급되는 전류량의 차이가 다시 발생하여 내부전원전압의 레벨이 안정적이지 못하는 문제점이 발생된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 시뮬레이션의 과정 등을 통해 수동적으로 공급되는 전류량을 조절하지 않고 PVT 변동에 따라 공급되는 내부전원전압의 전류량을 자동 조절할 수 있는 내부전원 발생장치를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 내부전원 발생장치 는 내부전원전압을 공급하기 위하여 내부전원전압 공급단에 병렬 접속된 복수의 내부전원 공급부; 다양한 레벨을 갖는 복수의 기준전압을 발생시키기 위한 기준전압 발생부; 상기 내부전원전압 공급단이 갖는 전압레벨을 상기 복수의 기준전압 레벨에 비교하여, 상기 내부전원전압의 레벨을 감지하기 위한 감지수단; 상기 감지수단의 출력신호에 제어받아 상기 복수의 내부전원 공급부 중에서 일부의 구동을 선택적으로 제어하기 위한 제어부를 구비한다.
전술한 본 발명은 다양한 레벨의 기준전압을 발생하고, 이를 공급되는 내부전원전압과 비교하여 복수의 내부전원공급부 중 일부만을 구동토록 함으로써, 공급되는 전류량이 PVT 변동과 상관없이 안정적으로 유지하도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 내부전원 발생장치의 내부 회로도이다.
도 3을 참조하면, 내부전원 발생장치는 내부전원전압(Vout)을 공급하기 위하여 내부전원전압 공급단에 병렬 접속된 복수의 내부전원 공급부(400, 400K, 400N)와, 다양한 레벨을 갖는 복수의 기준전압(Vref_n, Vref_n+1, ... Vref_n+k)을 발생시키기 위한 기준전압 발생부(100)와, 내부전원전압 공급단이 갖는 전압레벨(Vout)을 복수의 기준전압(Vref_n, Vref_n+1, ... Vref_n+k) 레벨에 비교하여, 내부전원전압(Vout)의 레벨을 감지하기 위한 복수의 감지부(200)와, 복수의 감지부(200)의 출력신호에 제어받아 복수의 내부전원 공급부(400, 400K, 400N) 중에서 일부의 구동을 선택적으로 제어하기 위한 제어부(300)를 구비한다.
그리고 기준전압 발생부(100)는 내부전원과 접지전원 사이에 직렬로 연결된 복수의 저항(R_n, R_n+1, ... R_n+k)들로 구현되며, 인접한 저항들의 접속노드에서 기준전압(Vref_n, Vref_n+1, ... Vref_n+k)을 발생킨다.
감지부(200)는 복수의 기준전압(Vref_n, Vref_n+1, ... Vref_n+k)에 대응하는 복수의 감지부로 구성되며, 각 감지부는 대응하는 기준전압과 내부전원전압(Vout)을 비교하여 하이 또는 로우의 디지탈 논리값을 출력하는 비교기 등으로 구성될 수 있는바, 각 감지부의 회로적 구현은 이 발명의 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있으므로 구체적인 에시는 생략하기로 한다.
제어부(300)는 복수의 감지부의 각 출력신호를 멀티플렉싱 또는 디코딩하여 복수의 내부전원공급부(400, 400K, 400N)의 구동을 제어한다. 즉, 복수의 내부전원공급부 중에서 어느 하나 또는 그 이상이 인에이블되도록 제어하거나, 모든 내부전원공급부가 인에이블되도록 제어할 수 있다. 이와 같이 제어부(300)는 복수의 디지털 논리값을 입력받아 이를 디코딩하여 내부전압공급부를 선택적으로 구동하는 기능블럭으로서, 이러한 기능의 회로적 구현 역시 이 발명의 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있으므로 구체적인 예시는 생략하기로 한다.
동작을 살펴보면, 내부전원 공급부(400, 500, 600)에 의해 내부전원전압(Vout)이 공급된다. 이어 감지부(200)는 기준전압 발생부(100)에 의해 발생된 복수의 기준전압(Vref_n, Vref_n+1, ... Vref_n+k)과 공급된 내부전원전압(Vout)을 비교하여 내부전원전압(Vout)의 레벨을 감지하여 신호를 출력하며, 제어부(300)는 감지부의 각 출력신호들을 조합으로 하여 복수의 내부전원 공급부(400, 400K, 400N)중에서 어느 하나 또는 두개 이상을 인에이블시킨다.
삭제
본 발명은 PVT 변동에 따라 내부전원전압의 전류량이 변경되어도, 내부전원전압을 다양한 레벨을 갖는 기준전압과 비교하여 내부전원전압을 공급하는 내부전원 공급부의 수를 달리하기 때문에 안정적으로 전류량이 공급되도록 할 수 있다.
즉, 예를 들어 칩의 타켓 전압이 1.8V인데, 감지된 내부전원전압이 1.8V이하라면 제어부는 모든 내부전원 공급부를 구동시킬 것이고, 이후 내부전원전압이 1.8V 또는 그 이상이 되면 제어부는 구동되는 내부전원 공급부의 수를 점차로 줄여 나간다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 기준전압의 레벨을 다양화하여 출력되는 내부전원전압을 각각 비교하여 내부전원전압을 공급하는 드라이버의 수를 다르게 조절함으로써, PVT 변동에 따라 내부전원전압이 자동으로 조절된다.
또한, 실제 환경에 따라 자동으로 내부전원 공급부의 수를 조절하므로, 시뮬레이션 과정에 따른 시간 소모를 줄일 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 내부전원전압을 공급하기 위하여 내부전원전압 공급단에 병렬 접속된 복수의 내부전원 공급부;
    다양한 레벨을 갖는 복수의 기준전압을 발생시키기 위한 기준전압 발생부;
    상기 내부전원전압 공급단이 갖는 전압레벨을 상기 복수의 기준전압 레벨에 비교하여, 상기 내부전원전압의 레벨을 감지하기 위한 감지수단; 및
    상기 감지수단의 출력신호에 제어받아 상기 복수의 내부전원 공급부 중에서 일부의 구동을 선택적으로 제어하기 위한 제어부를 구비하고,
    상기 감지수단은 상기 복수의 기준전압에 대응하는 복수의 감지부로 구성되며,
    상기 제어부는 상기 복수의 감지부의 각 출력신호를 멀티플렉싱 또는 디코딩하여 상기 내부전원공급부의 구동을 제어하는
    것을 특징으로 하는 내부전원발생 장치.
  4. 제3항에 있어서,
    상기 기준전압 발생부는 제1전원전압과 제2전원전압 사이에 직렬로 연결된 복수의 저항들로 구현되며, 인접한 저항들의 접속노드에서 기준전압을 발생시키는 것을 특징으로 하는 내부전원발생장치.
KR1020030086471A 2003-12-01 2003-12-01 내부전원 발생장치 KR100566301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086471A KR100566301B1 (ko) 2003-12-01 2003-12-01 내부전원 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086471A KR100566301B1 (ko) 2003-12-01 2003-12-01 내부전원 발생장치

Publications (2)

Publication Number Publication Date
KR20050052891A KR20050052891A (ko) 2005-06-07
KR100566301B1 true KR100566301B1 (ko) 2006-03-30

Family

ID=37248709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086471A KR100566301B1 (ko) 2003-12-01 2003-12-01 내부전원 발생장치

Country Status (1)

Country Link
KR (1) KR100566301B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620348B1 (ko) * 2009-10-16 2016-05-12 삼성전자주식회사 내부전원 발생장치, 이를 구비한 멀티채널 메모리 장치 및 이를 채용한 프로세싱 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861192B1 (ko) * 2002-07-27 2008-09-30 주식회사 하이닉스반도체 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR100695037B1 (ko) * 2005-09-15 2007-03-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법
KR100765367B1 (ko) * 2005-12-26 2007-10-09 전자부품연구원 다중 전원 감지 회로
KR100930409B1 (ko) * 2008-03-11 2009-12-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로
KR100911202B1 (ko) * 2008-04-08 2009-08-06 주식회사 하이닉스반도체 내부 전압 생성 회로 및 내부 전압 생성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620348B1 (ko) * 2009-10-16 2016-05-12 삼성전자주식회사 내부전원 발생장치, 이를 구비한 멀티채널 메모리 장치 및 이를 채용한 프로세싱 시스템

Also Published As

Publication number Publication date
KR20050052891A (ko) 2005-06-07

Similar Documents

Publication Publication Date Title
KR100383769B1 (ko) 펌핑 전압 레귤레이션 회로
KR100865327B1 (ko) 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
US6041012A (en) Semiconductor integrated circuit device having a booster circuit and a storage device
US7719344B1 (en) Stabilization component for a substrate potential regulation circuit
US20070201294A1 (en) Control circuit for power supply device, power supply device, and control method thereof
KR100399437B1 (ko) 내부 전원전압 발생장치
US20080036528A1 (en) Charge pump circuit
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
US20090237152A1 (en) Internal voltage generator
KR100566301B1 (ko) 내부전원 발생장치
US8044647B2 (en) Voltage down converter
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR100812299B1 (ko) 전압 강하 회로
KR20060087715A (ko) 블라인드 구조를 갖는 반도체 장치
KR20120121707A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US7986882B2 (en) Output current pumping circuit and remote controller using the same
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100941631B1 (ko) 반도체장치의 고전압제어회로
US6836436B2 (en) Voltage generator for flash memory device
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
KR20130072657A (ko) 고전압 발생기 및 고전압 발생 방법
KR100631936B1 (ko) 내부전압 발생회로
KR100324328B1 (ko) 비트라인 구동 전압 스위치 회로
KR980011439A (ko) 복수개의 기준전압 발생기를 갖는 반도체 메모리장치
KR20010059032A (ko) 내부 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee