KR100680951B1 - 메모리 장치용 고전압 발생장치 - Google Patents

메모리 장치용 고전압 발생장치 Download PDF

Info

Publication number
KR100680951B1
KR100680951B1 KR1020040089853A KR20040089853A KR100680951B1 KR 100680951 B1 KR100680951 B1 KR 100680951B1 KR 1020040089853 A KR1020040089853 A KR 1020040089853A KR 20040089853 A KR20040089853 A KR 20040089853A KR 100680951 B1 KR100680951 B1 KR 100680951B1
Authority
KR
South Korea
Prior art keywords
high voltage
memory device
terminal
signal
variable resistor
Prior art date
Application number
KR1020040089853A
Other languages
English (en)
Other versions
KR20060040903A (ko
Inventor
장채규
권태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040089853A priority Critical patent/KR100680951B1/ko
Publication of KR20060040903A publication Critical patent/KR20060040903A/ko
Application granted granted Critical
Publication of KR100680951B1 publication Critical patent/KR100680951B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

본 발명은 메모리 장치용 고전압 발생장치에 관한 것으로, 보다 상세하게는, 메모리 장치의 동작 상태에 따라 각각 다른 레벨의 고전압을 발생하여 전류 소모를 줄일 수 있는 메모리 장치용 고전압 발생장치에 관한 것이다. 본 발명에 따라, 전압 검출수단, 오실레이터수단 및 펌핑수단을 구비한 메모리 장치용 고전압 발생장치가 제공되며: 상기 전압 검출수단은, 칩 선택신호를 수신하여 인에이블되는 가변 저항부; 및 상기 가변 저항부의 저항값에 따라 제 1 및 제 2 내부전류가 흐르며, 이들 제 1 및 제 2 내부전류에 의해 제 1 및 제 2 검출신호를 상기 오실레이터수단에 전달하는 전류원부;를 구비하며, 상기 펌핑수단은, 상기 제 1 및 제 2 검출신호를 수신한 상기 오실레이터수단의 출력신호를 수신하여 제 1 및 제 2 레벨의 고전압을 발생한다.

Description

메모리 장치용 고전압 발생장치{High voltage generator for memory device}
도 1은 본 발명에 따른 메모리 장치용 고전압 발생장치를 도시한 블럭도.
도 2는 본 발명에 따른 메모리 장치용 고전압 발생장치의 전압 검출수단을 도시한 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
11: 전압 검출수단 12: 오실레이터수단
13: 펌핑수단 21: 전류원부
22: 가변 저항부
본 발명은 메모리 장치용 고전압 발생장치에 관한 것으로, 보다 상세하게는, 메모리 장치의 동작 상태에 따라 각각 다른 레벨의 고전압을 발생하여 전류의 소모를 줄일 수 있는 메모리 장치용 고전압 발생장치에 관한 것이다.
일반적으로 메모리 장치는 그 내부에 구비되는 트랜지스터의 문턱전압(Vth)에 의한 손실을 보충하기 위해 외부에서 공급되는 외부전원(Vdd)보다 더 높은 레벨의 고전압(Vpp)으로 만들어 사용한다. 이러한 고전압(Vpp)은 외부전원(Vdd) + 문 턱전압(Vth) + α(일정 상수)의 일정 레벨을 갖는다. 상기 고전압(Vpp)이 메모리 장치에 인가되면, 메모리 장치는 메모리 셀의 데이터를 유지하기 위한 리프레쉬 동작을 수행하거나, 읽기/쓰기 동작을 수행한다. 즉, 고전압(Vpp)이 메모리 장치에 인가되면, 메모리 장치가 대기모드일 경우에는 리프레쉬 동작을 수행하고, 동작모드일 경우에는 읽기/쓰기 동작을 수행한다.
이와 같은 종래의 메모리 장치용 고전압 발생장치에 있어서, 메모리 장치가 대기모드 및 동작모드일 경우, 외부전원(Vdd) + 문턱전압(Vth) + α의 동일한 레벨을 갖는 고전압(Vpp)을 발생하여 메모리 장치에 공급하게 된다. 즉, 메모리 장치의 동작 상태와는 상관없이 동일한 레벨의 고전압(Vpp)이 공급되며, 이러한 고전압(Vpp)에 의해 메모리 장치는 대기모드 및 동작모드의 동작을 수행한다.
이 때, 메모리 장치가 동작모드일 경우에는, 동작영역에 해당하는 메모리 셀의 읽기/쓰기 동작을 수행해야 하므로, 대기모드일 때보다 더 높은 레벨의 고전압(Vpp)을 필요로 한다. 메모리 장치가 대기모드일 경우에는, 리프레쉬 동작만을 수행하므로, 메모리 장치가 동작모드일 때와 동일한 레벨의 고전압(Vpp)을 필요로 하지 않는다. 그런데 종래의 메모리 장치용 고전압 발생장치는, 메모리 장치의 동작 상태와는 상관없이 항상 동일한 레벨의 고전압(Vpp)을 발생하므로, 메모리 장치의 대기모드시에는 전력 소모가 유발되며, 동작모드시에는 메모리 장치가 불안정하게 동작할 수 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 메모리 장치용 고전 압 발생장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 메모리 장치의 동작 상태에 따라 각각 다른 레벨을 갖는 고전압을 발생함으로써, 메모리 장치의 전력 소모를 줄이며 메모리 장치의 동작을 안정화시킬 수 있는 메모리 장치용 고전압 발생장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 전압 검출수단, 오실레이터수단 및 펌핑수단을 구비한 메모리 장치용 고전압 발생장치가 제공되며: 상기 전압 검출수단은, 칩 선택신호를 수신하여 인에이블되는 가변 저항부; 및 상기 가변 저항부의 저항값에 따라 제 1 및 제 2 내부전류가 흐르며, 이들 제 1 및 제 2 내부전류에 의해 제 1 및 제 2 검출신호를 상기 오실레이터수단에 전달하는 전류원부;를 구비하며, 상기 펌핑수단은, 상기 제 1 및 제 2 검출신호를 수신한 상기 오실레이터수단의 출력신호를 수신하여 제 1 및 제 2 레벨의 고전압을 발생하는 것을 특징으로 한다.
본 발명의 다른 일면에 따라, 상기 펌핑수단은, 상기 칩 선택신호가 실렉트되어 상기 가변 저항부가 디스에이블될 경우, 상기 펌핑수단은 상기 제 1 레벨의 고전압을 발생하고, 상기 칩 선택신호가 디실렉트되어 상기 가변 저항부가 인에이블될 경우, 상기 펌핑수단은 상기 제 2 레벨의 고전압을 발생한다.
본 발명의 다른 일면에 따라, 상기 전류원부는, 상기 고전압 검출단자와 접지단자 사이에 직렬로 연결된 제 1 저항소자와 제 1 NMOS 트랜지스터; 기준 고전압 수신단자와 상기 접지단자 사이에 직렬로 연결된 제 2 저항소자와 제 2 NMOS 트랜 지스터; 및 상기 제 2 저항소자와 상기 제 2 NMOS 트랜지스터의 공통 연결단자에 연결된 인버터;를 구비하며, 상기 제 1 저항소자와 상기 제 1 NMOS 트랜지스터의 공통 연결단자는 상기 제 1 및 제 2 NMOS 트랜지스터의 게이트 단자와 연결되며, 상기 제 1 내부전류가 흐를 경우, 상기 제 1 검출신호를 출력하고, 상기 제 2 내부전류가 흐를 경우, 상기 제 2 검출신호를 출력한다.
본 발명의 또 다른 일면에 따라, 상기 가변 저항부는, 상기 고전압 검출단자와 상기 제 1 저항소자 및 제 1 NMOS 트랜지스터의 공통 연결단자 사이에 직렬로 연결된 PMOS 트랜지스터와 제 3 저항소자를 구비하며, 상기 칩 선택신호는 상기 PMOS 트랜지스터의 게이트 단자로 인가되며, 상기 칩 선택신호가 실렉트되어 디스에이블될 경우, 상기 전류원부는 상기 제 1 내부전류가 흐르며, 상기 칩 선택신호가 디실렉트되어 인에이블될 경우, 상기 전류원부는 상기 제 2 내부전류가 흐른다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 1은 본 발명에 따른 메모리 장치용 고전압 발생장치를 도시한 블럭도이다.
본 발명에 따른 메모리 장치용 고전압 발생장치는, 전압 검출수단(11), 오실레이터수단(12), 및 펌핑수단(13)을 구비한다. 전압 검출수단(11)은, 메모리 장치의 대기모드 및 동작모드를 나타내는 칩 선택신호(cs)에 의해 내부가 선택적으로 인에이블된다. 상기 전압 검출수단(11)은, 메모리 장치의 고전압(Vpp)을 검출하 며, 검출된 고전압(Vpp)을 기준 고전압(Vpp-ref)과 비교하여 검출신호(det)를 오실레이터수단(12)에 전달한다. 오실레이터수단(12)은 상기 검출신호(det)을 수신하여 일정 주기의 펄스신호(osc)를 펌핑수단(13)에 인가한다. 펌핑수단(13)은, 펄스신호(osc)에 따라 펌핑 동작을 수행하여 고전압(Vpp)의 전위를 조절하며, 그 고전압(Vpp)을 메모리 장치에 인가한다.
도 2는 도 1에 도시한 고전압 발생장치의 전압 검출수단(11)을 도시한 회로도이다.
본 발명에 따른 메모리 장치용 고전압 발생장치의 전압 검출수단(11)은, 전류원부(21)와 가변 저항부(22)를 구비한다. 상기 전류원부(21)는 저항(R1,R2), NMOS 트랜지스터(N1,N2), 및 인버터(IN)를 포함한다. 저항(R1)과 NMOS 트랜지스터(N1)는 고전압(Vpp) 검출단자와 접지단자 사이에 직렬로 연결되며, 또 다른 저항(R2)과 NMOS 트랜지스터(N2)는 기준 고전압(Vpp-ref) 수신단자와 접지단자 사이에 직렬로 연결된다. 인버터(IN)는 저항(R2)과 NMOS 트랜지스터(N2)의 공통 연결단자에 연결된다. 상기 저항(R1)과 NMOS 트랜지스터(N1)의 공통 연결단자는 NMOS 트랜지스터(N1,N2)의 게이트 단자와 공통 연결된다. 상기 가변 저항부(22)는, 고전압(Vpp) 검출단자와 상기 저항(R1)과 NMOS 트랜지스터(N1)의 공통 연결단자 사이에 직렬로 연결된 PMOS 트랜지스터(P)와 저항(R3)을 포함한다. 칩 선택신호(cs)는 PMOS 트랜지스터(P)의 게이트 단자에 인가된다.
이하, 본 발명에 따른 메모리 장치용 고전압 발생장치의 동작을 메모리 장치의 동작 상태와 관련하여 설명하기로 한다.
우선, 메모리 장치가 대기모드일 경우, 즉 칩 선택신호(cs)가 디실렉트(deselect)되는 경우, 로우레벨의 칩 선택신호(cs)에 의해 PMOS 트랜지스터(P)가 턴온되며, 그 결과 가변 저항부(22)가 인에이블된다. 따라서, NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)는,
i ≒ Vpp / (R1//R3) 이 된다.
상기 전류(i)에 의해 기준 고전압(Vpp-ref)은 저항(R2)에서 전압이 강하되며, 상기 기준 고전압(Vpp-ref)의 전압 강하 신호는 인버터(IN)에 의해 반전되어 검출신호(det)로서 오실레이터수단(12)에 전달된다. 상기 검출신호(det)에 의해 오실레이터수단(12)은 펄스신호(osc)를 펌핑수단(13)에 인가하며, 이 펌핑수단(13)은 고전압(Vpp)을 발생하여 메모리 장치에 인가한다.
다음, 메모리 장치가 동작모드일 경우, 다시 말해 칩 선택신호(cs)가 실렉트(select)되는 경우, 하이레벨의 칩 선택신호(cs)에 의해 PMOS 트랜지스터(P)가 턴오프되며, 그 결과 가변 저항부(22)가 디스에이블된다. 따라서, NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)는,
i ≒ Vpp / R1 이 된다.
상기 전류(i)에 의해 기준 고전압(Vpp-ref)은 저항(R2)에서 전압이 강하되며, 상기 기준 고전압(Vpp-ref)의 전압 강하 신호는 인버터(IN)에 의해 반전되어 검출신호(det)로서 오실레이터수단(12)에 전달된다. 상기 검출신호(det)에 의해 오실레이터수단(12)은 펄스신호(osc)를 펌핑수단(13)에 인가하며, 이 펌핑수단(13)은 고전압(Vpp)을 발생하여 메모리 장치에 인가한다.
이와 같은 본 발명에 따른 메모리 장치용 고전압 발생장치에 있어서, 메모리 장치의 동작 상태에 따라, 즉 칩 선택신호(cs)에 따라 가변 저항부(22)가 인에이블되거나 디스에이블된다. 상기 가변 저항부(22)의 동작에 따라, NMOS 트랜지스터(N1)의 드레인 단자에 연결되는 저항값이 변하게 되므로, 상기 NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)도 변하게 된다. 다시 말해, 메모리 장치가 동작모드일 경우의 저항값은 메모리 장치가 대기모드일 경우의 저항값보다 크고, 그에 따라 메모리 장치가 동작모드일 경우에 NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)도, 메모리 장치가 대기모드일 경우의 전류(i)보다 작다.
이러한 메모리 장치의 동작 상태에 따라 변화하는 전류(i)에 의해, 저항(R2)에서의 기준 고전압(Vpp-ref)이 전압 강하되는 정도도 변화게 되며, 그에 따라 기준 고전압(Vpp-ref)의 전압 강하 신호도 각각 다르다. 즉, 메모리 장치가 동작모드일 경우에 인버터(IN)의 입력단자에 인가되는 전압 강하 신호는 하이레벨이 된다. 또한, 메모리 장치가 대기모드일 경우에 인버터(IN)의 입력단자에 인가되는 전압 강하 신호는 로우레벨이 된다. 그 결과 검출신호(det)는, 메모리 장치가 동작모드일 경우에는 로우레벨이 되고 대기모드일 경우에는 하이레벨이 된다.
상기 검출신호(det)가 하이레벨일 경우에는, 상기 오실레이터수단(12)이 디스에이블되며, 그 결과 펌핑수단(13)이 디스에이블되어 고전압(Vpp)의 전압 레벨은 하강하게 된다. 반면, 검출신호(det)가 로우레벨일 경우에는, 상기 오실레이터수단(12)이 인에이블되고, 그 결과 펌핑수단(13)이 인에이블되어 고전압(Vpp)의 전압 레벨이 상승하게 된다. 즉, 메모리 장치가 대기모드일 경우, 상기 펌핑수단(13)은 외부전원(Vdd) + 문턱전압(Vth) + α(일정 상수)의 레벨을 갖는 고전압(Vpp)을 메모리 장치에 공급한다. 반면, 메모리 장치가 동작모드일 경우에, 펌핑수단(13)은 외부전원(Vdd) + 문턱전압(Vth) + 3α의 레벨을 갖는 고전압(Vpp)을 메모리 장치에 공급한다. 따라서, 내부전압 발생장치는, 메모리 장치가 대기모드일 때보다 동작모드일 때 더 높은 레벨의 고전압(Vpp)을 발생한다.
아울러, 상기 전압 검출수단(11)에 의해 검출되는 고전압(Vpp)의 전압 레벨이 상승할 경우, NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)가 상승하게 되며, 그에 따라, 검출신호(det)는 하이레벨이 된다. 그 결과, 펌핑수단(13)이 디스에이블되므로 고전압(Vpp)의 전압 레벨은 하강하게 된다. 한편, 전압 검출수단(11)에 의해 검출되는 고전압(Vpp)의 전압 레벨이 하강할 경우, NMOS 트랜지스터(N1)의 드레인 단자에 흐르는 전류(i)가 하강하게 되며, 그에 따라, 검출신호(det)는 로우레벨이 된다. 그 결과, 펌핑수단((13)이 인에이블되므로 고전압(Vpp)의 전압 레벨이 상승하게 된다.
본 발명의 상기한 바와 같은 구성에 따라, 메모리 장치의 동작 상태에 따라 각각 다른 레벨의 고전압을 메모리 장치에 공급함으로써, 메모리 장치가 대기모드일 때의 전류 소모를 줄일 수 있으며, 메모리 장치가 동작모드일 때 메모리 장치의 동작을 안정화시킬 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전압 검출수단, 오실레이터수단 및 펌핑수단을 구비한 메모리 장치용 고전압 발생장치에 있어서, 상기 전압 검출수단은, 칩 선택신호를 수신하여 인에이블되는 가변 저항부; 및 상기 가변 저항부의 저항값에 따라 제 1 및 제 2 내부전류가 흐르며, 이들 제 1 및 제 2 내부전류에 의해 제 1 및 제 2 검출신호를 상기 오실레이터수단에 전달하는 전류원부;를 구비하며, 상기 펌핑수단은, 상기 칩 선택신호가 실렉트되어 상기 가변 저항부가 디스에이블될 경우 상기 제 1검출신호를 수신한 상기 오실레이터수단의 출력신호를 수신하여 제 1 레벨의 고전압을 발생하고, 상기 칩 선택신호가 디실렉트되어 상기 가변 저항부가 인에이블될 경우, 상기 제2 검출신호를 수신한 상기 오실레이터수단의 출력신호를 수신하여 상기 제1레벨의 고전압보다 낮은 제2 레벨의 고전압을 발생하고, 상기 전류원부는, 고전압 검출단자와 접지단자 사이에 직렬로 연결된 제 1 저항소자와 제 1 NMOS 트랜지스터; 기준 고전압 수신단자와 상기 접지단자 사이에 직렬로 연결된 제 2 저항소자와 제 2 NMOS 트랜지스터; 및 상기 제 2 저항소자와 상기 제 2 NMOS 트랜지스터의 공통 연결단자에 연결된 인버터;를 구비하며, 상기 제 1 저항소자와 상기 제 1 NMOS 트랜지스터의 공통 연결단자는 상기 제 1 및 제 2 NMOS 트랜지스터의 게이트 단자와 연결되며, 상기 제 1 내부전류가 흐를 경우, 상기 제 1 검출신호를 출력하고, 상기 제 2 내부전류가 흐를 경우, 상기 제 2 검출신호를 출력하는 것을 특징으로 하는 메모리 장치용 고전압 발생장치.
  5. 제 4 항에 있어서,
    상기 가변 저항부가, 상기 고전압 검출단자와 상기 제 1 저항소자 및 제 1 NMOS 트랜지스터의 공통 연결단자 사이에 직렬로 연결된 PMOS 트랜지스터와 제 3 저항소자를 구비하며;
    상기 칩 선택신호가 상기 PMOS 트랜지스터의 게이트 단자로 인가되며,
    상기 칩 선택신호가 실렉트되어 디스에이블될 경우, 상기 전류원부에는 상기 제 1 내부전류가 흐르며,
    상기 칩 선택신호가 디실렉트되어 인에이블될 경우, 상기 전류원부에는 상기 제 2 내부전류가 흐르는 것을 특징으로 하는 메모리 장치용 고전압 발생장치.
KR1020040089853A 2004-11-05 2004-11-05 메모리 장치용 고전압 발생장치 KR100680951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040089853A KR100680951B1 (ko) 2004-11-05 2004-11-05 메모리 장치용 고전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040089853A KR100680951B1 (ko) 2004-11-05 2004-11-05 메모리 장치용 고전압 발생장치

Publications (2)

Publication Number Publication Date
KR20060040903A KR20060040903A (ko) 2006-05-11
KR100680951B1 true KR100680951B1 (ko) 2007-02-08

Family

ID=37147678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089853A KR100680951B1 (ko) 2004-11-05 2004-11-05 메모리 장치용 고전압 발생장치

Country Status (1)

Country Link
KR (1) KR100680951B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956780B1 (ko) 2008-09-09 2010-05-12 주식회사 하이닉스반도체 펌핑전압 발생 장치
KR102528558B1 (ko) * 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004410A (ko) * 1999-06-28 2001-01-15 김영환 저전력 반도체소자의 고전압 발생장치
KR20030092584A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004410A (ko) * 1999-06-28 2001-01-15 김영환 저전력 반도체소자의 고전압 발생장치
KR20030092584A (ko) * 2002-05-30 2003-12-06 삼성전자주식회사 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030092584 *

Also Published As

Publication number Publication date
KR20060040903A (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
US5184031A (en) Semiconductor integrated circuit
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US6642757B2 (en) Semiconductor memory device having a power-on reset circuit
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
US20040178844A1 (en) Internal power supply circuit
KR100566302B1 (ko) 파워업 신호 발생 장치
US7924073B2 (en) Semiconductor memory device having back-bias voltage in stable range
US6483357B2 (en) Semiconductor device reduced in through current
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
JP3133673B2 (ja) 基板電圧発生回路
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US6826087B2 (en) Semiconductor memory storage
US6545531B1 (en) Power voltage driver circuit for low power operation mode
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100821570B1 (ko) 고전압 발생 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP4322072B2 (ja) 半導体装置
KR100922885B1 (ko) 내부전압 발생회로
US7990206B2 (en) Device for supplying temperature dependent negative voltage
KR101026380B1 (ko) 전압레벨 검출회로
US7075833B2 (en) Circuit for detecting negative word line voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee