CN1805281B

CN1805281B - 脉冲宽度调制电路

Info

Publication number: CN1805281B
Application number: CN2006100051263A
Authority: CN
Inventors: 松下裕一
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2005-01-13
Filing date: 2006-01-12
Publication date: 2012-07-04
Anticipated expiration: 2026-01-12
Also published as: JP4424546B2; CN1805281A; US20060152184A1; JP2006197247A; KR101200946B1; US7268639B2; KR20060082801A

Abstract

本发明提供一种脉冲宽度调制(PWM)电路，它包括：PWM控制电路，用于当第一输入端子上的振荡信号的逻辑电平从低变高时将一个输出信号设置为低，并响应于第二端子上的有效输入信号而将该输出电平重置为低；充放电装置，用于当输出信号停留在低电平时对第一节点(节点1)进行充电，并在该输出信号停留在高电平时对第一节点所存储的电荷进行放电；比较器(C1)，用于根据该第一节点信号和第一参考信号(Vref0)向该第二端子输出一个输出信号；以及放电电流控制装置，用于控制该第一节点上存储的电荷，其中该放电电流控制装置包括用于基于恒定电流来控制该放电电流的偏置电路2。

Description

脉冲宽度调制电路

技术领域

本发明涉及用于调制脉冲宽度的脉冲宽度调制电路(下面将其称为PWM电路)，特别是涉及在低频下调制脉冲宽度的PWM电路。

背景技术

图9是示出现有的PWM电路的一个实例。该电路包括具有一个振荡信号输入(以后称之为OSC)的三角波发生器以及一个比较器C1，该比较器C1的输入是三角波发生器(下面将其称为TWG)的输出信号(节点1)以及信号Vin。图10示出了该TWG电路的一个实例。

下面参照图11来描述图9的电路的操作。该TWG根据输入信号OSC的“高”和“低”电平，在节点1输出三角波信号。比较器C1对在非反相输入端的输入信号Vin的电平和在反相输入端的节点1的输入信号的电平进行比较，并根据比较结果输出“高”电平信号或“低”电平信号。

更精确地，当OSC信号电平是“高”时，节点1的信号电平逐渐降低而在OSC信号为“低”电平部分时节点1的信号电平逐渐增大。通过重复此操作来产生该三角波信号。

比较器C1在TWG的输出信号的电平低于输入信号Vin的电平时输出“高”电平信号，这样“高”电平输出部分占用了例如OSC信号的一个周期的大约40％(负载＝40％)。这是信号Vin的输入电平较低时的情况。另一方面，在Vin的输入电平较高的情况下，“高”电平输出部分被扩展，因此比较器C1的输出信号“OUT”的“高”电平部分例如达到大约70％(负载＝70％)。

这样，根据信号Vin的输入电平是可以对输出信号“OUT”的脉冲宽度进行调制的。然而，图9的电路必须在“OSC”的周期中进行操作，因此需要PWM电路中使用的比较器以及在TWG中使用的运算放大器具有更快的响应速度。这样产生的缺陷是增加了功耗。另外，比较器响应于输入Vin的电平漂移来进行操作，因此需要比较器具有更宽的输入范围可操作性。这就产生了增加构成部件的数量、增加布线大小及功耗的缺陷。另外，由于Vin的输入电平的漂移，因此比较器C1的公共模式输入特性就会恶化，并且当电源电压下降时会按照Vin的电平出现较大的补偿电压。这样产生的缺陷是低电压操作余量的降低。

发明内容

因此，本发明的目的是要提供一种PWM电路，它能够通过降低功耗、减小布线大小以及保持低电压操作余量来克服以上缺陷。

根据本发明的第一方面，这里提供一种PWM电路，该电路包括：输出信号发生装置，用于在第一输入端子上的振荡信号的逻辑电平从“低”变为“高”电平时将输出信号设为“低”电平，并响应于第二端子上的有效输入信号而将该输出信号重置为“低”电平；充放电装置，用于在该输出信号(OUT)停留在“低”电平上时对耦合到电容(C0)上的第一节点(节点1)进行充电，并在该输出信号(OUT)停留在“高”电平上时对该第一节点的存储电荷进行放电；比较装置，用于根据该第一节点信号的电平和参考电压电平(Vref0)的电平，向该第二输入端子输出输出信号；以及放电电流控制装置，用于控制该第一节点上的存储电荷，其中该放电电流控制装置包括用于基于恒定电流来控制放电电流的恒定电流输出装置。

根据本发明的第二方面，该恒定电流输出装置被构造为基于一个固定电阻的电阻值来输出恒定电流，该放电电流控制装置包括用于基于恒定电流来输出电流的输出装置，驱动装置被配置为利用镜像效应向放电电流的电流通路输出由该输出装置输出的电流。

根据本发明的第三方面，该充放电装置包括一个第一导电型MOS晶体管和第二导电型MOS晶体管串联耦合的反相电路，该驱动装置包括第二导电型MOS晶体管，该第二导电型MOS晶体管利用来自该放电电流控制装置的输出信号来控制电流。

根据本发明的第四方面，该充放电装置包括一个第一导电型MOS晶体管和第二导电型MOS晶体管串联耦合的反相电路，该驱动装置包括并联耦合的第二导电型的第一MOS晶体管和第二MOS晶体管，控制该第二MOS晶体管的电流以使其保持恒定电流，通过组合第一MOS晶体管的电流和第二MOS晶体管的电流来配置放电电流。

根据本发明的第五方面，该充放电装置该充放电装置包括一个PMOS晶体管和NMOS晶体管并联耦合的传输门，该充放电装置的电源电压由用以根据参考电压(Vref2)来改变输出电压的电压输出装置来提供，其中该第一节点(节点1)的电位被如此改变。

根据本发明的第一方面，由于不再需要总是消耗大电流的三角波发生器，因此就会减少功耗。在本发明的电路中，比较装置的低电平输出定时并不依靠该输出信号的脉冲宽度，因此抑止该比较装置的响应速度是没有问题的，这样就能降低功耗。

根据本发明的第二方面，对来自节点1的放电电流的控制不是通过晶体管的栅极电压，而是通过使用镜像效应的电流来实现。因此，就能够有效地稳定电路的低功率操作。

根据本发明的第三方面，该充放电装置包括PMOS晶体管和NMOS晶体管串联耦合的反相电路，并且在节点1的充电周期该NMOS晶体管N1是“截止”。因此就能够阻挡流过的电流，所以就能减少功耗。

根据本发明的第四方面，除上述效果外，还能容易地完成脉冲宽度控制。

根据本发明的第五方面，即使改变电源电压，放电时间也能保持恒定。因此，就能实现不依靠电源电压的PWM电路。

附图说明

虽然以特别指出并清楚地请求被认定为本发明主题的权利要求来概括本说明书，但是可以理解，本发明、本发明的目的和特征以及其它目的、特征和优点将能够在结合附图的下述说明中变得更加易于理解：

图1是示出根据本发明第一实施例的脉冲宽度调制(PWM)电路的结构图；

图2是示出本发明第一实施例的PWM电路的操作的时序图；

图3是示出本发明第一实施例的PWM电路的偏置电路2的结构图；

图4是示出本发明第一实施例的PWM电路的放电电流控制电路的结构图；

图5是示出本发明第一实施例的PWM电路的单触发脉冲生成电路31的结构图；

图6是示出根据本发明第二实施例的脉冲宽度调制(PWM)电路的结构图；

图7是示出根据本发明第三实施例的脉冲宽度调制(PWM)电路的结构图；

图8是示出本发明第三实施例的PWM电路的操作的时序图；

图9是示出现有技术的PWM电路的结构图；

图10是示出现有技术的PWM电路中的三角波发生器的结构图；

图11是示出现有技术的PWM电路的操作的时序图。

具体实施方式

以下将参考附图描述本发明的优选实施例。顺便地，各幅图仅仅是用以理解本发明的概略的图解。

第一优选实施例

图1是示出根据本发明第一实施例的脉冲宽度调制(PWM)电路的配置表。PWM电路10包括：用于向节点1充电的PMOS晶体管P1，串联耦合至PMOS晶体管P1以用于对节点1上的存储电荷进行放电的NMOS晶体管N1、N2(将包括一对PMOS晶体管P1和NMOS晶体管N1的反相器配置成充放电装置)，耦合到节点1的电容C0，接收关于节点1的输入信号和参考信号Vref0的比较器C1，通过控制放电电流I1来控制节点1的电位电平的下降时间的放电电流控制电路，用于产生恒定电流的偏置电路2以及PWM控制电路3，该PWM控制电路3根据振荡器信号OSC和比较器C1的输出信号而产生用于导通和截止PMOS晶体管P1以及NMOS晶体管N1的ON/OFF脉冲信号，以便控制节点1的充放电电流。

根据输入信号Vref1和Vin来控制放电电流的放电电流控制电路1的输出信号被耦合到NMOS晶体管N2的栅极。图4示出了该电路的配置。

下面参考图2的时序图来描述第一实施例的PWM电路的操作。当振荡器信号OSC位于“低”电平时，PWM控制电路的输出信号OUT保持“低”，因此PMOS晶体管P1“导通”而NMOS晶体管N1“截止”。这就使得节点1的电位充电到电源电压电平VCC。

单触发脉冲发生电路31(图5示出了该电路的细节)向节点3输出一个输出信号，并且当信号OSC变“高”时节点3的电位在预定时间内保持“低”。这就致使PWM控制电路的输出信号OUT变为“高”电平，这使PMOS晶体管P1变为“截止”状态，并且开始通过NMOS晶体管N1、N2对耦合到节点1的电容C0中存储的电荷进行放电。

在节点1的电位电平低于Vref0的电位电平的时刻，比较器C1在节点2的输出信号变为“高”。这就致使PWM控制电路3的输出信号OUT变为“低”电平，并且重新开始节点1的充电处理，以便将节点1的电位电平设置为“高”电平，同时使节点2的电位电平回到“低”电平。

通过重复上述操作，经脉冲宽度调制的波形信号从输出端OUT输出。该波形信号的脉冲宽度由耦合到节点1的电容器C0的电容以及放电电流I1来确定，而电流量由放电电流控制电路1来控制。

图3示出了偏置电路2的详细配置，该偏置电路2向图4中的放电电流控制电路20的NMOS晶体管20的栅电极提供信号BL。偏置电路2包括PMOS晶体管P11和P12，NMOS晶体管N11和N12，以及电阻R10。

偏置电路2的操作如下所述。假设PMOS晶体管P11的尺寸N倍于P12，并且NMOS晶体管N11和N12的尺寸相同。通过镜像效应，PMOS晶体管P12的电流N倍于PMOS晶体管P11的电流，并且相同的电流经过NMOS晶体管N12。因此，N倍于PMOS晶体管P11的电流的电流想要流过NMOS晶体管N11，但是这种电流受到耦合至NMOS晶体管N11的源极的电阻R10的挤压，该电流通过均衡到PMOS晶体管P11的电流而变得稳定。假设调整电阻R10的电阻值以将晶体管N11的电流控制为晶体管N12的电流的1/N。上述的总电流控制能够将每个晶体管的电流稳定到由电阻R10的电阻值所确定的恒定电流上。

下面将参照图4描述放电控制电路1的操作。放电控制电路1包括PMOS晶体管P21-P23以及NMOS晶体管N20-N23。NMOS晶体管N21的栅极接收输入电压Vin，NMOS晶体管N22的栅极接收参考电压Vref1。NMOS晶体管N23被配置为在节点4从其漏极输出一个输出信号。

NMOS晶体管N20的栅极接收偏置电路2的输出电压BL，并且其源电极耦合接地，因此如果其尺寸与偏置电路2的NMOS晶体管N12相同，那么由于镜像效应，就会流过与NMOS晶体管N12的电流相同的电流。

流经NMOS晶体管N20的电流具有无视(defy)电阻值R10的恒流特性，并且电流值不受制造工艺的起伏的影响，因此晶体管N20的电流具有稳定的恒流特性。

PMOS晶体管P21和P22的电流按照Vin的输入电压电平和参考电压Vref1来变动，其电流是从NMOS晶体管N20的恒定电流中分离出的。如果Vin的电压电平高于Vref1的电压电平，那么晶体管P21的电流就大于晶体管P22的电流，另一方面，如果Vin的电压电平低于VreH的电压电平，那么晶体管P21的电流就小于晶体管P22的电流。晶体管P21和P22的总电流值等于NMOS晶体管N20的电流。

PMOS晶体管P22的电流通过镜像效应被镜像到PMOS晶体管P23的电流I0上，因此该电流就镜像到图1的NMOS晶体管N2的电流上，其中该NMOS晶体管N2的栅极耦合到NMOS晶体管N23的节点4上。

在Vin的电压低于Vref1的电压的情况下，PMOS晶体管P22的电流增加，因此PMOS晶体管P23和NMOS晶体管N23的电流I0增加，并且NMOS晶体管N2的放电电流I1也增加。这就使节点1的放电时间更短，并且PWM控制电路3的输出信号OUT的“高”电平脉冲宽度更短。

在Vin的电压高于Vref1的电压的情况下，PMOS晶体管P22的电流减少，因此PMOS晶体管和NMOS晶体管N23的电流I0减少，并且来自节点1的放电电流I1也减少。这就使PWM控制电路3的输出信号OUT的“高”电平脉冲宽度更宽。

因此，基于依据放电电流控制电路1的调制输入Vin的电压电平和Vref1的参考电平对放电电流I1的控制，就可以对输出信号OUT的脉冲宽度进行调制。

根据上述第一优选实施例，将具有下列优点。(A)不需要能够在PWM电路中恒定流过大电流的三角波发生器，因此就可以降低功耗。(B)在现有技术的图9中描述的PWM电路中，为了获得稳定和高速的输出脉冲宽度，需要以高速输出“高”电平和“低”电平的输出信号，这是因为比较器C1直接输出经调制的信号。但在该实施例中，比较器的“低”电平定时几乎不影响输出脉冲宽度。因此，为了抑制输出“低”电平，响应速度几乎不受影响并且将会实现低功率电路。

(C)当比较器的一个输入是具有恒定电平的参考信号Vref0时，电路设计余量就可以依靠参考信号的电平。因此，不需要设计一个具有大量复杂部件来匹配较宽的输入范围的电路，并且布线尺寸也能够减小。至于公共节点输入特性，参考信号Vref0的电压电平就可以设置到该电平，以便在即使电源电压下降的情况下也不会出现问题。如此就能获得更低电压的操作余量。

(D)在该实施例中，NMOS晶体管N2的电流由放电电流控制电路1的输出晶体管的电流来控制，其中该放电电流控制电路1由电流镜像效应来控制。因此通过控制栅极提供电压按照放电电流控制方法来稳定较低电源电压上的操作。

第二优选实施例

图6是示出根据本发明第二实施例的PWM电路的配置图。PWM电路20的不同之处在于它包括并联耦合到NMOS晶体管N2上的NMOS晶体管N3。NMOS晶体管N3的栅极耦合到偏置电路2的输出BL上，其漏极通常耦合到NMOS晶体管N1的源极上，并且其源极耦合接地。

下面将描述这个PWM电路的操作。该电路的基本操作与第一实施例相似。在该实施例中，放电电流I1是NMOS晶体管N3的电流I3与NMOS晶体管N2的电流I2的总和。

当偏置电路2的NMOS晶体管N12的尺寸与PWM电路20的NMOS晶体管N3的尺寸之比在一个预定的范围(例如1∶n)内时，满足关系I3＝n*If(其中If是NMOS晶体管N12的恒定电流)。因此，在n＝1并且NMOS晶体管N2、N3的尺寸相同的情况下，放电电流能够被控制在参考电流I3至其两倍的范围内，同时电流I2可被控制在最小值0至最大值If的范围内。

如上所述，该实施例的PWM电路除具有第一优选实施例中的优点外，还具有可以更容易地实现脉冲宽度控制的优点，这是因为节点1的放电电流I1的控制范围从参考电流I3扩展到几倍于I3的范围。

第三优选实施例

图7是示出根据本发明第三实施例的PWM电路的配置图。PWM电路30包括一个具有PMOS晶体管P1和NMOS晶体管N4的传输门，以代替第二优选实施例中的晶体管P1。传输门4由PWM控制电路3的输出信号OUT来控制。电路30还包括一个运算放大器A1，它被配置为以参考电压Vref2为输入的电压跟随器，其输出耦合到该传输门4的端子T1。

现在将描述第三优选实施例的PWM电路30的操作。其基本操作与第一优选实施例相似，因此下面只描述操作的不同之处。

当信号OSC为“低”时，传输门4为“接通”并且节点1被充电到运算放大器A1的输出电平vref2。Vref2的电压电平被调整，并且不依赖于电源电压。因此运算放大器A1的输出节点Vref2D保持在电压电平vref2而不考虑电源电压。

在该实施例的PWM电路30中，主要的不同之处在于节点1的充电电平被设置为电平vref2，而其它的操作与第二优选实施例相似。充电电平独立于电源电压保持恒定。因此即使电源电压改变，输出OUT的脉冲宽度也可以保持恒定。

在该实施例中，使用传输门4以代替第二优选实施例中的PMOS晶体管P1。其原因如下。当传输门只由PMOS晶体管来配置时，PMOS晶体管的栅-源极电压VGS变低，并且电源提供在PMOS晶体管的阈值电压Vt附近。因此，就不能提供有效的电源并且出现节点1的充电时间延迟的问题。为了解决该问题，传输门由第一优选实施例的PMOS晶体管以及并联耦合于其上的NMOS晶体管N4来配置。在使用传输门的情况下，当运算放大器A1的输出电平为低时NMOS晶体管的栅-源极电压VGS变高。因此NMOS晶体管N4被完全导通，并且就能提供充足的充电电流以充电节点1，而在节点Vref2D的电压电平充分高的情况下充电过程主要是由PMOS晶体管执行的。

如上所述，根据该第三优选实施例，即使电源电压改变，节点1的充电时间也保持恒定。因此就可实现独立于PWM电路的电源电压。

在本发明的优选实施例中，可以在每个电路模块中采用通用的电路，因此不再描述比较器和运算放大器的详细配置。对于放电电流控制电路1，其输入电路也可配置为以PMOS晶体管来替代NMOS晶体管。

Claims

1.一种脉冲宽度调制电路，包括：

PWM控制电路，用于在第一输入端子(OSC)上的振荡信号的逻辑电平从“低”变为“高”电平时将输出信号(OUT)设为“高”电平，并响应于第二输入端子(节点2)上的有效输入信号而将该输出信号(OUT)重置为“低”电平；

充放电装置，用于在该输出信号(OUT)停留在“低”电平上时对耦合到电容(C0)上的第一节点(节点1)进行充电，并在该输出信号(OUT)停留在“高”电平上时对该第一节点的存储电荷进行放电；

比较装置，用于根据该第一节点信号的电平和第一参考电压电平(Vref0)的电平，向该第二输入端子(节点2)输出比较结果信号；以及

放电电流控制电路，用于控制该第一节点上的存储电荷，其中该放电电流控制装置包括用于基于调制输入(Vin)电平和第二参考电压电平(Vref1)来控制放电电流的恒定电流输出装置。

2.根据权利要求1所述的脉冲宽度调制电路，其中该恒定电流输出装置被构造为基于一个固定电阻的电阻值来输出恒定电流，该放电电流控制装置包括用于基于恒定电流来输出电流的输出装置，驱动装置被配置为利用镜像效应向放电电流的电流通路输出由该输出装置输出的电流。

3.根据权利要求2所述的脉冲宽度调制电路，其中该充放电装置包括一个第一导电型MOS晶体管和第二导电型MOS晶体管串联耦合的反相电路，该驱动装置包括另一个第二导电型MOS晶体管，该另一个第二导电型MOS晶体管利用来自该放电电流控制装置的输出信号来控制电流。

4.根据权利要求2所述的脉冲宽度调制电路，其中该充放电装置包括一个第一导电型MOS晶体管和第二导电型MOS晶体管串联耦合的反相电路，该驱动装置包括并联耦合的第二导电型的第一MOS晶体管和第二MOS晶体管，控制该第二MOS晶体管的电流以使其保持恒定电流，通过组合第一MOS晶体管的电流和第二MOS晶体管的电流来配置放电电流。

5.根据权利要求4所述的脉冲宽度调制电路，其中该充放电装置包括一个PMOS晶体管和NMOS晶体管并联耦合的传输门，该充放电装置的电源电压由用以根据第三参考电压(Vref2)来改变输出电压的电压输出装置来提供，其中该第一节点(节点1)的电位被如此改变。