CN106405374A - 一种减小测试误差的烧熔丝方法 - Google Patents

Abstract

本发明提供一种减小测试误差的烧熔丝方法，包括：S1，建立熔丝真值表，表中包含了芯片各个基准电压实测值范围与需要烧断的熔丝的对应关系以及基准电压标准值；S2，测试放大10倍的基准电压Vcs，当Vcs≤基准电压最低参考值，或Vcs≥基准电压最高参考值，直接判定当前芯片为坏片；S3，若Vcs落在基准电压目标范围内，则芯片合格，若Vcs在基准电压目标范围外，则依据熔丝真值表中各个基准电压实测值范围与需要烧断的熔丝的对应关系，将该具体的基准电压实测值范围对应的芯片各熔丝进行烧断；S4，再次测试电压，若基准电压实测值落在基准电压目标范围内，则芯片合格；否则为不合格。本发明可提高基准电压目标范围较小的测试精度，减小测试误差带来良率损失。

Description

一种减小测试误差的烧熔丝方法

技术领域

本发明是一种减小测试误差的烧熔丝方法，为提高基准电压目标范围较小种类芯片的测试精度提供一种方法，从而来提高烧熔丝的准确度改善测试良率。

背景技术

集成电路的发展对电路的精准度和可编程性提出了更高的要求。随着对集成电路高性能指标的要求越来越高，集成电路面临高精度的要求日益明显，修调技术是实现高精度集成电路的必要手段。熔丝修调在传统的模拟电路以及高精度要求的数字电路中，起到了越来越高的地位，在AC-DC、DC-DC、LDO(低压差线性稳压器)等类型的集成电路(IC)中有广泛应用，烧熔丝不只是修调输出电压这么简单，视乎设计而定，其主要原理烧断IC芯片内的电阻网络中的短路铝条以达到改变网络电阻的作用，熔丝可以修调的参数当然也取决于该电阻在电路中的作用，输出电压、参考电压是最为常见的修调参数，此外如基准频率、电流等也都可以通过修调做到很高的精度。

烧熔丝的过程中通常应当注意电流、电压的这两项指标，用于修调的电流、电压都不能太高。否则轻则影响测试结果，严重时甚至会导致损毁IC。以下为熔丝的介绍：

传统的烧熔丝方案主要有3种，以激光烧断金属熔丝，或是以大电流烧断金属熔丝和多晶硅熔丝。在集成电路设计中，熔丝作为电子产品内的关键性零件，主要应用于调整IC内部的电阻与电容特性，或用于射频电路之中。

如图1所示，普通的金属熔丝，一般是由一条条金属电阻或是薄膜等其他电阻所构成。熔丝通常是中间窄两头宽的金属导线，利用探针引接大电流(一般控制在200mA左右)至熔丝的修调点(图1中的TPAD)熔断，熔断之后不可恢复(由于扎针问题，可能存在烧不断的情况发生)。

如图2所示，一般的熔丝修调，采用的是电压源(电流源)将并联到电阻(或者电容)两端的熔丝烧断达到修调的目的。采用此种方案修调的电阻只能向阻值大的方向调整(电容向小的方向调整)。图2的示意图采用的是电阻串联网络；当A点接一个供电电压，B点接地，当烧断熔丝F0～Fn中的任一个或多个时，串联的R0～Rn的阻值会变大，从而调整电阻Rc右端节点的电压上升。也可以用电阻并联网络或者串并联网络，从而烧断集成电路中的熔丝，可调整参考电压的升降。

熔断熔丝需要较大的瞬间电流。具体所需电流，根据实际条宽和厚度而不尽相同，一般通常是几百毫安。传统的熔丝修调方法通常利用电源或者电容通过继电器给熔丝间施加电压产生较大的瞬间电流使熔丝熔断。但是在测试机精度达不到要求时，测试误差会对熔丝修调的测试项目造成不可忽略的影响。如果实测值带有不可忽略的测试误差，那么再按照该值来烧熔丝的话，会导致烧熔丝后得到的值超出标准值范围，造成不可挽回的损失。

发明内容

本发明的目的在于克服现有测试机精度的不足，提供一种减小测试误差的烧熔丝方法，对于基准电压目标范围较小种类芯片测试可以很好提高测试精度，减小熔丝修调误差，从提高烧熔丝的准确度改善测试良率。本发明采用的技术方案是：

按照本发明提供的技术方案，所述减小测试误差的烧熔丝方法包括下述步骤：

步骤S1，建立一张放大N倍的熔丝真值表，N为大于1的自然数，熔丝真值表中包含了芯片各个放大N倍后的基准电压实测值范围与需要烧断的熔丝的对应关系；所述熔丝数量至少两段，其中部分熔丝烧断后能够引起基准电压上升，部分熔丝烧断后能够引起基准电压下降，各熔丝烧断后均对应一个基准电压变化量；熔丝真值表中还设定了基准电压标准值；整个熔丝真值表中基准电压实测值的最小值和最大值分别为基准电压最低参考值和最高参考值。

熔丝真值表中“1”表示需要将该段熔丝烧断，“0”表示对应段的熔丝不作处理。

步骤S2，进行一个芯片的测试，监控芯片放大N倍的基准电压实测值Vcs；当Vcs≤基准电压最低参考值，或Vcs≥基准电压最高参考值，直接判定当前芯片为坏片；当基准电压最低参考值<Vcs<基准电压最高参考值，则继续后续步骤。

步骤S3，熔丝真值表中基准电压标准值所在的一个基准电压实测值范围称为基准电压目标范围，若Vcs落在所述基准电压目标范围内，则芯片合格，若基准电压实测值落入其他基准电压实测值范围，则依据熔丝真值表中各个基准电压实测值范围与需要烧断的熔丝的对应关系，将该基准电压实测值范围对应的芯片各熔丝进行烧断。

步骤S4，再次测量放大N倍的芯片基准电压，若得到的Vcs落在基准电压目标范围内，则芯片烧熔丝成功，执行下一芯片的测试或其它项目的测试。

具体的，本发明通过运算放大器构成的外围电路将芯片基准电压实测值放大N倍。N根据放大需求设定。

本发明的优点在于：本发明设置运放外围将基准电压实测值放大N倍，为测试精度要求达不到的测试机提供一种提高测试精度减小测试误差的方法，从而达到测试基准电压目标范围较小的种类的芯片。本发明可提高基准电压目标范围较小的测试精度，减小测试误差带来良率损失。

附图说明

图1为芯片内的熔丝结构示意图。

图2为芯片内熔丝修调示意图。

图3为本发明的烧熔丝电原理图。

图4为本发明的实施例流程图。

图5为本发明的基准电压放大10倍电原理图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

本实施例中，芯片测试中减小测试误差的烧熔丝方法，如图4所示，包括下述步骤：

步骤S1，建立一张熔丝真值表，如下表所示。N根据放大需求设定。本实施例采用的放大倍数为N＝10。

本例中熔丝数量为四段，烧断某段熔丝后芯片的基准电压变化量在熔丝设计过程中已经预先做了相关规定，本例中，各段熔丝烧断后引起的基准电压变化量分别为：-20mV(T3-GND)、-40mV(T2-GND)、-80mV(T1-GND)、+160mV(T0-GND)。T0-GND、T1-GND、T2-GND、T3-GND代表四段熔丝。

熔丝真值表中设有基准电压最低参考值820mV和最高参考值1180mV；熔丝真值表中还设有基准电压标准值1000mv；芯片测试中，若放大10倍的基准电压实测值Vcs落在基准电压标准值所在的基准电压实测值范围(真值表(0，0，0，0)对应的范围，即980mv～1020mv，我们称为基准电压目标范围)内，则芯片合格，无需进行烧熔丝修调；

熔丝真值表中包含了芯片各个基准电压实测值范围与需要烧断的熔丝的对应关系；上表中数字逻辑“1”表示需要将该段熔丝烧断，“0”表示对应段的熔丝不作处理。例如第一行中的1(T0-GND)表示Vcs在820mV～840mV之间时需要将T0-GND的熔丝烧断使Vcs的电压抬高到基准电压目标范围(980mv～1020mv)。

图3为IC芯片内部烧熔丝电原理图。TrimPower处加烧熔丝电压；K0～K3为继电器开关；烧熔丝前，探针与熔丝的修调点(TPAD)接触；继电器开关闭合，则烧熔丝电压施加至相应的熔丝上。

芯片测试和烧熔丝修调过程继续如下：

步骤S2，进行一个芯片的测试，以监控测得的Vcs落在920mV-940mV范围为例。

由于Vcs没有低于基准电压最低参考值820mv，也没有高于基准电压最高参考值1180mv，因此该芯片不会被立刻判定为坏片。在其它可能的情况中，若出现Vcs≤基准电压最低参考值，或Vcs≥基准电压最高参考值，则直接判定当前芯片为坏片；当基准电压最低参考值<Vcs<基准电压最高参考值，则继续后续步骤；

步骤S3，由于Vcs在一个具体的基准电压实测值范围920mV-940mV内，但是没有落在基准电压目标范围980mv～1020mv内，因此次芯片需要进行烧熔丝修调。在其它可能的情况中，当Vcs在基准电压目标范围980mv～1020mv内，则芯片合格；若基准电压实测值Vcs在基准电压目标范围外，则依据熔丝真值表中各个基准电压实测值范围与需要烧断的熔丝的对应关系，将该具体的基准电压实测值范围对应的芯片各熔丝进行烧断。

本例中，基准电压实测值范围920mV-940mV对应的需要烧断的熔丝为T0-GND、T1-GND、T3-GND；因此，闭合继电器开关K0、K1和K3，用以烧断T0-GND、T1-GND、T3-GND的熔丝。

步骤S4，烧熔丝后，再次测量Vcs，若Vcs处在基准电压目标范围980mv～1020mv内则芯片烧熔丝成功，执行下一芯片的测试或其它项目的测试。

上述方法具体实现时可以写入一个程序中执行。

如图5所示，可以在芯片外围通过设置运算放大器电路将芯片基准电压实测值放大10倍。

采用上述方案，对于测试精度1mV的测试机可以将基准电压目标范围较小种类芯片测试精度提高到0.1mV。

Claims (3)

1.一种减小测试误差的烧熔丝方法，其特征是，包括以下步骤：

步骤S1，建立一张放大N倍的熔丝真值表，N为大于1的自然数，熔丝真值表中包含了芯片各个放大N倍后的基准电压实测值范围与需要烧断的熔丝的对应关系；所述熔丝数量至少两段，其中部分熔丝烧断后能够引起基准电压上升，部分熔丝烧断后能够引起基准电压下降，各熔丝烧断后均对应一个基准电压变化量；熔丝真值表中还设定了基准电压标准值；整个熔丝真值表中基准电压实测值的最小值和最大值分别为基准电压最低参考值和最高参考值；

步骤S2，进行一个芯片的测试，监控芯片放大N倍的基准电压实测值Vcs；当Vcs≤基准电压最低参考值，或Vcs≥基准电压最高参考值，直接判定当前芯片为坏片；当基准电压最低参考值<Vcs<基准电压最高参考值，则继续后续步骤；

步骤S3，熔丝真值表中基准电压标准值所在的一个基准电压实测值范围称为基准电压目标范围，若Vcs落在所述基准电压目标范围内，则芯片合格，若基准电压实测值落入其他基准电压实测值范围，则依据熔丝真值表中各个基准电压实测值范围与需要烧断的熔丝的对应关系，将该基准电压实测值范围对应的芯片各熔丝进行烧断；

步骤S4，再次测量放大N倍的芯片基准电压，若得到的Vcs落在基准电压目标范围内，则芯片烧熔丝成功，执行下一芯片的测试或其它项目的测试。

2.如权利要求1所述的一种减小测试误差的烧熔丝方法，其特征在于：通过运算放大器构成的外围电路将芯片基准电压实测值放大N倍。

3.如权利要求1所述的一种减小测试误差的烧熔丝方法，其特征在于：所述熔丝真值表中“1”表示需要将该段熔丝烧断，“0”表示对应段的熔丝不作处理。