CN105679743A - 一种通孔上mtm反熔丝单元结构的制备方法 - Google Patents

一种通孔上mtm反熔丝单元结构的制备方法 Download PDF

Info

Publication number
CN105679743A
CN105679743A CN201610032338.4A CN201610032338A CN105679743A CN 105679743 A CN105679743 A CN 105679743A CN 201610032338 A CN201610032338 A CN 201610032338A CN 105679743 A CN105679743 A CN 105679743A
Authority
CN
China
Prior art keywords
antifuse
layer
mtm
deposit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610032338.4A
Other languages
English (en)
Other versions
CN105679743B (zh
Inventor
王印权
郑若成
徐海铭
洪根深
赵文彬
吴素贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610032338.4A priority Critical patent/CN105679743B/zh
Publication of CN105679743A publication Critical patent/CN105679743A/zh
Application granted granted Critical
Publication of CN105679743B publication Critical patent/CN105679743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及一种通孔上MTM反熔丝单元结构的制备方法，该制备方法是在反熔丝通孔与金属间介质层接触的台阶处增加了反熔丝Spacer，降低了台阶角度，减小了反熔丝介质层厚度的不一致性，提高反熔丝击穿电压的一致性和电路良率，同时能够降低反熔丝上下电极之间反熔丝介质层的有效面积，从而降低MTM反熔丝单元的漏电流。

Description

一种通孔上MTM反熔丝单元结构的制备方法
技术领域
本发明属于微电子工艺制造技术领域，涉及一种MTM反熔丝单元，是用于0.18um工艺的PROM和FPGA等CMOS集成电路中作为存储或金属互联的可编程单元，尤其是一种通孔上MTM反熔丝单元结构的制备方法。
背景技术
MTM反熔丝单元通常应用于FPGA和PROM类电路产品中，根据实际需要对电路中MTM反熔丝单元进行编程，从而实现电路的逻辑功能或存储功能。这类电路具有抗辐射性能优异、保密性强、灵活性好等特点，抗辐照指标可以达到500Krad(Si)以上，在航空、航天和军工领域应用前景十分广阔。
MTM反熔丝单元结构是由反熔丝介质层、两层电介质阻挡层及反熔丝上下电极构成的，且分布在顶层金属到顶层通孔之间。其工作原理是编程时使用预设的编程电压和编程电流加在MTM反熔丝单元的上、下电极之间，在较短的时间内(毫秒级)使MTM反熔丝单元的介质薄膜熔穿，形成具有良好电特性和可靠性的导电通道，导电通道的建立意味着数据信息烧写的完成。
在含MTM反熔丝单元的CMOS集成电路制造工艺中，通常在完成CMOS器件层后进行金属前介质淀积(PMD)和金属间介质淀积(IMD)，在完成反熔丝下层金属淀积、光刻、腐蚀和IMD淀积后，进行反熔丝通孔光刻和腐蚀、反熔丝通孔(顶层通孔)CMP、反熔丝下阻挡层淀积，反熔丝介质层淀积和反熔丝上阻挡层淀积，完成对反熔丝的光刻和腐蚀，形成反熔丝上极板，然后进行反熔丝上隔离氧化层淀积，并对隔离氧化层进行光刻和腐蚀形成反熔丝与顶层金属连接的接触孔，接着进行顶层金属淀积，作为反熔丝的上电极，通过顶层金属的光刻和腐蚀，完成顶层金属布线，最后进行钝化淀积，形成保护层。在采用以上工艺过程形成的MTM反熔丝单元结构中，由于W-plug与IMD之间台阶的存在，在台阶处的反熔丝介质膜层厚度的均匀性无法得到保证，从而影响反熔丝单元良率和可靠性。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种通孔上MTM反熔丝单元结构的制备方法，采用该方法制成MTM反熔丝单元结构后，反熔丝击穿电压能够控制在1V内波动，MTM反熔丝单元漏电流显著降低，反熔丝良率和可靠性得到提高。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种通孔上MTM反熔丝单元结构的制备方法，包括以下步骤：
(1)在衬底上完成了器件层的制造，在已完成的器件层上淀积反熔丝下层金属，形成反熔丝下层金属层；
(2)对反熔丝下层金属层进行光刻腐蚀，形成反熔丝的下电极，完成电路的下层金属布线，再淀积金属间介质，形成金属间介质层，完成反熔丝下层金属层和反熔丝顶层金属层之间的隔离；
(3)对反熔丝通孔进行光刻腐蚀，并进行W-Plug工艺填充；
(4)对反熔丝通孔进行W-CMP工艺处理，W-CMP工艺处理的终点为金属间介质层；
(5)在金属间介质层上淀积反熔丝下层阻挡材料，形成反熔丝下层阻挡层，再在反熔丝下层阻挡层上淀积反熔丝Spacer材料，形成反熔丝Spacer膜层；
(6)对反熔丝Spacer膜层进行各向异性腐蚀，腐蚀的终点为反熔丝下层阻挡层，形成反熔丝Spacer；
(7)在反熔丝下层阻挡层上淀积反熔丝介质，形成反熔丝介质层，再在反熔丝介质层上淀积反熔丝上层阻挡材料，形成反熔丝上层阻挡层；
(8)对反熔丝进行光刻腐蚀，腐蚀终点为金属间介质层，形成反熔丝介质层结构；
(9)在金属间介质层上淀积反熔丝氧化隔离介质，形成反熔丝氧化隔离层；
(10)对反熔丝氧化隔离层进行光刻腐蚀，形成反熔丝上层阻挡层与反熔丝顶层金属层之间的接触孔；
(11)在反熔丝氧化隔离层上淀积反熔丝顶层金属，形成反熔丝顶层金属层，并对反熔丝顶层金属层进行光刻腐蚀，形成反熔丝的上电极，完成电路的顶层金属布线，形成了完整的MTM反熔丝单元结构。
进一步地，步骤(1)中衬底为体硅外延材料衬底或SOI材料衬底，衬底厚度为625nm。
进一步地，步骤(1)中采用磁控溅射方式完成反熔丝下层金属淀积，形成厚度为300～600nm的反熔丝下层金属层，反熔丝下层金属为Al或AlSiCu。
进一步地，步骤(2)中采用等离子体增强化学气相淀积方式完成金属间介质淀积，形成厚度为500nm～1200nm的金属间介质层。
进一步地，步骤(5)中的反熔丝下层阻挡材料和步骤(7)中的反熔丝上层阻挡材料均为TiN或TiW，步骤(5)中形成的反熔丝下层阻挡层和步骤(7)中形成的反熔丝上层阻挡层的厚度均为50～300nm。
进一步地，步骤(5)中采用等离子体增强化学气相淀积方式完成反熔丝Spacer材料淀积，形成厚度为10～60nm的反熔丝Spacer膜层，反熔丝Spacer材料为SiOx或SiNx或SiOxNy。
进一步地，步骤(7)中采用等离子体增强化学气相淀积方式或化学气相淀积方式完成反熔丝介质淀积，形成厚度为20～100nm的反熔丝介质层。
进一步地，步骤(8)中形成的反熔丝介质层结构的尺寸小于反熔丝通孔尺寸与步骤(6)中形成的反熔丝Spacer横向尺寸的2倍之和。
进一步地，步骤(9)中形成的反熔丝氧化隔离层的厚度为100～200nm。
进一步地，步骤(11)中采用磁控溅射方式完成反熔丝顶层金属淀积，形成厚度为500～1000nm的反熔丝顶层金属层，反熔丝顶层金属为Al或AlSiCu。
本发明的有益效果：
1、在反熔丝通孔与金属间介质层接触的台阶处增加了反熔丝Spacer，降低了台阶角度，减小了反熔丝介质层厚度的不一致性，提高反熔丝击穿电压的一致性，降低反熔丝击穿电压异常的风险。
2、增加的反熔丝Spacer，能够降低反熔丝上下电极之间反熔丝介质层的有效面积，从而降低MTM反熔丝单元的漏电流；
3、加工工艺简单，并不增加光刻层次，可控性强，具有很强的可操作性。
4、有利于提高电路良率。
附图说明
图1为器件层和反熔丝下金属布线完成后及反熔丝下层金属淀积的示意图；
图2为反熔丝下层金属光刻腐蚀及金属间介质淀积的示意图；
图3为反熔丝通孔光刻腐蚀和经W-plug工艺填充的示意图；
图4为反熔丝通孔经W-CMP工艺处理后的示意图；
图5为反熔丝下层阻挡材料淀积和反熔丝Spacer材料淀积的示意图；
图6为反熔丝Spacer膜层在各向异性腐蚀后的示意图；
图7为反熔丝介质淀积和反熔丝上层阻挡材料淀积的示意图；
图8为反熔丝光刻腐蚀后的示意图；
图9为反熔丝氧化隔离层淀积的示意图；
图10为反熔丝接触孔光刻腐蚀后的示意图；
图11为反熔丝顶层金属淀积的示意图。
具体实施方式
本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
本发明一种通孔上MTM反熔丝单元结构的制备方法，包括以下步骤：
(1)如图1所示，在衬底1(体硅外延材料衬底或SOI材料衬底，厚度为SEMI标准厚度625nm)上完成了器件层的制造，在已完成的器件层2上采用磁控溅射方式淀积反熔丝下层金属(Al或AlSiCu)，形成厚度为300～600nm的反熔丝下层金属层3；
(2)如图2所示，对反熔丝下层金属层3进行光刻腐蚀，形成反熔丝的下电极，完成电路的下层金属布线，再采用等离子体增强化学气相淀积(PECVD)方式淀积金属间介质，形成厚度为500nm～1200nm的金属间介质层4，完成反熔丝下层金属层3和反熔丝顶层金属层11之间的隔离；
(3)如图3所示，对反熔丝通孔(顶层通孔)5进行光刻腐蚀，并进行W-Plug工艺填充；
(4)如图4所示，对反熔丝通(顶层通孔)5进行W-CMP工艺处理，W-CMP工艺处理的终点为金属间介质层4；
(5)如图5所示，在金属间介质层4上淀积反熔丝下层阻挡材料(TiN或TiW)，形成厚度为50～300nm的反熔丝下层阻挡层6，再在反熔丝下层阻挡层6上采用等离子体增强化学气相淀积(PECVD)方式淀积反熔丝Spacer材料(绝缘介质，SiOx或SiNx或SiOxNy)，形成厚度为10～60nm的反熔丝Spacer膜层7；
(6)如图6所示，对反熔丝Spacer膜层7进行各向异性腐蚀，腐蚀的终点为反熔丝下层阻挡层6，形成反熔丝Spacer，用于防止反熔丝介质在W-plug填充后与金属间介质层之间的台阶处填充不良、形貌异常导致的反熔丝特性异常或电路中反熔丝击穿电压离散性大的问题；
(7)如图7所示，在反熔丝下层阻挡层6上采用等离子体增强化学气相淀积(PECVD)方式或化学气相淀积(CVD)方式淀积反熔丝介质，形成厚度为20～100nm的反熔丝介质层8，再在反熔丝介质层8上淀积反熔丝上层阻挡材料(TiN或TiW)，形成厚度为50～300nm的反熔丝上层阻挡层9，进行反熔丝介质的淀积和反熔丝上层阻挡材料的淀积，用于阻止反熔丝顶层金属与反熔丝介质发生扩散固溶的现象；
(8)如图8所示，对反熔丝进行光刻腐蚀，腐蚀终点为金属间介质层4，形成反熔丝介质层结构，其尺寸小于反熔丝通孔5尺寸与反熔丝Spacer横向尺寸的2倍之和；
(9)如图9所示，在金属间介质层4上淀积反熔丝氧化隔离介质，形成厚度为100～200nm的反熔丝氧化隔离层10；
(10)如图10所示，对反熔丝氧化隔离层10进行光刻腐蚀，形成反熔丝上层阻挡层9与反熔丝顶层金属层11之间的接触孔101；
(11)如图11所示，在反熔丝氧化隔离层10上采用磁控溅射方式淀积反熔丝顶层金属(Al或AlSiCu)，形成厚度为500～1000nm的反熔丝顶层金属层11，并对反熔丝顶层金属层11进行光刻腐蚀，形成反熔丝的上电极，完成电路的顶层金属布线，形成了完整的MTM反熔丝单元结构。
通过以上主要的11个工艺过程，对MTM反熔丝单元结构进行优化，形成了新型的MTM反熔丝单元结构。由于W与SiO2腐蚀速率的差异，W-CMP工艺处理结束后，会出现W-Plug填充高出金属间介质层4的情况，因此W-plug填充后与金属间介质层4之间存在台阶，在台阶处的反熔丝介质层8厚度控制是工艺控制的关键点。本发明在台阶处增加了反熔丝Spacer，减小W-plug填充后与金属间介质层4的角度，避免采用PECVD或CVD方法淀积的反熔丝介质层8在大角度区域填充不良的问题，消除了反熔丝击穿电压异常低的可能，使反熔丝介质在淀积过程中保持膜厚的一致性，膜厚的均一性提高能够显著提高反熔丝单元的击穿电压均一性，进而提高反熔丝单元良率和可靠性。此外，在反熔丝光刻腐蚀后，将反熔丝通孔5面积范围之外的反熔丝介质层8用绝缘的反熔丝spacer隔离，上、下电极之间不能互通，使反熔丝介质层8的有效区域限制在反熔丝通孔5面积范围之内，从而降低MTM反熔丝单元的漏电流，而反熔丝通孔5上平坦化效果有W-CMP工艺(采用CMP工艺除去多余的W)保证，并且平坦化效果良好，反熔丝介质层8的膜厚在有效面积范围内的均一性良好。因此该结构和工艺能够提高反熔丝的良率和反熔丝单元的可靠性。
采用本发明制备的MTM反熔丝单元结构已经工程化应用，可将反熔丝击穿电压的一致性提高1个百分点，反熔丝单元的漏电流降低20％以上，并改善反熔丝的可靠性；电路成品率提高10个百分点，十万门级反熔丝FPGA电路在同一编程电压下，一次编程成功率提高15个百分点。

Claims (10)

1.一种通孔上MTM反熔丝单元结构的制备方法，其特征在于，包括以下步骤：
(1)在衬底(1)上完成了器件层的制造，在已完成的器件层(2)上淀积反熔丝下层金属，形成反熔丝下层金属层(3)；
(2)对反熔丝下层金属层(3)进行光刻腐蚀，形成反熔丝的下电极，完成电路的下层金属布线，再淀积金属间介质，形成金属间介质层(4)，完成反熔丝下层金属层(3)和反熔丝顶层金属层(11)之间的隔离；
(3)对反熔丝通孔(5)进行光刻腐蚀，并进行W-Plug工艺填充；
(4)对反熔丝通孔(5)进行W-CMP工艺处理，W-CMP工艺处理的终点为金属间介质层(4)；
(5)在金属间介质层(4)上淀积反熔丝下层阻挡材料，形成反熔丝下层阻挡层(6)，再在反熔丝下层阻挡层(6)上淀积反熔丝Spacer材料，形成反熔丝Spacer膜层(7)；
(6)对反熔丝Spacer膜层(7)进行各向异性腐蚀，腐蚀的终点为反熔丝下层阻挡层(6)，形成反熔丝Spacer；
(7)在反熔丝下层阻挡层(6)上淀积反熔丝介质，形成反熔丝介质层(8)，再在反熔丝介质层(8)上淀积反熔丝上层阻挡材料，形成反熔丝上层阻挡层(9)；
(8)对反熔丝进行光刻腐蚀，腐蚀终点为金属间介质层(4)，形成反熔丝介质层结构；
(9)在金属间介质层(4)上淀积反熔丝氧化隔离介质，形成反熔丝氧化隔离层(10)；
(10)对反熔丝氧化隔离层(10)进行光刻腐蚀，形成反熔丝上层阻挡层(9)与反熔丝顶层金属层(11)之间的接触孔(101)；
(11)在反熔丝氧化隔离层(10)上淀积反熔丝顶层金属，形成反熔丝顶层金属层(11)，并对反熔丝顶层金属层(11)进行光刻腐蚀，形成反熔丝的上电极，完成电路的顶层金属布线，形成了完整的MTM反熔丝单元结构。
2.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(1)中衬底(1)为体硅外延材料衬底或SOI材料衬底，衬底(1)厚度为625nm。
3.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(1)中采用磁控溅射方式完成反熔丝下层金属淀积，形成厚度为300～600nm的反熔丝下层金属层(3)，反熔丝下层金属为Al或AlSiCu。
4.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(2)中采用等离子体增强化学气相淀积方式完成金属间介质淀积，形成厚度为500nm～1200nm的金属间介质层(4)。
5.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(5)中的反熔丝下层阻挡材料和步骤(7)中的反熔丝上层阻挡材料均为TiN或TiW，步骤(5)中形成的反熔丝下层阻挡层(6)和步骤(7)中形成的反熔丝上层阻挡层(9)的厚度均为50～300nm。
6.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(5)中采用等离子体增强化学气相淀积方式完成反熔丝Spacer材料淀积，形成厚度为10～60nm的反熔丝Spacer膜层(7)，反熔丝Spacer材料为SiOx或SiNx或SiOxNy。
7.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(7)中采用等离子体增强化学气相淀积方式或化学气相淀积方式完成反熔丝介质淀积，形成厚度为20～100nm的反熔丝介质层(8)。
8.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(8)中形成的反熔丝介质层结构的尺寸小于反熔丝通孔(5)尺寸与步骤(6)中形成的反熔丝Spacer横向尺寸的2倍之和。
9.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(9)中形成的反熔丝氧化隔离层(10)的厚度为100～200nm。
10.根据权利要求1所述的通孔上MTM反熔丝单元结构的制备方法，其特征在于，所述步骤(11)中采用磁控溅射方式完成反熔丝顶层金属淀积，形成厚度为500～1000nm的反熔丝顶层金属层(11)，反熔丝顶层金属为Al或AlSiCu。
CN201610032338.4A 2016-01-18 2016-01-18 一种通孔上mtm反熔丝单元结构的制备方法 Active CN105679743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610032338.4A CN105679743B (zh) 2016-01-18 2016-01-18 一种通孔上mtm反熔丝单元结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610032338.4A CN105679743B (zh) 2016-01-18 2016-01-18 一种通孔上mtm反熔丝单元结构的制备方法

Publications (2)

Publication Number Publication Date
CN105679743A true CN105679743A (zh) 2016-06-15
CN105679743B CN105679743B (zh) 2018-07-17

Family

ID=56301345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610032338.4A Active CN105679743B (zh) 2016-01-18 2016-01-18 一种通孔上mtm反熔丝单元结构的制备方法

Country Status (1)

Country Link
CN (1) CN105679743B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405374A (zh) * 2016-08-30 2017-02-15 无锡中微腾芯电子有限公司 一种减小测试误差的烧熔丝方法
CN106601718A (zh) * 2016-12-19 2017-04-26 中国电子科技集团公司第五十八研究所 通孔上mtm反熔丝结构及其制备工艺
CN115692372A (zh) * 2021-07-27 2023-02-03 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构、制备方法及电极结构的制备方法
CN115995448A (zh) * 2021-10-20 2023-04-21 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682058A (en) * 1994-03-31 1997-10-28 Crosspoint Solutions, Inc. Multilayer antifuse with low leakage and method of manufacture therefor
CN101887883A (zh) * 2010-06-04 2010-11-17 无锡中微晶园电子有限公司 一种mtm反熔丝单元结构及其制备方法
CN103094248A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属熔丝结构及其制造方法
CN104979282A (zh) * 2015-06-10 2015-10-14 中国电子科技集团公司第五十八研究所 一种降低mtm反熔丝介质漏电流的工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682058A (en) * 1994-03-31 1997-10-28 Crosspoint Solutions, Inc. Multilayer antifuse with low leakage and method of manufacture therefor
CN101887883A (zh) * 2010-06-04 2010-11-17 无锡中微晶园电子有限公司 一种mtm反熔丝单元结构及其制备方法
CN103094248A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属熔丝结构及其制造方法
CN104979282A (zh) * 2015-06-10 2015-10-14 中国电子科技集团公司第五十八研究所 一种降低mtm反熔丝介质漏电流的工艺方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405374A (zh) * 2016-08-30 2017-02-15 无锡中微腾芯电子有限公司 一种减小测试误差的烧熔丝方法
CN106601718A (zh) * 2016-12-19 2017-04-26 中国电子科技集团公司第五十八研究所 通孔上mtm反熔丝结构及其制备工艺
CN115692372A (zh) * 2021-07-27 2023-02-03 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构、制备方法及电极结构的制备方法
CN115995448A (zh) * 2021-10-20 2023-04-21 中国电子科技集团公司第五十八研究所 一种反熔丝单元结构及其制备方法

Also Published As

Publication number Publication date
CN105679743B (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
CN105679743A (zh) 一种通孔上mtm反熔丝单元结构的制备方法
CN100361291C (zh) 集成电路以及其制造方法
KR0123887B1 (ko) 반도체 장치의 제조 방법
TW201904022A (zh) 半導體裝置
CN101887883B (zh) 一种mtm反熔丝单元结构及其制备方法
CN104900586A (zh) Mtm反熔丝制作方法
CN107810559A (zh) 具有高的电子可运动性的晶体管
CN101960565B (zh) 半导体基板接触通孔
CN106601718A (zh) 通孔上mtm反熔丝结构及其制备工艺
CN102881646A (zh) 铜金属覆盖层的制备方法
US8390326B2 (en) Method for fabrication of a semiconductor element and structure thereof
CN102938393B (zh) 铜金属覆盖层的制备方法
CN102881647A (zh) 铜金属覆盖层的制备方法
CN103633241B (zh) 忆阻存储器及其制造方法
CN102347309A (zh) 电熔丝结构及其形成方法
CN103187356B (zh) 一种半导体芯片以及金属间介质层的制作方法
CN103094091B (zh) 半导体器件的刻蚀方法
CN104979282A (zh) 一种降低mtm反熔丝介质漏电流的工艺方法
CN109727909A (zh) 一种通孔下mtm反熔丝的制备方法
CN103700648B (zh) 用于高温电路的金属互连结构及制备方法
CN104701295A (zh) 电熔丝结构及其形成方法
US7973559B2 (en) Method for fabrication of a semiconductor element and structure thereof
CN105070708A (zh) 一种mtm反熔丝单元结构的制备方法
CN102915962A (zh) 铜金属覆盖层的制备方法
CN104637921B (zh) 一种半导体组件的非导电层结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant