CN104979282A - 一种降低mtm反熔丝介质漏电流的工艺方法 - Google Patents

一种降低mtm反熔丝介质漏电流的工艺方法 Download PDF

Info

Publication number
CN104979282A
CN104979282A CN201510315064.5A CN201510315064A CN104979282A CN 104979282 A CN104979282 A CN 104979282A CN 201510315064 A CN201510315064 A CN 201510315064A CN 104979282 A CN104979282 A CN 104979282A
Authority
CN
China
Prior art keywords
layer
antifuse
mtm
deposit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510315064.5A
Other languages
English (en)
Inventor
吴建伟
肖志强
洪根深
高向东
汤赛楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201510315064.5A priority Critical patent/CN104979282A/zh
Publication of CN104979282A publication Critical patent/CN104979282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device

Abstract

本发明涉及集成电路技术领域，尤其是一种MTM反熔丝制作方法。包括以下步骤：A，在硅衬底与完成的器件层上依次进行金属间介质层淀积和下层金属层淀积；B，进行第一阻挡层淀积；C，进行反熔丝介质层淀积；D，对反熔丝介质层进行SSE工艺处理，提高反熔丝介质层的非晶化程度；E，进行第二阻挡层淀积；F，进行MTM反熔丝光刻和腐蚀工艺，形成MTM反熔丝结构的上极板部分；G，对下层金属层进行光刻和腐蚀工艺，形成MTM反熔丝下极板部分；H，进行第二金属间介质层淀积和上层金属层淀积，并对上层金属层进行光刻和腐蚀后，形成MTM反熔丝完整结构。本发明能够大幅改善反熔丝非晶化程度，提高反熔丝介质层的击穿一致性。

Description

一种降低MTM反熔丝介质漏电流的工艺方法
技术领域
本发明涉及集成电路的生产方法，具体地说是一种用于体硅CMOS和SOI（绝缘体上硅）材料的MTM（金属到金属）反熔丝介质反熔丝制作工艺。
背景技术
MTM反熔丝工艺通常应用于FPGA和PROM类电子产品，这类电路具有灵活性好，保密性强、抗辐射性能优异等特点，有着广泛的应用。
MTM反熔丝开关构建在两层金属之间，这就是所谓的MTM反熔丝。该反熔丝材料由反熔丝介质层和电介质层构成，反熔丝夹在顶层金属（如金属2）和用来连接的下层金属（如金属1）到顶层金属的通孔(via-plug)之间。
其主要的工作原理是采用大于反熔丝介质击穿电压的编程电压加在反熔丝的上下电极之间，在较短时间内（毫秒级）使反熔丝介质薄膜击穿，形成导电通道，此导电通道具有良好的电连接特性。通过以上过程使原来隔离的电路连接状态变化为导通连接状态，实现电路功能和存储状态的编程。由于反熔丝结构是平板电容结构，其面积的大小直接影响电容值的大小和漏电流的大小，因此采用先进工艺／特征尺寸缩小的过孔尺寸将减小反熔丝尺寸，从而减小互联电容更有利于提高集成电路集成度和速度。
MTM反熔丝结构的制作工艺中，通常采用反熔丝介质作为介质材料，在第一金属层淀积时同时将反熔丝介质材料和阻挡层材料（惰性金属：与反熔丝介质在工艺制程条件下不发生化合反应）同时淀积，接着进行反熔丝光刻和刻蚀，形成反熔丝极板；然后进行第一金属层光刻和刻蚀形成金属和反熔丝结构；接着进行PESiO2淀积，进行反熔丝通孔光刻和刻蚀，此时反熔丝通孔底部停止在阻挡层上；然后进行第二金属层淀积，通过第二金属层光刻和刻蚀后形成完成MTM反熔丝结构。
在含MTM反熔丝CMOS集成电路工艺中，通常在完成CMOS器件层后进行金属前介质淀积（PMD），在完成接触孔后进行第一金属淀积，阻挡层淀积，反熔丝介质淀积，阻挡层淀积，光刻MTM反熔丝，通过腐蚀工艺形成MTM反溶丝结构，进行第一金属层光刻腐蚀形成第一金属层布线层；最后进行金属间介质淀积（IMD），通孔光刻与腐蚀后形成通孔，进行第二金属层淀积，第二金属层光刻与腐蚀后形成第二金属层布线层次。其主要形成工艺流程如图1~图7所示：
第1步，如图1所示，在硅衬底与完成的器件层1上依次进行金属间介质层2淀积（IMD）和下层金属层3淀积，形成器件层1与金属布线层之间的隔离，并完成通孔；
第2步，如图2所示，在下层金属层3上进行第一阻挡层4淀积，所述第一阻挡层4为惰性金属，用于防止后面淀积的反熔丝介质层5与下层金属层3发生反应，造成失效；
第3步，如图3所示，采用磁控溅射工艺方法在第一阻挡层4上进行反熔丝介质层5淀积，这层材料作为MTM反熔丝的介质材料；
第4步，如图4所示，进行第二阻挡层6淀积，所述第二阻挡层6为惰性金属，用于防止淀积的反熔丝介质层5与上层金属层8发生反应，造成失效；
第5步，如图5所示，进行MTM反熔丝光刻和腐蚀工艺，形成MTM反熔丝结构的上极板部分，刻蚀停止在第二阻挡层6上；
第6步，如图6所示，对下层金属层3进行光刻和腐蚀工艺，形成MTM反熔丝下极板部分，刻蚀停止在金属前介质层2上；
第7步，如图7所示，进行第二金属间介质层7淀积，再对其光刻和腐蚀工艺，形成通孔结构；最后进行上层金属层8淀积，并对上层金属层8进行光刻和腐蚀后，形成MTM反熔丝完整结构。
通过以上主要的7个工艺过程形成了MTM反熔丝结构。但采用这种工艺形成的MTM反熔丝结构，其漏电流大，当整个集成电路采用大量的MTM反熔丝，其漏电流将巨大，无法满足电路应用要求，加上反熔丝介质淀积工艺存在的离散性，通常情况下电路的静态工作电流大，成品率低。
发明内容
本发明要解决的技术问题是提供一种降低MTM反熔丝介质漏电流的工艺方法，在相同的击穿电压下拥有更低的漏电特性，提高集成电路产品的成品率。
为了解决上述技术问题，本发明包括如下步骤：
A，在硅衬底与完成的器件层（1）上依次进行第一金属前介质层（2）淀积和下层金属层（3）淀积；
B，在下层金属层（3）上进行第一阻挡层（4）淀积，所述第一阻挡层（4）为惰性金属，用于防止后面淀积的反熔丝介质层（5）与下层金属层（3）发生反应，造成失效；
C，采用磁控溅射工艺方法在第一阻挡层（4）上进行反熔丝介质层（5）淀积，这层材料作为MTM反熔丝的介质材料；
D，对反熔丝介质层（5）进行氧离子处理工艺，形成二氧化硅层（8）；
E，进行第二阻挡层（6）淀积，所述第二阻挡层（6）为惰性金属，用于防止淀积的反熔丝介质层（5）与上层金属层（9）发生反应，造成失效；
F，进行MTM反熔丝光刻和腐蚀工艺，将部分二氧化硅层（8）和反熔丝介质层（5）腐蚀掉，形成MTM反熔丝结构的上极板部分，刻蚀停止在第一阻挡层（4）上；
G，对下层金属层（3）进行光刻和腐蚀工艺，形成MTM反熔丝下极板部分，刻蚀停止在第一金属前介质层（2）上；
H，进行第二金属间介质层（7）淀积，再对其光刻和腐蚀工艺，形成通孔结构；最后进行上层金属层（9）淀积，并对上层金属层（9）进行光刻和腐蚀后，形成MTM反熔丝完整结构。
优选地，所述第一金属间介质层和第二金属间介质层为二氧化硅。
所述第二阻挡层所述惰性金属为TiW或Ti的化合物。
所述下层金属层和上层金属层为铝。
所述反熔丝介质层为硅或其化合物。
本发明的有益技术效果是：1，对反熔丝介质材料进行氧离子处理工艺，具有良好的电学隔离特性；2，能够大幅改善反熔丝介质的漏电特性，降低集成电路的静态电流；3，加工工艺简单，可控性强，具有很强的操作性。
附图说明
图1到图7为传统MTM反熔丝制作方法；
图8到图15为本发明所述MTM反熔丝制作方法。
具体实施方式
本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
如图1所示，
本发明包括以下步骤：
A，如图8所示，在SEMI标准厚度的硅衬底与器件层1上采用PECVD（等离子体增强化学气相淀积）方法进行金属前介质层2淀积（PMD），本实施例中金属前介质层为二氧化硅，厚度为500nm~1200nm，接着采用磁控溅射方式将下层金属材料，如铝淀积到金属间介质层2上，厚度为400nm~800nm，形成下层金属层3；
B，如图9所示，在下层金属层3上进行第一阻挡层4淀积，所述第一阻挡层4为惰性金属，最好为TiW（钨化钛）或Ti（钛）的化合物，厚度为20nm~300nm，用于防止后面淀积的反熔丝介质层5与下层金属层3发生反应，造成失效；
C，如图10所示，采用磁控溅射工艺方法在第一阻挡层4上进行反熔丝介质层5淀积，厚度为30nm~150nm，所述反熔丝介质层5材料为硅或其化合物，这层材料作为MTM反熔丝的介质材料；
D，如图11所示，对反熔丝介质层5进行氧离子处理工艺，形成二氧化硅层8，厚度为1nm~5nm；
E，如图12所示，进行第二阻挡层6淀积，所述第二阻挡层6材料和第一阻挡层4材质相同，用于防止淀积的反熔丝介质层5与上层金属层9发生反应，造成失效；
F，进行MTM反熔丝光刻和腐蚀工艺，将部分二氧化硅层8和反熔丝介质层5腐蚀掉，形成MTM反熔丝结构的上极板部分，刻蚀停止在第一阻挡层4上；
G，如图14所示，对下层金属层3进行光刻和腐蚀工艺，形成MTM反熔丝下极板部分，刻蚀停止在第一金属前介质层2上；
H，如图15所示，采用PECVD方法进行第二金属间介质层7淀积，厚度为1080~1320nm，再对其光刻和腐蚀工艺，形成通孔结构；最后采用磁控溅射工艺方法进行上层金属层9淀积，厚度为450nm~1200nm，并对上层金属层9进行光刻和腐蚀后，形成MTM反熔丝完整结构。

Claims (5)

1.一种降低MTM反熔丝介质漏电流的工艺方法，其特征在于，包括以下步骤：
A，在硅衬底与完成的器件层（1）上依次进行第一金属前介质层（2）淀积和下层金属层（3）淀积；
B，在下层金属层（3）上进行第一阻挡层（4）淀积，所述第一阻挡层（4）为惰性金属，用于防止后面淀积的反熔丝介质层（5）与下层金属层（3）发生反应，造成失效；
C，采用磁控溅射工艺方法在第一阻挡层（4）上进行反熔丝介质层（5）淀积，这层材料作为MTM反熔丝的介质材料；
D，对反熔丝介质层（5）进行氧离子处理工艺，形成二氧化硅层（8）；
E，进行第二阻挡层（6）淀积，所述第二阻挡层（6）为惰性金属，用于防止淀积的反熔丝介质层（5）与上层金属层（9）发生反应，造成失效；
F，进行MTM反熔丝光刻和腐蚀工艺，将部分二氧化硅层（8）和反熔丝介质层（5）腐蚀掉，形成MTM反熔丝结构的上极板部分，刻蚀停止在第一阻挡层（4）上；
G，对下层金属层（3）进行光刻和腐蚀工艺，形成MTM反熔丝下极板部分，刻蚀停止在第一金属前介质层（2）上；
H，进行第二金属间介质层（7）淀积，再对其光刻和腐蚀工艺，形成通孔结构；最后进行上层金属层（9）淀积，并对上层金属层（9）进行光刻和腐蚀后，形成MTM反熔丝完整结构。
2.根据权利要求1所述的一种降低MTM反熔丝介质漏电流的工艺方法，其特征在于，所述第一金属前介质层（2）和第二金属间介质层（7）为二氧化硅。
3.根据权利要求1所述的一种降低反熔丝介质漏电流的工艺方法，其特征在于，所述下层金属层（3）和上层金属层（9）为铝。
4.根据权利要求1所述的一种降低MTM反熔丝介质漏电流的工艺方法，其特征在于，所述第二阻挡层（6）所述惰性金属为TiW或Ti的化合物。
5.根据权利要求1所述的一种降低MTM反熔丝介质漏电流的工艺方法，其特征在于，所述反熔丝介质层（5）为硅或其化合物。
CN201510315064.5A 2015-06-10 2015-06-10 一种降低mtm反熔丝介质漏电流的工艺方法 Pending CN104979282A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510315064.5A CN104979282A (zh) 2015-06-10 2015-06-10 一种降低mtm反熔丝介质漏电流的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510315064.5A CN104979282A (zh) 2015-06-10 2015-06-10 一种降低mtm反熔丝介质漏电流的工艺方法

Publications (1)

Publication Number Publication Date
CN104979282A true CN104979282A (zh) 2015-10-14

Family

ID=54275666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510315064.5A Pending CN104979282A (zh) 2015-06-10 2015-06-10 一种降低mtm反熔丝介质漏电流的工艺方法

Country Status (1)

Country Link
CN (1) CN104979282A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679743A (zh) * 2016-01-18 2016-06-15 中国电子科技集团公司第五十八研究所 一种通孔上mtm反熔丝单元结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682058A (en) * 1994-03-31 1997-10-28 Crosspoint Solutions, Inc. Multilayer antifuse with low leakage and method of manufacture therefor
CN1173736A (zh) * 1996-08-08 1998-02-18 松下电子工业株式会社 反熔断元件及其制造方法
US6392284B1 (en) * 1998-02-27 2002-05-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682058A (en) * 1994-03-31 1997-10-28 Crosspoint Solutions, Inc. Multilayer antifuse with low leakage and method of manufacture therefor
CN1173736A (zh) * 1996-08-08 1998-02-18 松下电子工业株式会社 反熔断元件及其制造方法
US6392284B1 (en) * 1998-02-27 2002-05-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
洪根深等: "用于可编程器件的MTM反熔丝特性研究", 《电子与封装》 *
葛袁静等: "《等离子体科学技术及其在工业中的应用》", 1 January 2011 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679743A (zh) * 2016-01-18 2016-06-15 中国电子科技集团公司第五十八研究所 一种通孔上mtm反熔丝单元结构的制备方法
CN105679743B (zh) * 2016-01-18 2018-07-17 中国电子科技集团公司第五十八研究所 一种通孔上mtm反熔丝单元结构的制备方法

Similar Documents

Publication Publication Date Title
CN102347298B (zh) 基板上的凸块结构与其形成方法
CN103523745A (zh) 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片
CN101593743A (zh) 集成电路元件
CN104241249A (zh) 硅通孔互连结构及其制作方法
US9041163B2 (en) Semiconductor structure and manufacturing method thereof
CN104037145B (zh) 用于晶片级封装的由垫限定的接触
US9865534B2 (en) Stress reduction apparatus
CN108713249A (zh) 低电容穿衬底穿孔结构
CN104979226A (zh) 一种铜的混合键合方法
CN104979282A (zh) 一种降低mtm反熔丝介质漏电流的工艺方法
CN104253087A (zh) 铝金属工艺接触孔的填充方法
CN104538374A (zh) 芯片尺寸封装的pin二极管及其制作方法
CN104900586A (zh) Mtm反熔丝制作方法
CN105679743B (zh) 一种通孔上mtm反熔丝单元结构的制备方法
CN105810596A (zh) 一种蚀刻型表面声滤波芯片封装结构的制造方法
US8772934B2 (en) Aluminum interconnection apparatus
TWI675440B (zh) 玻璃基板封裝及其製造方法
CN102383098A (zh) 形成金属化合物薄膜的方法
CN102364674B (zh) 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN103187356B (zh) 一种半导体芯片以及金属间介质层的制作方法
CN102446915B (zh) 一种金属—绝缘层—金属电容结构的制造工艺
CN104241146B (zh) 金属垫的形成方法及半导体结构
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
CN103177973B (zh) 一种加厚压焊块的制作方法
CN104253109A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151014