CN104253109A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104253109A
CN104253109A CN201310261391.8A CN201310261391A CN104253109A CN 104253109 A CN104253109 A CN 104253109A CN 201310261391 A CN201310261391 A CN 201310261391A CN 104253109 A CN104253109 A CN 104253109A
Authority
CN
China
Prior art keywords
layer
semiconductor device
manufacture method
substrate
diapire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310261391.8A
Other languages
English (en)
Inventor
李广宁
沈哲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310261391.8A priority Critical patent/CN104253109A/zh
Publication of CN104253109A publication Critical patent/CN104253109A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：一衬底，所述衬底具有至少一个通孔；形成于所述通孔侧壁和底壁上的填充材料层，所述填充材料层还具有一凹槽；以及形成于所述凹槽内的缓冲材料层。采用本发明的半导体器件可以有效避免因为填充材料层的残余应力而导致的分层问题，大幅提高了产品可靠性和良率。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着电子信息产业的快速发展，电子封装行业也快速发展，从传统的平面（2D）封装快速向三维（3D）封装技术发展，新的封装形式不断涌现。在众多的下一代三维（3D）互连电子封装技术中，硅通孔（Through-Silicon Via，简称TSV）被认为是3D封装的核心。
TSV已经被用来形成诸如MEMS和半导体器件之类的器件的层叠或3D布置中各层之间电连接。通常，TSV结构中使用的互连材料有铜、金、多晶硅、锡和锡铅焊料之类的导电材料，然而铜仍然是最好且是最优的选择，因为铜的导电性和抗电迁移性更高。
在TSV的制作过程中，要经历刻蚀、PECVD（等离子增强化学气相沉积）、PVD（物理气相沉积）、电镀、CMP（化学机械研磨）等多个复杂工艺步骤。TSV制作过程中的不同工艺之间的操作温度相差悬殊，而结构中不同材料的热膨胀系数均有所差别，例如，铜的膨胀系数是硅的膨胀系数的6倍，这就导致在最后的TSV结构中会积累由于热膨胀系数适配性较差而产生的工艺残余应力。残余应力的存在会严重影响电子器件的可靠性、降低电子器件的电气性能、影响产品的良率等。
如图1所示，经过上述工艺工程制作的TSV结构包括：衬底100、形成于所述衬底100中的通孔101、形成于所述通孔101的侧壁及底壁的绝缘层102、形成于所述绝缘层102的侧壁及底壁的阻挡层103和形成与所述阻挡层103上的填充材料层104。通常填充材料层104为铜，因为铜的膨胀系数与阻挡层103的膨胀系数差别比较大。因此，制作了TSV的晶圆在后续的可靠性测试中经常会出现通孔101内的填充材料层104和从阻挡层103上剥离的分层现象。如何解决TSV内部填充材料的应力问题，以提高电子器件的可靠性，已经成为TSV技术中的一个重要课题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以解决现有技术中TSV结构中填充材料层的残余应力而导致的分层问题，从而达到提高产品可靠性和良率的目的。
为解决上述技术问题，本发明提供一种半导体器件，包括：
一衬底，所述衬底具有至少一个通孔；
形成于所述通孔侧壁和底壁上的填充材料层，所述填充材料层还具有一凹槽；以及
形成于所述凹槽内的缓冲材料层。
可选的，在所述半导体器件中，所述填充材料层的材料为铜。
可选的，在所述半导体器件中，所述缓冲材料层的材料为苯并环丁烯。
可选的，在所述半导体器件中，所述填充材料层侧壁的厚度为2μm～4μm，所述缓冲材料层的直径为4μm～7μm。
可选的，所述半导体器件还包括：
形成于所述衬底上的介质层，所述通孔贯穿所述介质层和部分厚度的衬底；
形成于所述通孔侧壁和底壁上的绝缘层；
形成于所述绝缘层的侧壁和底壁上的阻挡层；以及
形成于所述阻挡层的侧壁和底壁上的种晶层；
其中，所述填充材料形成于所述种晶层的侧壁和底壁上。
可选的，在所述半导体器件中，所述绝缘层的材料为氧化硅，所述阻挡层的材料为碳氮化硅，所述种晶层的材料与所述填充材料层的材料相同。
相应的，本发明还提供一种半导体器件的制造方法，包括：
步骤一：提供一衬底，在所述衬底上形成至少一个通孔；
步骤二：将所述衬底放入电镀液中，采用电镀方法在所述通孔的侧壁和底壁上形成填充材料层，，所述填充材料层还具有一凹槽；以及
步骤三：采用等离子增强化学气相沉积方法，在所述凹槽内形成缓冲材料层。
可选的，在所述半导体器件的制造方法中，述填充材料层的材料为铜。
可选的，在所述半导体器件的制造方法中，所述缓冲材料层的材料为苯并环丁烯。
可选的，在所述半导体器件的制造方法中，所述填充材料层侧壁的厚度为2μm～4μm，所述缓冲材料层的直径为4μm～7μm。
可选的，在所述半导体器件的制造方法中，在所述步骤三中，以苯并环丁烯单体作为原料，以氦气为载气。
可选的，在所述半导体器件的制造方法中，所述苯并环丁烯单体作的流量为0.01g/min～0.03g/min，所述氦气的流量为为300sccm～600sccm。
可选的，在所述半导体器件的制造方法中，在所述步骤三中：所述等离子增强化学气相沉积方法的工作温度为300℃～500℃，工作的射频频率为13MHz～14MHz，工作功率为40W～60W，腔室压力为3torr～3.5torr。
可选的，在所述半导体器件的制造方法中，所述步骤一包括：
在所述衬底上形成介质层；以及
刻蚀所述介质层和衬底形成所述通孔，所述通孔贯穿所述介质层和部分厚度的衬底。
可选的，在所述半导体器件的制造方法中，在所述步骤一和步骤二之间还包括：
在所述通孔的侧壁和底壁上形成绝缘层；
在所述绝缘层的侧壁和底壁上形成阻挡层；以及
在所述阻挡层的侧壁和底壁上形成种晶层，
其中，所述填充材料层形成于所述种晶层的侧壁和底壁上。
可选的，在所述半导体器件的制造方法中，所述绝缘层的材料为氧化硅，所述阻挡层的材料为碳氮化硅，所述种晶层的材料与所述填充材料层的材料相同。
可选的，在所述半导体器件的制造方法中，所述电镀液包括加速剂和抑制剂。
可选的，在所述半导体器件的制造方法中，所述加速剂为聚二硫二丙烷磺酸钠，所述抑制剂为聚乙二醇、聚丙烯二醇和聚乙二醇中的一种或几种。
可选的，在所述半导体器件的制造方法中，所述加速剂的含量为1mL/L～2mL/L，所述抑制剂的含量为4mL/L～5mL/L。
在本发明的一种半导体器件中，在通孔中的填充材料层的凹槽内还形成有缓冲材料层。缓冲材料层给了填充材料层释放应力的形变空间，使得填充材料层在后续的制造过程中和使用工程中所产生的应力，可以得到及时释放，因此，也就避免了因为残余应力而导致的分层问题，从而实现了提高产品可靠性和良率的目的。
附图说明
图1为现有技术中的硅通孔的结构示意图；
图2为本发明一实施例的半导体器件的结构示意图；
图3为本发明一实施例的半导体器件制造方法的流程图；
图4至图6为本发明一实施例半导体器件制造方法各步骤中的器件结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，在TSV（Through-Silicon Via）的制造过程中，使填充材料层并不是完全将通孔填满，而是部分填充通孔，其余部分采用缓冲材料层填充，而缓冲材料层选用塑性性能好的材料，这样缓冲材料层就可以为填充材料层提供应力释放空间，以此避免填充材料层的应力残留，从而避免因为残余应力而导致的分层现象。
如图2所示，本发明一实施例的半导体器件200包括一衬底201、形成于所述衬底上的介质层202、贯穿所述介质层202和部分厚度的衬底201的通孔203、形成于所述通孔203侧壁和底壁上的绝缘层204、形成于所述绝缘层204的侧壁和底壁上的阻挡层205、形成于所述阻挡层205的侧壁和底壁上的种晶层206、形成于所述种晶层206的侧壁和底壁上的填充材料层207，所述填充材料层207还具有一凹槽2071、以及形成于所述凹槽2071内的缓冲材料层208。
优选的，所述缓冲材料层208可以选用塑性性能较好的材料，例如苯并环丁烯。在本实施例中，填充材料层207的材料为铜，所述绝缘层204的材料为氧化硅，所述阻挡层205的材料为碳氮化硅，所述种晶层206的材料与所述填充材料层207的材料相同。
为了保证填充材料层207的连接效果，同时保证缓冲材料层208能够为填充材料层207提供足够的应力形变空间，优选的，所述填充材料层207侧壁的厚度H为2μm～4μm，所述缓冲材料层208的直径D为4μm～7μm。
相应的，本发明还提供上述半导体器件200的制造方法。下面结合附图3至附图6详细说明本发明一实施例的半导体器件的制造方法。
图3为本发明一实施例的半导体器件的制造方法的流程图。在该实施例中，半导体器件的制造方法包括：
步骤S1：提供一衬底，在所述衬底上形成至少一个通孔；
步骤S2：将所述衬底放入电镀液中，采用电镀方法在所述通孔的侧壁和底壁上形成填充材料层，所述填充材料层还具有一凹槽；以及
步骤S3：采用等离子增强化学气相沉积方法，在所述凹槽内形成缓冲材料层。
首先，执行步骤S1，如图4所示，提供一衬底201；
具体而言，所述半导体衬底201可以是硅衬底、锗硅衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中所述半导体衬底201为硅衬底。
如图5所示，在所述衬底201上形成介质层202；接着，刻蚀所述介质层202和衬底201形成述通孔203，所述通孔203贯穿所述介质层202和部分厚度的衬底201；接着，在所述通孔203的侧壁和底壁上形成绝缘层204；接着，在所述绝缘层204的侧壁和底壁上形成阻挡层205；然后，在所述阻挡层205的侧壁和底壁上形成种晶层206。其中，所述绝缘层204的材料为氧化硅，所述阻挡层205的材料为碳氮化硅，种晶层206的材料为铜。
接着，执行步骤S2，将所述衬底201放入电镀液中，如图6所示，采用电镀方法在所述种晶层206的侧壁和底壁上形成填充材料层207，并使所述填充材料层还具有一凹槽2071;
具体而言，镀铜用的电镀液通常包括硫酸铜、硫酸、水以及各种添加剂。所述添加剂包括加速剂、抑制剂和平坦剂，所述加速剂为聚二硫二丙烷磺酸钠，所述抑制剂为聚乙二醇、聚丙烯二醇和聚乙二醇中的一种或几种。为了控制填充材料层207的电镀效果，优选的，所述加速剂的含量为1mL/L～2mL/L，所述抑制剂的含量为4mL/L～5mL/L。
接着，执行步骤S3，采用等离子增强化学气相沉积方法，在所述凹槽2071内形成缓冲材料层208。
所述缓冲材料层208的材料的选择，主要考虑其塑形性能以及工艺制造的难以程度，缓冲材料层208的塑形性能越好，其能够帮助填充材料层207释放应力的效果就越好。优选的，缓冲材料层208的材料为苯并环丁烯。
可以采用等离子增强化学气相沉积方法形成苯并环丁烯，其具体的工艺条件如下：以苯并环丁烯单体作为原料，以氦气为载气，所述苯并环丁烯单体的流量为0.01g/min～0.03g/min，所述氦气的流量为为300sccm～600sccm。所述等离子增强化学气相沉积方法的工作温度为300℃～500℃，工作的射频频率为13MHz～14MHz，工作功率为40W～60W，腔室压力为3torr～3.5torr。
接着，如图2所示，可以对所述缓冲材料层208和填充材料层207进行化学机械研磨，使其表面平坦化。至此，形成了如图2所示的半导体器件200。
综上所述，在本发明的半导体器件中，所述通孔的填充材料层并不是完全将通孔填满，是部分填充通孔而保留一凹槽，凹槽部分则采用缓冲材料层填充，而缓冲材料层选用塑性性能好的材料，这样缓冲材料层就可以为填充材料层提供应力释放空间，以此避免填充材料层的应力残留，从而避免因为残余应力而导致的分层现象，从而实现了提高产品可靠性和良率的目的。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (19)

1.一种半导体器件，其特征在于，包括：
一衬底，所述衬底具有至少一个通孔；
形成于所述通孔侧壁和底壁上的填充材料层，所述填充材料层还具有一凹槽；以及
形成于所述凹槽内的缓冲材料层。
2.如权利要求1所述的半导体器件，其特征在于，所述填充材料层的材料为铜。
3.如权利要求1所述的半导体器件，其特征在于，所述缓冲材料层的材料为苯并环丁烯。
4.如权利要求1所述的半导体器件，其特征在于，所述填充材料层侧壁的厚度为2μm～4μm，所述缓冲材料层的直径为4μm～7μm。
5.如权利要求1至4中任一项所述的半导体器件，其特征在于，还包括：
形成于所述衬底上的介质层，所述通孔贯穿所述介质层和部分厚度的衬底；
形成于所述通孔侧壁和底壁上的绝缘层；
形成于所述绝缘层的侧壁和底壁上的阻挡层；以及
形成于所述阻挡层的侧壁和底壁上的种晶层；
其中，所述填充材料形成于所述种晶层的侧壁和底壁上。
6.如权利要求5所述的半导体器件，其特征在于，所述绝缘层的材料为氧化硅，所述阻挡层的材料为碳氮化硅，所述种晶层的材料与所述填充材料层的材料相同。
7.一种半导体器件的制造方法，其特征在于，包括：
步骤一：提供一衬底，在所述衬底上形成至少一个通孔；
步骤二：将所述衬底放入电镀液中，采用电镀方法在所述通孔的侧壁和底壁上形成填充材料层，所述填充材料层还具有一凹槽；以及
步骤三：采用等离子增强化学气相沉积方法，在所述凹槽内形成缓冲材料层。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述填充材料层的材料为铜。
9.如权利要求7所述的半导体器件的制造方法，其特征在于，所述缓冲材料层的材料为苯并环丁烯。
10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述填充材料层侧壁的厚度为2μm～4μm，所述缓冲材料层的直径为4μm～7μm。
11.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤三中，以苯并环丁烯单体作为原料，以氦气为载气。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述苯并环丁烯单体的流量为0.01g/min～0.03g/min，所述氦气的流量为为300sccm～600sccm。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，在所述步骤三中：所述等离子增强化学气相沉积方法的工作温度为300℃～500℃，工作的射频频率为13MHz～14MHz，工作功率为40W～60W，腔室压力为3torr～3.5torr。
14.如权利要求7至13中任一项所述的半导体器件的制造方法，其特征在于，所述步骤一包括：
在所述衬底上形成介质层；以及
刻蚀所述介质层和衬底形成所述通孔，所述通孔贯穿所述介质层和部分厚度的衬底。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，在所述步骤一和步骤二之间还包括：
在所述通孔的侧壁和底壁上形成绝缘层；
在所述绝缘层的侧壁和底壁上形成阻挡层；以及
在所述阻挡层的侧壁和底壁上形成种晶层，
其中，所述填充材料层形成于所述种晶层的侧壁和底壁上。
16.如权利要求15所述的半导体器件的制造方法，其特征在于，所述绝缘层的材料为氧化硅，所述阻挡层的材料为碳氮化硅，所述种晶层的材料与所述填充材料层的材料相同。
17.如权利要求16所述的半导体器件的制造方法，其特征在于，所述电镀液包括加速剂和抑制剂。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，所述加速剂为聚二硫二丙烷磺酸钠，所述抑制剂为聚乙二醇、聚丙烯二醇和聚乙二醇中的一种或几种。
19.如权利要求18所述的半导体器件的制造方法，其特征在于，所述加速剂的含量为1mL/L～2mL/L，所述抑制剂的含量为4mL/L～5mL/L。
CN201310261391.8A 2013-06-26 2013-06-26 半导体器件及其制造方法 Pending CN104253109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310261391.8A CN104253109A (zh) 2013-06-26 2013-06-26 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310261391.8A CN104253109A (zh) 2013-06-26 2013-06-26 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN104253109A true CN104253109A (zh) 2014-12-31

Family

ID=52187874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310261391.8A Pending CN104253109A (zh) 2013-06-26 2013-06-26 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104253109A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206542A (zh) * 2016-07-21 2016-12-07 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174018A (ja) * 1998-12-01 2000-06-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
US20110108988A1 (en) * 2009-11-09 2011-05-12 Dong-Chan Lim Via structures and semiconductor devices having the via structures
US8202801B1 (en) * 2010-04-16 2012-06-19 Nanya Technology Corp. Method of fabricating a semiconductor device with through substrate via
CN102742000A (zh) * 2010-01-14 2012-10-17 新思科技有限公司 回收靠近硅通孔的可用集成电路芯片区域

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174018A (ja) * 1998-12-01 2000-06-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
CN101199049A (zh) * 2005-06-28 2008-06-11 英特尔公司 具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件
US20110108988A1 (en) * 2009-11-09 2011-05-12 Dong-Chan Lim Via structures and semiconductor devices having the via structures
CN102742000A (zh) * 2010-01-14 2012-10-17 新思科技有限公司 回收靠近硅通孔的可用集成电路芯片区域
US8202801B1 (en) * 2010-04-16 2012-06-19 Nanya Technology Corp. Method of fabricating a semiconductor device with through substrate via

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206542A (zh) * 2016-07-21 2016-12-07 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法

Similar Documents

Publication Publication Date Title
US8575725B2 (en) Through-silicon vias for semicondcutor substrate and method of manufacture
CN103400800B (zh) Bosch刻蚀方法
CN104078414B (zh) 硅通孔及其形成方法
US10062656B2 (en) Composite bond structure in stacked semiconductor structure
CN103367285B (zh) 一种通孔结构及其制作方法
CN105336670A (zh) 半导体结构及其形成方法
CN103456620B (zh) 半导体结构的形成方法
CN102208363A (zh) 一种形成穿透硅通孔的方法
CN104576508A (zh) 硅通孔的形成方法
CN102376641B (zh) 铜填充硅通孔的制作方法
CN103606534B (zh) 半导体结构的形成方法
CN102024786B (zh) 用于互连工艺中的半导体器件及其制造方法
CN103646918B (zh) 硅通孔的形成方法
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
CN104253109A (zh) 半导体器件及其制造方法
CN105826279A (zh) 半导体结构及其形成方法
CN104347490B (zh) 硅通孔填充的方法
CN104979268B (zh) 叠层结构的形成方法以及互连结构的形成方法
CN102496579B (zh) 一种在转接板上实现电绝缘的方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN106783801B (zh) 高密度soi封装基板及其制备方法
US20220375892A1 (en) Chip packaging method and chip packaging structure
CN103700622A (zh) 硅通孔的形成方法
CN105448809A (zh) 铜互连结构的形成方法
CN103545292A (zh) 穿硅通孔（tsv）结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141231