CN1173736A - 反熔断元件及其制造方法 - Google Patents
反熔断元件及其制造方法 Download PDFInfo
- Publication number
- CN1173736A CN1173736A CN97103004A CN97103004A CN1173736A CN 1173736 A CN1173736 A CN 1173736A CN 97103004 A CN97103004 A CN 97103004A CN 97103004 A CN97103004 A CN 97103004A CN 1173736 A CN1173736 A CN 1173736A
- Authority
- CN
- China
- Prior art keywords
- layer
- fusing
- electrode layer
- film
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 250
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 239000011229 interlayer Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 26
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000009545 invasion Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 122
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 241000278713 Theora Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明使得反熔断元件绝缘击穿耐压容易控制,并抑制其随机误差。其目的在于使电流电压特性能进行极性控制,抑制漏电流,防止导通状态时可靠性变差。本发明因此具有反熔断层为均匀厚度的平整形状,由非晶体硅膜、氮化硅膜和氧化硅膜组成的复合膜构成,反熔断层的电极层为氮化钛,其膜厚设定得比熔线进入到电极层的深度厚,控制电极间分隔绝缘膜的膜厚和反熔断区开口的斜坡,设定为上部电极层的阶跃覆盖率超过80%。
Description
本发明涉及近年来作为可编程元件受到关注的反熔断(antifuse)元件，尤其是在配线层间形成反熔断层的反熔断元件及其制造方法。
图3示出的是一例现有反熔断元件的截面构造(以特开平5-190677号公报为例)。图3中，1为第一层间绝缘膜，2为第一金属配线层，3为反熔断元件的下部电极层，4为第二层间绝缘膜，4a为第二层间绝缘膜4上形成的开口，5为反熔断层，6为反熔断元件的上部电极层，7为配置在上部电极层6与第二金属配线层8之间的阻挡金属(barrier metal)层。
通常反熔断层5由非晶体硅等构成，上部电极层6和下部电极层3由钛(Ti)等高熔点金属层构成，而第一金属配线层2和第二金属配线层8由铝合金(Al合金)构成。
反熔断元件在通常状态下起绝缘元件的作用，但反熔断层5加上比绝缘击穿耐压高的电压(通过编程)时，就形成上部电极层6与下部电极层3电导通的导电通路(下文称为熔线(fuse link))，从绝缘元件(截止状态)变为电阻元件(导通状态)。
通过在配线中间配置如上所述的反熔断元件，构成逻辑半导体集成电路器件或专用存储器(ROM)等，并让规定位置的反熔断元件有选择地导通，可使半导体集成电路器件具有规定功能，或对ROM进行编程。
接下来，根据图4所示的半导体集成电路器件的截面图就图3所示的现有反熔断元件的制造方法说明其工序。
先如图4(a)所示，在具有规定电路组成部分、绝缘膜的半导体衬底(未图示)上形成第一层间绝缘膜1，使其表面平整后，在其上淀积形成第一金属配线层2和下部电极层3。接着，覆盖下部电极层3和第一金属配线层2在整个面上形成第二层间绝缘膜4后，如图4(b)所示，有选择地除去要形成这种反熔断元件的部分，形成开口4a。接下来，如图4(c)所示，形成由非晶体硅等制成的反熔断层5和上部电极层6。再如图4(d)所示，形成阻挡金属层7和第二金属配线层8。
但现有反熔断元件难以控制其截止状态时的绝缘击穿耐压。这是因为，反熔断层5在第二层间绝缘膜4设置好开口以后形成，因而开口4a的内壁壁面与下部电极层所成的角部的膜厚比其他部分薄，并且要将该最薄部分的膜厚控制在规定厚度是非常困难的。
再者，由于反熔断层5的构成材料采用非晶体硅等，存在反熔断元件其电流电压特性在截止状态下的极性控制较困难，具体来说，漏电流特性对偏置方向依赖关系的控制较困难，反熔断元件在截止状态下的漏电流增加，而且还存在反熔断元件制造工序中非晶体硅膜等容易产生剥落等课题。
此外，反熔断元件的上部电极层6和下部电极层3由高熔点金属构成，因而存在这样的课题，反熔断元件由编程所形成的熔线部的上部电极层6或下部电极层3其膜厚较薄的话，熔线就进入到第一金属配线层2或第二金属配线层8，由此，构成第一金属配线层2或第二金属配线层8的铝便扩散至熔线，反熔断元件导通状态时的可靠性下降。
而且，还有构成上部电极层6和下部电极层3的高熔点金属采用钛(Ti)的情况下，工序当中热处理时钛与非晶体硅发生反应，反熔断元件截止状态时的绝缘击穿耐压其随机误差增加等课题。
此外，分离第一金属配线层2与第二金属配线层8用的第二层间绝缘膜4兼用于分离下部电极层3与上部电极层6用的绝缘膜，因而还存在开口4a宽高比大，上部电极层6最薄部的膜厚控制困难等课题。
本发明目的在于提供一种反熔断元件，其电流电压特性在截止状态时的极性控制成为可能，可抑制截止状态漏电流，抑制截止状态时绝缘击穿耐压的随机误差，并防止导通状态时可靠性下降。
本发明目的还在于提供一种在反熔断元件制造工艺过程中可防止构成反熔断层的绝缘膜剥落的制造方法。
本发明反熔断元件包括：绝缘膜上形成的第一配线层；第一配线层的平整区域上形成的平整的下部电极层；下部电极层上形成的平整的反熔断层；反熔断层上形成的上部电极层；与上部电极层连接的第二配线层。
本发明反熔断元件制造方法包括：在绝缘膜上形成第一配线层的工序；在第一配线层的平整区域上形成平整的下部电极层的工序；覆盖第一配线层、下部电极层和反熔断层以形成电极间分隔绝缘膜的工序；在电极间分隔绝缘膜上形成到达反熔断层的开口的工序；覆盖开口部分以形成上部电极层的工序。
图1是本发明反熔断元件一实施例的截面图。
图2(a)-(f)是本发明反熔断元件制造方法一实施例的工序说明图。
图3是一例现有反熔断元件的截面图。
图4(a)-(d)是该现有反熔断元件制造方法的工序说明图。
本发明权项1记载的发明，做成为反熔断层在下部电极上具有平整形状的结构，其厚度至少在下部电极与上部电极的相接部位一定，因而反熔断元件其截止状态时的绝缘击穿耐压容易控制。
权项2记载的发明，将反熔断层厚度做成均匀厚度，并非象现有反熔断层那样在层间绝缘膜4设置好开口以后才形成，因而没有反熔断层膜厚不均匀这种情况，容易控制截止状态时的绝缘击穿耐压。
权项3记载的发明，由氮化硅膜、非晶体硅膜和氧化硅膜构成反熔断层，使得反熔断元件其电流电压特性在截止状态下的极性控制成为可能，抑制反熔断元件截止状态时的漏电流，并且在反熔断元件制造工艺过程中可防止非晶体硅膜剥落。
权项4记载的发明，反熔断元件在非晶体硅膜的下部电极一侧设置氮化硅膜，而在其上部电极一侧设置氧化硅膜。通过在非晶体硅膜的下部电极一侧设置氮化硅膜，使得反熔断元件其电流电压特性在截止状态时的极性控制成为可能，并且在反熔断元件制造工艺过程中防止非晶体硅膜剥落。
而且，通过在非晶体硅膜的上部电极一侧设置氧化硅膜，来抑制反熔断元件截止状态时的漏电流。
权项5记载的发明，做成上部电极层和下部电极层各自的厚度大于上部电极层和下部电极层之间加电压后在反熔断层形成的导电通路(即熔线)分别进入到两电极层部分的长度这种结构，熔线与第一、第二配线层都不相接，因而可以防止反熔断元件导通状态时可靠性变差。
权项6记载的发明，反熔断元件做成为两电极层为氮化硅膜这种构成，抑制反熔断元件截止状态时绝缘击穿耐压的随机误差。
权项7记载的发明，包括：绝缘膜上形成的第一配线层；第一配线层的平整区域上形成的平整的下部电极层；下部电极层上形成的反熔断层；覆盖该反熔断层、下部电极层和第一配线层，并且在反熔断层上具有第一开口的电极间分隔绝缘膜；覆盖第一开口部分形成的上部电极层；具有第二开口使上部电极层的一部分露出的层间绝缘膜；在层间绝缘膜第二开口部分与上部电极层相连接形成的第二配线层；其中，做成为电极间分隔绝缘膜的厚度比层间绝缘膜厚度薄这种结构。因而，使得反熔断元件截止状态时的绝缘击穿耐压可以控制。
权项8记载的发明，第一开口形状为反熔断层一侧较窄、随着朝向与之相对一侧即朝向附图上方而变宽的斜坡形状，并且该斜坡形状做成为处于起落交界部位的上部电极层最薄部分的膜厚在上部电极层最厚部分的膜厚的80％至90％范围内，可以防止反熔断元件导通状态时可靠性变差。
权项9记载的发明，涉及反熔断元件制造方法，包括：在绝缘膜上形成第一配线层的工序；在第一配线层的平整区域上形成平整的下部电极层的工序；在下部电极层上形成平整的反熔断层的工序；覆盖第一配线层、下部电极层和反熔断层以形成电极间分隔绝缘膜的工序；电极间分隔绝缘膜形成有到达反熔断层的开口的工序；覆盖开口部分形成上部电极层的工序。因而，使得反熔断元件截止状态时的绝缘击穿耐压可以控制。
权项10记载的发明，形成反熔断层的工序包括：在下部电极层上形成氮化硅膜的工序；形成非晶体硅膜的工序；形成氧化硅膜的工序。因而，使得反熔断元件其电流电压特性在截止状态下的极性控制成为可能，抑制反熔断元件导通状态时的漏电流，制造工艺过程中可以防止非晶体硅膜剥落。
权项11记载的发明，形成氧化硅膜的工序是形成非晶体硅膜后利用等离子氧化在非晶体硅膜表面形成氧化硅膜的，可以抑制反熔断元件截止状态时的漏电流。
权项12记载的发明，反熔断层由非晶体硅膜组成，并且电极间分隔绝缘膜形成有到达反熔断层的开口后，对非晶体硅膜表面进行等离子氧化，可以抑制反熔断元件截止状态时的漏电流。
权项13记载的发明，电极间分隔绝缘膜形成有到达反熔断层的开口的工序包括：有选择地在电极间分隔绝缘膜上形成蚀刻掩模的工序；湿蚀刻以后再进行干蚀刻的工序。因而，可提高上部电极层在开口起落交界部的阶跃覆盖率，还可以提高等离子氧化速度。
权项14记载的发明，对非晶体硅膜表面进行等离子氧化的工序，利用在氧等离子体中进行处理的方法，在除去电极间分隔绝缘膜形成开口所采用的光敏保护膜的同时，靠氧等离子体氧化非晶体硅膜表面，因而可以使工艺简化。
以下就本发明较佳实施例参照附图加以说明。
图1示意的是本发明反熔断元件一实施例的截面构造。
如图1所示，本实施例中，第一层间绝缘膜1设在包含基于常规半导体集成电路器件制造技术形成的规定电路组成部分和绝缘膜的半导体衬底上(未图示)。第一配线层2和反熔断元件的下部电极层3顺序淀积在第一层间绝缘膜1上，形成为规定图案。这些第一配线层2和下部电极层3当中，至少将下部电极层3表面精加工达到平整。
下部电极层3上顺序按规定厚度淀积形成有氮化硅膜9和非晶体硅膜10，再在沿非晶体硅膜10正面的区域有选择地形成氧化硅膜12。由这些氮化硅膜9、非晶体硅膜10和氧化硅膜12组成的复合膜构成一定厚度的反熔断层13。
电极间分隔绝缘膜11覆盖在第一层间绝缘膜1中至少是除反熔断层13形成区以外的区域上，覆盖在第一配线层2、反熔断层13的侧面部分上和非晶体硅膜10上边一部分区域上。电极间分隔绝缘膜11在非晶体硅膜10上部区域有选择地设有第一开口11a。上述氧化硅膜12是非晶体硅膜10未被电极间分隔绝缘膜11覆盖的开口11a区域其正面被氧化后形成的。电极间分隔绝缘膜11的开口11a除其边缘部分外，做成非晶体硅膜10一侧较窄、朝向与之相反一侧变宽的斜坡形状。
反熔断元件的上部电极层6形成为在电极间分隔绝缘膜11的开口11a部位与反熔断层13的氧化硅膜12相接，并且遍及开口11a内周面至电极间分隔绝缘膜11其开口11a边缘部分。
在电极间分隔绝缘膜11和上部电极层6所选定区域上形成有第二层间绝缘膜4。该第二层间绝缘膜4在上部电极层6上的区域形成有第二开口4a，它具有从上部电极层6一侧朝向正面一侧变宽的斜坡形状。接着，在第二层间绝缘膜4上形成阻挡金属层7，使之在该第二开口4a部位与上部电极层6相接，接下来再在其上形成第二配线层8。
上面所述的上部电极层6和下部电极层3由氮化钛(TiN)等高熔点金属构成，第一配线层2和第二配线层8由铝合金，例如Al-Si-Cu合金或Al-Cu合金构成。
上部电极层6和下部电极层3的膜厚做成比编程后所形成的熔线进入到电极层的长度要大。
本实施例反熔断元件中，氮化硅膜9、非晶体硅膜10和氧化硅膜12构成的反熔断层13通过表面平整的下部电极层3在第一配线层2上构成为具有平整形状。因而，反熔断层13的膜厚一定，容易进行膜厚控制，因而容易将反熔断元件截止状态时的绝缘击穿耐压控制为规定值。
而且，本实施例是以在上部电极层6与下部电极层3之间，施加上部电极层6一侧相对下部电极层3为正极性的电压来写入为前提的结构。这时，同加与此相反极性的电压写入时相比，绝缘击穿耐压较低，希望能提高漏电流电平。
本实施例中，由于是使非晶体硅膜10居中，分别在其下部电极层3一侧设置氮化硅膜9，在上部电极层6一侧设置氧化硅膜12这种复合膜结构的反熔断层13，因而，可以将写入时所加电压设定为上部电极层6一侧相对下部电极层3为正的极性，并且降低反熔断元件截止状态时的漏电流。此外，可以防止反熔断元件制造工序过程中非晶体硅膜10剥落。
已知反熔断元件编程后形成的熔线内含有铝的话，反熔断元件导通状态时的可靠性就变差。本实施例的反熔断元件中，上部电极层6和下部电极层3的膜厚比编程后形成的熔线进入到电极层的长度要大，因而熔线不会到达第一配线层2或第二配线层8，构成第一配线层2或第二配线层8的铝不会扩散到熔线内，可以防止反熔断元件导通状态时可靠性变差。
而且，通过由氮化钛构成反熔断元件上部电极层6和下部电极层3，可以防止反熔断层1 3热处理工序中发生化学反应，抑制反熔断元件截止状态下绝缘击穿耐压的随机误差。
此外，通过将电极间分隔绝缘膜11设定得比第二层间绝缘膜4薄，反熔断元件截止状态下绝缘击穿耐压的随机误差可以控制。
再者，第一开口11a具有朝向上方变宽的斜坡形状，而且，该斜坡形状设定成处于起落交界部位的上部电极层6最薄部分的膜厚在上部电极层6最厚部分膜厚的80％至90％范围内，从而上部电极层6的膜厚控制成为可能，防止因编程后形成的熔线进入到第二配线层8而造成铝扩散至熔线，可防止反熔断元件导通状态时可靠性变差。
另外，本实施例是就反熔断层13做成上述复合膜、第一开口11a呈斜坡形状这种较佳结构进行说明的，但只要反熔断层13基本上为一定厚度，反熔断层13即便为单层结构，仍然能够获得本发明反熔断元件截止状态时绝缘击穿耐压能够控制这种效果。
图2(a)-2(f)为示意图1所示结构的反熔断元件制造方法一实施例的截面轮廓图。
先在具有规定电路组成部分和绝缘膜的半导体衬底(未图示)上形成第一层间绝缘膜1。使第一层间绝缘膜1表面平整化后，再如图2(a)所示，在该第一层间绝缘膜1上形成作为第一配线层2的金属层22和作为反熔断元件下部电极层3的金属层23。金属层22由铝合金，例如Al-Si-Cu合金或Al-Cu合金构成，其厚度为500-1000nm。而且，金属层23由氮化钛构成，其厚度为200-300nm。另外，编程后形成的熔线长度通常为50-150nm。
接着，如图2(b)所示，在作为反熔断元件下部电极层3的金属层23上顺序形成氮化硅膜和非晶体硅膜后，留下规定图案部分，有选择地除去其他部分，形成第一配线层2、反熔断元件下部电极层3，以及构成反熔断层的氮化硅膜9和非晶体硅膜10。由此在第一配线层2上形成规定厚度的反熔断层。另外，氮化硅膜9厚度为5-10nm，非晶体硅膜10厚度为50-100nm。
接下来，如图2(c)所示，通过采用四乙氧基硅烷(TEOS)的等离子体CVD形成厚度100-300nm(最好为150-250nm)的电极间分隔绝缘膜11后，再由溅射等将第一配线层2顶端产生的电极间分隔绝缘膜11的凸缘部除去，成为顺滑变化的形状。此后，由抗蚀剂材料制成的蚀刻掩模(未图示)覆盖电极间分隔绝缘膜11中除了反熔断区相应部分以外的其他部分，通过有选择地除去反熔断区相应部分，形成第一开口11a。另外，第一开口11a的形成最好用湿蚀刻后再由干蚀刻开口这种方法。由湿蚀刻除去第一开口11a边缘凸部，第一开口11a变成朝上变宽的斜坡形状，可提高上部电极层6起落交界部的阶跃覆盖率。而且，由湿蚀刻后进行的干蚀刻在非晶体硅膜10的表面形成损伤层，从而非晶体硅膜10表面的氧化速度提高。由此，可以靠用于除去形成开口所用的抗蚀剂的氧等离子体的灰化处理工序，使非晶体硅膜10的表面容易氧化。也就是说，可以将抗蚀剂除去工序与非晶体硅膜10的表面氧化工序合在一起，从而能简化工序。
接着，如图2(d)所示，形成200-300nm厚度氮化钛膜后，有选择地除去不要部分，形成规定图案的上部电极层6。这时，构成为反熔断元件上部电极层6最薄部分的膜厚超过最厚部分膜厚的80％。
接下来，如图2(e)所示，由采用TEOS的等离子体CVD法在上面所述的组成部分上淀积硅氧化物，使该淀积层表面平整，形成第二层间绝缘膜4。另外，第二层间绝缘膜4的厚度为500-1000nm。此后，将抗蚀剂膜作为掩模，在第二层间绝缘膜4上有选择地除去其上部电极层6上的部分，形成第二开口4a。
接着，如图2(f)所示，在上部电极层6第二开口4a处的露出部分上和第二层间绝缘膜4上顺序形成阻挡金属层7与第二配线层8。
本实施例制造方法，通过电极间分隔绝缘膜11淀积前形成构成反熔断层13的氮化硅膜9和非晶体硅膜10，这些膜的膜厚控制变得容易，反熔断元件截止状态时的绝缘击穿耐压能够控制。
而且，通过等离子氧化非晶体硅膜10的表面区域，可以形成均匀的氧化硅膜12，可以减小反熔断元件导通状态下的漏电流。
此外，通过湿蚀刻后的干蚀刻进行开口，在电极间分隔绝缘膜11上形成第一开口11a，可以在第一开口11a形成的起落交界部设置斜坡，从而作为上部电极层6的氮化钛膜的阶跃覆盖率提高，膜厚控制变得容易。因此，防止编程时熔线进入到第二配线层8，进而防止铝因此扩散到熔线变得容易，可以防止反熔断元件导通状态下可靠性变差。
此外，在电极间分隔绝缘膜11上形成第一开口11a的工序中采用的是干蚀刻，但靠此时非晶体硅膜10表面形成的损伤层的影响，可加快等离子氧化速度。因此，可以容易地在非晶体硅膜10上部形成氧化硅膜，可抑制反熔断元件导通状态下的漏电流。
又，在反熔断元件的电极间分隔绝缘膜11上形成第一开口11a后靠基于氧等离子体的灰化处理除去抗蚀剂时，同时可以将非晶体硅膜10的表面等离子氧化，因而工序可以简化。
另外，本实施例中，反熔断层13做成复合膜，第一开口11a的端缘部分做成具有斜坡形的形状，但不用说，只要反熔断层13在下部电极层3和上部电极层6相接区域部分的厚度基本上一定，即便反熔断层为单层绝缘膜，也能获得本发明中绝缘击穿耐压可控制这种效果。
综上所述，按照本发明，反熔断元件截止状态时的绝缘击穿耐压容易控制。此外，通过采用非晶体硅膜、氮化硅膜和氧化硅膜组成的复合膜作为反熔断层，使得反熔断元件截止状态下的电流电压特性的极性能控制，同时还获得可抑制截止状态时漏电流这种有益效果。
通过将上部电极层和下部电极层设定为比编程后形成的熔线进入到电极层的长度大的膜厚，可以防止反熔断元件导通状态时可靠性变差，而且，通过由氮化钛膜构成电极层，可以抑制反熔断元件截止状态下绝缘击穿耐压的随机误差。
反熔断元件使得电极间分隔绝缘膜的膜厚比使金属配线间绝缘的层间绝缘膜薄，并且电极间分隔绝缘膜设有的开口做成斜坡形状，因而可以防止反熔断元件导通状态时可靠性变差。
又，按照本发明的反熔断元件制造方法，形成下部电极层、反熔断层后再形成电极间分隔绝缘膜，在电极间分隔绝缘膜上形成开口，因而反熔断层膜厚均匀，绝缘击穿耐压容易控制。而且，通过采用将用作反熔断层的非晶体硅膜表面等离子氧化的工序，或是通过将湿蚀刻后干蚀刻的方法用于电极间分隔绝缘膜上形成开口的工序，可以制造反熔断元件截止状态时绝缘击穿耐压容易控制，能抑制绝缘击穿耐压的随机误差，电压电流特性可进行极性控制，抑制漏电流，而且能够防止导通状态时可靠性变差的出色的反熔断元件。
Claims (14)
1.一种反熔断元件，其特征在于包括：绝缘膜上形成的第一配线层；所述第一配线层的平整区域上形成的平整的下部电极层；所述下部电极层上形成的平整的反熔断层；所述反熔断层上形成的上部电极层；与所述上部电极层连接的第二配线层。
2.如权利要求1所述的反熔断元件，其特征在于，反熔断层具有均匀厚度。
3.如权利要求1所述的反熔断元件，其特征在于，反熔断层由非晶体硅膜、氮化硅膜和氧化硅膜构成。
4.如权利要求1所述的反熔断元件，其特征在于，下部电极层上顺序淀积氮化硅膜、非晶体硅膜和氧化硅膜，构成反熔断层。
5.如权利要求1所述的反熔断元件，其特征在于，上部电极层和下部电极层各自的厚度比在所述上部电极层与所述下部电极层之间加电压后在反熔断层中形成的导电通路进入到所述上部电极层和所述下部电极层的部分的长度要厚。
6.如权利要求1所述的反熔断元件，其特征在于，上部电极层和下部电极层为氮化钛膜。
7.一种反熔断元件，其特征在于包括：绝缘膜上形成的第一配线层；所述第一配线层的平整区域上形成的平整的下部电极层；形成于所述下部电极层上、淀积多层绝缘膜且形成均匀厚度的反熔断层；覆盖所述反熔断层、所述下部电极层和所述第一配线层，并在所述反熔断层上具有第一开口的电极间分隔绝缘膜；覆盖所述第一开口部分形成的上部电极层；具有使所述上部电极层一部分露出的第二开口的层间绝缘膜；通过所述层间绝缘膜的所述第二开口与所述上部电极层连接形成的第二配线层；其中，所述电极间分隔绝缘膜的厚度比所述层间绝缘膜的厚度薄。
8.如权利要求7所述的反熔断元件，其特征在于，电极间分隔绝缘膜的第一开口具有从反熔断层一侧朝向与之相对一侧变宽的斜坡形状，位于所述电极间分隔绝缘膜的所述第一开口形成的起落交界部的上部电极层，其最薄部分的膜厚在所述上部电极层最厚部分膜厚的80％至90％范围内。
9.一种反熔断元件制造方法，其特征在于包括：在绝缘膜上形成第一配线层的工序；在所述第一配线层的平整区域上形成平整的下部电极层的工序；在所述下部电极层上形成平整的反熔断层的工序；覆盖所述第一配线层、所述下部电极层和所述反熔断层形成电极间分隔绝缘膜的工序；所述电极间分隔绝缘膜形成到达所述反熔断层的开口的工序；覆盖所述电极间分隔绝缘膜开口部分形成上部电极层的工序。
10.如权利要求9所述的反熔断元件制造方法，其特征在于，形成反熔断层的工序包括：在下部电极层上形成氮化硅膜的工序；形成非晶体硅膜的工序；形成氧化硅膜的工序。
11.如权利要求10所述的反熔断元件制造方法，其特征在于，形成氧化硅膜的工序为通过等离子氧化在非晶体硅膜表面形成氧化硅膜的工序。
12.如权利要求10所述的反熔断元件制造方法，其特征在于，电极间分隔绝缘膜形成了到达非晶体硅膜的开口后，对所述非晶体硅膜表面进行等离子氧化，形成氧化硅膜。
13.如权利要求9所述的反熔断元件制造方法，其特征在于，电极间分隔绝缘膜形成到达反熔断层的开口的工序包括：在所述电极间分隔绝缘膜上有选择地形成蚀刻掩模的工序；湿蚀刻后进行干蚀刻的工序。
14.如权利要求12所述的反熔断元件制造方法，其特征在于，对非晶体硅膜表面进行等离子氧化的工序，是利用在氧等离子体中进行处理的方法，在除去电极间分隔绝缘膜形成开口所用的抗蚀剂膜的同时，由所述氧等离子体对所述非晶体硅膜表面进行氧化的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP209937/96 | 1996-08-08 | ||
| JP8209937A JPH1056066A (ja) | 1996-08-08 | 1996-08-08 | アンチヒューズ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1173736A true CN1173736A (zh) | 1998-02-18 |
Family
ID=16581138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97103004A Pending CN1173736A (zh) | 1996-08-08 | 1997-02-27 | 反熔断元件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5913138A (zh) |
| EP (1) | EP0823733A3 (zh) |
| JP (1) | JPH1056066A (zh) |
| KR (1) | KR100252574B1 (zh) |
| CN (1) | CN1173736A (zh) |
| SG (1) | SG54471A1 (zh) |
| TW (1) | TW428285B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715173A (zh) * | 2012-10-03 | 2014-04-09 | 精工电子有限公司 | 半导体集成电路装置 |
| CN104979282A (zh) * | 2015-06-10 | 2015-10-14 | 中国电子科技集团公司第五十八研究所 | 一种降低mtm反熔丝介质漏电流的工艺方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| JP3027195B2 (ja) | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| US6541363B2 (en) | 1996-10-17 | 2003-04-01 | Guobiao Zhang | Antifuse manufacturing process |
| DE19931082B4 (de) * | 1999-07-06 | 2005-02-24 | Robert Bosch Gmbh | Abgleichbares Halbleiterbauelement |
| US6774439B2 (en) * | 2000-02-17 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device using fuse/anti-fuse system |
| JP3629187B2 (ja) * | 2000-06-28 | 2005-03-16 | 株式会社東芝 | 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法 |
| GB0111384D0 (en) * | 2001-05-10 | 2001-07-04 | Esm Ltd | Design and processing of antifuse structure |
| US7816188B2 (en) | 2001-07-30 | 2010-10-19 | Sandisk 3D Llc | Process for fabricating a dielectric film using plasma oxidation |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| US6794726B2 (en) * | 2002-04-17 | 2004-09-21 | International Business Machines Corporation | MOS antifuse with low post-program resistance |
| US7196570B2 (en) * | 2004-05-05 | 2007-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple-time programmable resistance circuit |
| EP2076923B1 (en) | 2006-10-24 | 2012-08-15 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device including storage device and method for driving the same |
| JP5214213B2 (ja) * | 2006-10-24 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 記憶装置の駆動方法 |
| EP3688799A4 (en) * | 2017-09-28 | 2021-05-05 | INTEL Corporation | GROUP III-V SEMICONDUCTOR FUSES AND PROCEDURES FOR THEIR PRODUCTION |
| US11621225B2 (en) * | 2020-09-06 | 2023-04-04 | Nanya Technology Corporation | Electrical fuse matrix |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
| US5866937A (en) * | 1990-04-12 | 1999-02-02 | Actel Corporation | Double half via antifuse |
| US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| WO1993004499A1 (en) * | 1991-08-19 | 1993-03-04 | Crosspoint Solutions, Inc. | An improved antifuse and method of manufacture thereof |
| JPH05198681A (ja) * | 1991-10-23 | 1993-08-06 | Fujitsu Ltd | アンチヒューズを備えた半導体装置 |
| WO1994005041A1 (en) * | 1992-08-21 | 1994-03-03 | Xilinx, Inc. | Antifuse structure and method for forming |
| US5475253A (en) * | 1992-08-21 | 1995-12-12 | Xilinx, Inc. | Antifuse structure with increased breakdown at edges |
| EP0660408A1 (en) * | 1993-12-16 | 1995-06-28 | United Technologies Corporation | A method of manufacturing antifuse devices |
| US5440167A (en) * | 1994-02-23 | 1995-08-08 | Crosspoint Solutions, Inc. | Antifuse with double via contact and method of manufacture therefor |
| US5514900A (en) * | 1994-03-31 | 1996-05-07 | Crosspoint Solutions, Inc. | Mutlilayered antifuse with intermediate metal layer |
| US5682058A (en) * | 1994-03-31 | 1997-10-28 | Crosspoint Solutions, Inc. | Multilayer antifuse with low leakage and method of manufacture therefor |
| JPH0831944A (ja) * | 1994-07-15 | 1996-02-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3027195B2 (ja) * | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
-
1996
- 1996-08-08 JP JP8209937A patent/JPH1056066A/ja active Pending
-
1997
- 1997-02-19 TW TW086101962A patent/TW428285B/zh not_active IP Right Cessation
- 1997-02-25 SG SG1997000481A patent/SG54471A1/en unknown
- 1997-02-26 US US08/806,799 patent/US5913138A/en not_active Expired - Fee Related
- 1997-02-26 EP EP97103111A patent/EP0823733A3/en not_active Withdrawn
- 1997-02-27 CN CN97103004A patent/CN1173736A/zh active Pending
- 1997-02-28 KR KR1019970006615A patent/KR100252574B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715173A (zh) * | 2012-10-03 | 2014-04-09 | 精工电子有限公司 | 半导体集成电路装置 |
| CN103715173B (zh) * | 2012-10-03 | 2017-10-24 | 精工半导体有限公司 | 半导体集成电路装置 |
| CN104979282A (zh) * | 2015-06-10 | 2015-10-14 | 中国电子科技集团公司第五十八研究所 | 一种降低mtm反熔丝介质漏电流的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5913138A (en) | 1999-06-15 |
| KR100252574B1 (ko) | 2000-04-15 |
| EP0823733A3 (en) | 1998-07-15 |
| EP0823733A2 (en) | 1998-02-11 |
| TW428285B (en) | 2001-04-01 |
| KR19980018039A (ko) | 1998-06-05 |
| SG54471A1 (en) | 1998-11-16 |
| JPH1056066A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1173736A (zh) | 反熔断元件及其制造方法 | |
| CN1258216C (zh) | 形成多层导电线的方法 | |
| CN1200461C (zh) | 半导体器件及其制造方法 | |
| US6023102A (en) | Low resistance contact between circuit metal levels | |
| US5576576A (en) | Above via metal-to-metal antifuse | |
| CN1139111C (zh) | 半导体器件及其制造方法 | |
| CN1169209C (zh) | 铝连接的制作方法 | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1674251A (zh) | 半导体器件的制造方法及由此制造的半导体器件 | |
| CN101043028A (zh) | 半导体器件及其制造方法 | |
| CN1167338A (zh) | 半导体器件的制造方法 | |
| CN1484310A (zh) | 具有形成在多层布线结构中电容器的半导体器件 | |
| CN1516276A (zh) | 具有双覆盖层的半导体器件的互连及其制造方法 | |
| JPS6329961A (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| TWI232523B (en) | Damascene process and structure thereof | |
| CN1134835C (zh) | 半导体器件及其制造方法 | |
| KR20090020846A (ko) | 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 | |
| CN1518093A (zh) | 半导体器件及其制造方法 | |
| JP3954998B2 (ja) | 半導体装置およびその製造方法 | |
| CN1121717C (zh) | 制作半导体器件中多层互连的方法 | |
| CN1207771C (zh) | 使用氧化线层作为介电阻挡层的双镶嵌制程 | |
| CN1298044C (zh) | 半导体装置及其制造方法 | |
| US20070057376A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2010129693A (ja) | 半導体装置及びその製造方法 | |
| JP2001244331A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |