CN1167338A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1167338A
CN1167338A CN97110212A CN97110212A CN1167338A CN 1167338 A CN1167338 A CN 1167338A CN 97110212 A CN97110212 A CN 97110212A CN 97110212 A CN97110212 A CN 97110212A CN 1167338 A CN1167338 A CN 1167338A
Authority
CN
China
Prior art keywords
wiring
wiring material
nonproliferation film
film
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97110212A
Other languages
English (en)
Inventor
猪原正弘
亚南度M·B·
松能正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1167338A publication Critical patent/CN1167338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示一种半导体器件的制造方法，通过不用掩膜材料的各向异性蚀刻法除去层间连接孔底部的铜扩散防止膜之际，将不想除去铜扩散防止膜部分的铜扩散防止膜厚度做成比层间连接孔底的铜扩散防止膜厚度来得厚，借此来除去想要除去的铜扩散防止膜。本发明的制造方法通过除去层间连接孔底部的铜扩散防止膜，能实现布线的长寿命化及降低连接孔底部的电阻值。

Description

半导体器件的制造方法
本发明涉及多层布线构造中半导体器件的制造方法，特别是涉及去除连接在金属布线侧面上形成的布线材料扩散防止膜的层间连接孔的部分的制造方法。
用图来详细说明已有技术。图13(1)示出多层布线构造的半导体器件，图13(2)示出图13(1)的剖视图。在下层1291上形成的以铜为主要成分的金属布线1201的周围，形成为防止铜原子向层间绝缘膜1221扩散的铜扩散防止膜1211及1212。如果没有该铜扩散防止膜，则铜流向周围的层间绝缘膜，引起半导体元件的特性劣化，因此，在使用铜作为布线材料的场合，前述铜扩散防止膜是必不可缺的。
如图14所示，在图13的状态的半导体器件的所有面上形成铜扩散防止膜1213。在图15的层间绝缘膜1092上形成的层间连接孔1205和1206，以及在上层1293上形成的布线沟1294，均埋入以铜为主成分的布线材料(未图示)，由此，制造有多层布线构造的半导体器件。
图15是图14的半导体器件的层间连接孔1205和1206以及布线沟1294中埋入以铜为主成分的布线材料之后的层间连接孔1205附近的放大剖视图。如图15所示，在层间连接孔1205的底部1299有铜扩散防止膜。由于铜的扩散速度极慢，在如图15中的电流I1流动的场合，这一铜扩散防止膜妨碍了由电流流动产生的铜原子的移动，因此，在布线内1200和1201及层间连接孔内1205引起空隙(布线材料移动到布线中，在布线内引起的空隙现象)和希罗克斯电阻合金(ヒロツク)(布线材料在布线外发现的现象)，由此成为布线及层间连接孔的断线原因，因此缩短了布线寿命。而且，在铜扩散防止膜的电阻率比以铜为主成分的金属布线1200和1201的电阻率来得大的场合，造成层间连接孔1205的电阻增加。
如上所述，多层布线构造的半导体器件中使用以铜为主要成分的金属布线的场合，为防止前述金属布线中含有的铜原子向周围扩散，必须在前述金属布线的周围形成铜扩散防止膜。然而，如前述那样的布线构造的场合，这种铜扩散防止膜会招致由电子迁移而引起的断线和层间连接孔部分电阻增加的问题。
本发明的目的在于，通过除去层间连接孔底部的铜扩散防止膜，提供能使布线的长寿命化和连接孔底部的电阻值降低的半导体器件的制造方法。
为达到上述目的，本发明的特征在于，不采用掩膜材料而用各向异性蚀刻法除去层间连接孔底部的铜扩散防止膜的时候，将不想除去的铜扩散防止膜部分的铜扩散防止膜膜厚做得比层间连接孔底部的铜扩散防止膜的膜厚还要厚，借此，除去要想除去的铜扩散防止膜。
本发明能保留不想除去部分的铜扩散防止膜，而除去层间连接孔底部的铜扩散防止膜，因此，能解决因存在层间连接孔底部的铜扩散防止膜而引起的电子迁移和层间连接孔部分的电阻增大的问题。
图1表示本发明实施例1的半导体器件的制造工艺剖视图。
图2表示本发明实施例1的半导体器件的制造工艺剖视图。
图3表示本发明实施例1的半导体器件的制造工艺剖视图。
图4表示本发明实施例1的半导体器件的制造工艺剖视图。
图5表示本发明实施例2的半导体器件的制造工艺剖视图。
图6表示本发明实施例2的半导体器件的制造工艺剖视图。
图7表示本发明实施例3的半导体器件的制造工艺剖视图。
图8表示本发明实施例3的半导体器件的制造工艺剖视图。
图9表示本发明实施例3的半导体器件的制造工艺剖视图。
图10表示本发明实施例3的半导体器件的制造工艺剖视图。
图11表示本发明实施例4的半导体器件的制造工艺剖视图。
图12表示本发明实施例5的半导体器件的制造工艺剖视图。
图13表示以往的具有多层布线构造的半导体器件的制造工艺剖视图。
图14表示以往的具有多层布线构造的半导体器件的制造工艺剖视图。
图15表示以往的具有多层布线构造的半导体器件的层间连接孔附近的放大剖视图。
下面，参照附图对本发明的实施例进行说明。
实施例1
如图1(1)所示，用VCD法在半导体基片上形成由厚度为100μm左右的氮化硅构成的蚀刻阻挡膜100，在前述蚀刻阻挡膜100上用VCD法形成厚度为0.2～1.0μm左右的二氧化硅组成的层间绝缘膜105，在前述层间绝缘膜105上用一般的光刻法和各向异性蚀刻法形成布线沟110，用溅射法或VCD法在前述布线沟110的内面和前述层间绝缘膜105的表示形成厚为50nm左右的氮化硅组成的铜扩散防止膜115，在所述铜扩散防止膜115上用溅射法形成以铜为主要成分的布线材料120之后，用后退手段使之后退(进行研磨)直至露出所述层间绝缘膜105，在所述布线沟110上形成铜扩散防止膜和以铜为主要成分的金属布线(以下包括由纯铜构成的金属布线)，由此，形成作为布线使用的下层191。
这里，蚀刻阻挡膜中一般具有由二氧化硅组成的层间绝缘膜和足够好的蚀刻选择比，而且采用绝缘性优良的氮化硅。
后退手段中采用各向异性和加工控制性优良的蚀刻法或是利用活性种的化学蚀刻法(RIE法)。
在不想对半导体器件加多余热量时，也可用CMP装置研磨进行后退除去。
形成于布线沟内110的铜扩散防止膜，虽然使用能简便成膜的氮化硅膜是最有效果的一种，但铜是扩散速度极慢的一种材料，故也可采用电阻率高的非晶钛SiN、非晶钨SiN、氮化钛、钨、钽等。
其次如图1(2)所示，在层间绝缘膜105的上面用溅射法或CVD法形成厚50nm、由氮化硅组成的铜扩散防止膜125，在所述铜扩散防止膜125上用CVD法形成厚0.5μm左右的由二氧化硅组成的层间绝缘膜130，其上用CVD法形成厚100nm的由氮化硅组成的蚀刻阻挡膜135，再在其上用CVD法形成层间绝缘膜140，对所述层间的绝缘膜140采用一般光刻リングラフィ法和各向异性法形成布线沟145之后，所述布线沟145的内表面和层间绝缘膜140的表面上用CVD法形成厚50nm左右的由氮化硅组成的铜扩散防止膜150，借此，在层间绝缘膜130上面形成作为布线使用的上层192。
接着，如图2所示，在图1(2)的铜扩散防止膜150上涂布保护膜(未图示)，用一般的光刻法对该保护膜制作布线图案，以前述制成的布线图案为掩膜，采用各向异性蚀刻法，依次蚀刻除去铜扩散防止膜150、蚀刻保护膜135、层间绝缘膜130以及铜扩散保护膜125，使露出前述金属布线120，借此，形成连接上层192与下层191的层间连接孔155和160。
然后，如图3所示，对图2状态用CVD法形成厚50nm左右的由氮化硅组成的铜扩散防止膜165。而且这样一来，能够使布线沟底部170的铜扩散防止膜厚比层间连接孔底部175的铜扩散防止膜厚还来得厚(约2倍)，并且层间连接孔155和160的侧面也能形成铜扩散防止膜。
接着，如图4所示，对图3状态，不采用掩膜而采用各向异性蚀刻法除去层间连接孔底部175的铜扩散防止膜。这时，虽然布线沟底部170的铜扩散防止膜的一部分也被除去，但已如前所述，与层间连接孔底部175的铜扩散防止膜相比，布线沟底部170的铜扩散防止膜来得厚，因此，如图4所示，除去层间连接孔底部175的铜扩散防止膜，并能保留布线沟底部170的铜扩散防止膜。然后，在层间连接孔160与155、布线沟145中埋入以铜为主要成分的布线材料，借此，制造有多层布线构造的半导体器件。
如前述构成的本实施形态，因能保留层间连接孔底部以外的铜扩散防止膜，并能除去层间连接孔底部的铜扩散防止膜，所以能够解决因存在层间连接孔底部的铜扩散防止膜而引起的电子迁移与层间连接孔的电阻增加的问题。
实施例2
下面，参照附图对实例2详细地进行说明。如图5(1)所示，在半导体基片上面用CVD法形成厚100nm程度的氮化硅组成的蚀刻阻挡膜500，在所述蚀刻阻挡膜500的上面用CVD法形成厚0.2～1.0μm左右的由二氧化硅组成的层间绝缘膜505，前述层间绝缘膜505上用一般的光刻法及各向异性蚀刻法形成布线沟105，布线沟510的内表面及层间绝缘膜505的表面上用溅射法或CVD法形成厚50nm左右由氮化硅组成的铜扩散防止膜515之后，再在该铜扩散防止膜515上面用溅射法形成以铜为主要成分的布线材料520。
接着如图5(2)所示，用后退手段蚀刻除去铜扩散防止膜515和布线材料520，由此使层间绝缘层505的表面露出，并且也蚀刻除去一部分布线沟510内的铜扩散防止膜515与布线材料520。
这里，采用利用活性种的化学蚀刻法例如反应性离子蚀刻法(以下称作RIE法)作为后退手段。这种RIE法的各向异性与微细加工控制性均优。
其次如图5(3)所示，在露出的层间绝缘膜505与布线材料520的上面用CVD法形成由氮化硅组成的铜扩散防止膜516。
接下来如图5(4)所示，通过用RIE法或CMP装置研磨铜扩散防止膜516，使之后退直至露出所述层间绝缘层505，在布线沟510中形成铜扩散防止膜与以铜为主要成分的金属材料520，由此形成作为布线使用的下层591。
铜扩散防止膜515、516，虽然使用可简便成膜的氮化硅特殊最有效的一种，但铜是扩散速度极慢的一种材料，故也可采用电阻率比氮化硅还要低的非晶钛SiN、非晶钨SiN、氮化钛、钨、钽等。
其次如图6(1)所示，用与实施例1的图1(2)至图4的相同的工序，制造有多层布线构造的半导体器件。
由于本实施例的构成如前所述，因此，与实施例1相同，能保留层间连接孔底部以外的铜扩散防止膜，并除去层间连接孔底部的铜扩散防止膜，因而能够解决因存在层间连接孔底部的铜扩散防止膜而引起的电子迁移与层间连接孔的电阻增加的问题。
而且，本实施例与实施例1不同，由于层间绝缘膜505与530之间不存在铜扩散防止膜、因此如图6(2)所示那样，容易形成比下层591更为下层的连接通孔595。
实施例3
下面参照附图第三对实施例3详细地进行说明。如图7(1)所示，用与实施例1中的图1(1)相同的方法形成下层791。
接着如图7(2)所示，在层间绝缘膜705的上面用溅射法或CVD法形成厚50nm、由氮化硅组成的铜扩散防止膜725，铜扩散防止膜725的上面用CVD法形成厚0.5μm左右的、由二氧化硅组成的层间绝缘膜730，在其上用CVD法形成厚200nm左右的、由氮化硅组成的蚀刻阻挡膜735，采用一般的光刻法与各向异性蚀刻法在前述蚀刻阻挡膜735上制作层间连接孔形成用的布线图案，再在其上用CVD法形成层间绝缘膜740，由此，在层间绝缘膜730上形成作为布线用的上层792。此外，蚀刻阻挡膜735取200nm左右，厚度比实施例1中的更厚(约2倍)。
接着，如图8所示，在图7(2)状态下在层间绝缘膜740上涂布保护膜(未图示)，用一般的光刻法对上述保护膜制作布线图案，以制成布线图案的保护膜为掩膜，用各向异性蚀刻法蚀刻除去层间绝缘膜740，借此，形成布线沟745，与此同时，以蚀刻阻挡膜735为掩膜对层间绝缘膜730进行蚀刻除去，借此，同时形成层间接线孔760与755，使布线材料720的表面露出来。
在该工艺中，由于在形成布线沟745之后连续形成层间连接孔755和760，因此蚀刻阻挡膜735在形成布线沟745时起蚀刻阻挡膜作用，在形成层间连接孔755和760时起掩膜作用。为此，蚀刻阻挡膜735的膜厚在形成层间连接孔755和760时受到蚀刻除去，必须如前述那样将其厚度做得较厚，以免层间绝缘层730露出来，其膜厚决定于蚀刻条件(蚀刻气体种类和蚀刻时间等)和层间连接孔的蚀刻选择比等。
接着如图9所示，对图8的状态用溅射法或CVD法形成厚50nm、由氮化硅组成的铜扩散防止膜765。
接着，如图10所示，对图9的状态，不用掩膜而用各向异性蚀刻法蚀刻除去层间连接孔底部775的铜扩散防止膜765。这时，层间绝缘膜740的上表面和布线沟底部770的铜扩散防止膜765虽也同时被除去，但布线沟底部770由于存在蚀刻阻挡膜735，并不露出层间绝缘膜730。而且，此后在层间连接孔760和755及布线沟745中埋入以铜为主要成分的布线材料，由此，制成多层布线构造的半导体器件。
而且，如前所述，由于蚀刻阻挡膜735由具有防止铜扩散作用的物质(本实施形态中为氮化硅)所组成，因此布线材料中所含有的铜原子不会从布线沟底部770扩散到层间绝缘膜730中。
本实施例如前述构成，因此能除去层间连接孔底部的铜扩散防止膜，从而能解决因存在层间连接孔底部的铜扩散防止膜而引起电子迁移造成断线和层间连接孔的电阻增加的问题。
实施例4
下面，参照附图对实施例4详细地进行说明。如图11所，用与图5(1)至(4)所示完全相同的工艺，在层间绝缘膜1105上形成布线沟1110，在所述布线沟1110中埋入其周围由铜扩散防止膜1116和1115所被覆的布线材料1120，形成下层1191。
采用与实施例3所示的图7(2)至图10所示的完全相同的工艺，制成如图11(2)所示的多层布线构造的半导体器件。
铜扩散防止膜1116，虽然使用可简便成膜的氮化硅是最为有效的一种，但铜是扩散速度极慢的一种材料，故也可采用电阻率比氮化硅还低的非晶钛SiN、非晶钨SiN、氮化钛、钨、钽等。
本实施形态如前述构成，因与实施例3相同，能除去层间连接孔底部的铜扩散防止膜，所以能解决因存在层间连接孔底部的铜扩散防止膜而引起电子迁移造成断线和层间连接孔的电阻增加的问题。
前述的全部实施例，虽然在上层形成的布线沟145和745与下层形成的布线沟110和710是平行的，但也可如图12所示，上层布线1196与下层布线1197位置是扭曲的。
前述的实施例中虽然布线材料的主成份是铜，但也可以用铝作主成分(包括纯铝)。这种场合，使用壁垒金属代替铜扩散防止膜。
半导体器件的设计上，其布线的配置受到限制的场合，希望上层与下层的布线平走。
在下层布线与上层布线平走的场合，为了最短地连接上层布线与下层布线的层间连接，下层布线必须位于上层布线的正下面。然而，在上层和下层的布线做成扭曲位置时，因无其必要而增加了上层与下层的布线的配置自由度。
采用本发明，则因能够除去层间连接孔底部的铜扩散防止膜，所以能解决因存在层间连接孔底部的铜扩散防止膜而造成电子迁移及层间连接孔的电阻增加的问题，并能确实防止铜向层间绝缘膜的扩散。进而增加布线的配置自由度。
为此，本发明能用于要求布线低电阻化、长寿命化、配置自由度增加以及防止向铜等布线材料的周边流出的高集成度的DRAM中。
如前述那样构成的本发明，能够只除去层间连接孔底部的铜扩散防止膜。所以，能够抑制由于存在层间连接孔底部的铜扩散防止膜引起的电子迁移造成布线寿命缩短和层间连接孔的电阻增加使半导体器件的特性劣化。

Claims (26)

1.一种半导体器件的制造方法，在半导体基板上，使绝缘膜介于中间的不同层上形成的第1和第2铜布线相互电连接，其特征在于，包括下述工序：配设其周围由第1铜扩散防止膜包覆的所述第1铜布线的工序；在所述第1铜布线上形成有布线沟的层间绝缘膜的工序；在所述层间绝缘膜表面上形成第2铜扩散防止膜的工序；形成从所述布线沟底部至所述第1铜布线的连接孔的工序；在所述布线沟的底部和侧面与所述连接孔的底部和侧面上形成第3铜扩散防止膜的工序；通过各向异性蚀刻在所述布线沟侧面和所述连接孔侧面上保留所述第3铜扩散防止膜，但除去所述连接孔底部的所述第3铜扩散防止膜，使所述第1铜布线露出的工序；借助所述布线沟和所述连接孔中埋设的铜材料、形成与所述第1铜布线进行电气连接的所述第2铜布线的工序，借助于前述工序，能不通过所述第3铜扩散防止膜、直接连接所述第1铜布线与所述第2铜布线，而且所述连接孔的所述铜材料由所述第3铜扩散防止膜所包覆。
2.一种半导体器件的制造方法，在半导体基片上，使绝缘膜介于中间的不同层上形成的第1及第2铜布线相互电连接，其特征在于，包括下述工序：配设其周围由第1铜扩散防止膜包覆的所述第1铜布线的工序；顺次形成在所述第1铜布线的上面的第1层间绝缘膜、连接孔预定区域开孔的第2铜扩散防止膜以及形成布线沟的第2层间绝缘膜的工序；形成从所述布线沟底部通过所述第2铜扩散防止膜的开孔部分至所述第1铜布线的连接孔的工序；在所述布线沟的底部和侧面与所述连接孔的底部和侧面上形成第3铜扩散防止膜的工序；通过各向异性蚀刻在所述布线沟侧面和所述连接孔侧面上保留所述第3铜扩散防止膜，除去所述连接孔底部的所述第3铜扩散防止膜，使所述第1铜布线露出的工序；借助在所述布线沟和所述连接孔中埋设的铜材料、形成与所述第1铜布线进行电气连接的所述第2铜布线的工序，借助于前述工序，能不通过所述第3铜扩散防止膜直接连接所述第1铜布线与所述第2铜布线，而且所述连接孔的所述铜材料由所述第3铜扩散防止膜所包覆。
3.一种半导体器件的制造方法，其特征在于，包括下述工序：在半导体基片上，通过绝缘膜形成周围有由第1布线材料扩散防止膜包覆的第1布线的布线层的工序；在所述布线层上面层积形成有绝缘性的第1层间绝缘膜层、蚀刻阻挡膜、第2层间绝缘膜层的工序；在所述第2层间绝缘膜上形成第1布线沟的同时，在该第2层间绝缘膜的上面及所述第1布线沟的内表面上形成第2布线材料扩散防止膜的工序；有选择地除去在所述第1布线沟的底部的所述第2材料扩散防止膜、所述蚀刻阻挡膜、所述第1层间绝缘膜及包覆所述第1布线材料上面的所述第1布线材料扩散防止膜，使所述第1布线露出，由此形成层间连接孔的工序；在所述第2布线材料扩散防止膜表面及所述层间连接孔内侧面及所述第1布线材料的上面，形成第3布线材料扩散防止膜的工序；一边保留在所述层间连接孔内侧面及所述第1布线沟侧面上的所述第3布线材料扩散防止膜，一边除去所述第1布线材料上面的第2布线材料扩散防止膜的工序；在所述层间连接孔及所述第1布线沟中埋入第2布线材料的工序。
4.一种半导体器件的制造方法，其侧面有由布线材料扩散防止膜所包覆的布线的布线层通过绝缘膜进行层积形成，连接所述布线之间的导通孔，其特征在于，包括下述工序：形成侧面有由布线材料扩散防止膜包覆的第1布线材料的布线层的工序；借助在所述布线层上形成第1层间绝缘膜形成层间绝缘膜的工序；在所述层间绝缘膜层上形成蚀刻阻挡膜的工序；在所述蚀刻阻挡膜上形成第2层间绝缘膜的工序；在所述第2层间绝缘膜上涂布第1保护膜，然后用光刻法对所述第1布线材料上方的所述第1保护膜制作布线图案，以所述制成的布线图案的第1保护膜为掩膜，通过各向异性蚀刻法蚀刻除去第2层间绝缘膜直至所述蚀刻阻挡膜露出，由此，在所述第2层间绝缘膜上形成第1布线沟的工序；剥离所述第1保护膜之后，在所述第2层间绝缘膜上面及所述第1布线沟内面形成第1布线材料扩散防止膜的工序；在所述第1布线材料扩散防止膜上面涂布第2保护膜，通过光刻法对所述第1布线沟内的所述第2保护膜制作布线图案，以所述制成的布线图案的第2保护膜为掩膜，采用各向异性蚀刻法，除去在所述第1布线沟底部的所述第1布线材料扩散防止膜、所述蚀刻阻挡膜、所述第1层间绝缘膜及包覆在所述第1布线材料上面的所述布线材料扩散防止膜，使第1布线材料露出，由此形成层间连接孔的工序；剥离所述第2保护膜之后，至少在所述第1布线材料扩散防止膜表示面和所述层间连接孔侧面及所述第1布线材料的上面，形成第2布线材料扩散防止膜的工序；保留所述层间连接孔内侧面及所述第1布线沟侧面的第2布线材料扩散防止膜，并用各向异性蚀刻法除去所述第1布线材料的上面的第2布线材料扩散防止膜的工序；将第2布线材料埋入所述层间连接孔及所述第1布线沟的工序。
5.如权利要求3所述的半导体器件的制造方法，其特征还在于，形成所述布线层的工艺包括下列工序：通过光刻法及各向异性蚀刻法在第3层间绝缘膜上形成第2布线沟的工序；在所述第2布线沟中埋入所述第1布线材料之际，形成仅将与所述第1布线材料的所述第2布线沟相接的面用第3布线材料扩散防止膜包覆的第1布线材料的工序；在所述第3层间绝缘膜的上面和所述第2布线沟中埋入的所述第1布线材料的上面，形成第4布线材料扩散防止膜的工序。
6.如权利要求4所述的半导体器件的制造方法，其特征还在于，形成所述布线层的工艺包括下列工序：通过光刻法及各向异性蚀刻法在第3层间绝缘膜上形成第2布线沟的工序；在所述第2布线沟中埋入所述第1布线材料之际，形成仅将与所述第1布线材料的所述第2布线沟相接的面用第3布线材料扩散防止膜包覆的第1布线材料的工序；在所述第3层间绝缘膜的上面和所述第2布线沟中埋入的所述第1布线材料的上面，形成第4布线材料扩散防止膜的工序。
7.如权利要求3所述的半导体器件的制造方法，其特征还在于，形成所述布线层的工艺包括下列工序：通过光刻法及各向异性蚀刻法在第3层间绝缘膜上形成第2布线沟的工序；在所述第2布线沟的内面及所述第3层间绝缘膜的上面形成第3布线材料扩散防止膜的工序；在所述第1布线材料扩散防止膜的上面层积形成所述第1布线材料的工序；通过第1后退除去手段除去所述被层积形成的第3布线材料扩散防止膜及所述第1布线材料直至所述第3层间绝缘膜露出，同时还后退除去所述第2布线沟内的第3布线材料扩散防止膜及所述第1材料的一部分的工序；在至少一部分被除去的所述第2布线沟内的第3布线材料扩散防止膜及所述第1布线材料的上面，形成第4布线材料扩散防止膜的工序；仅在用第2后退除去手段部分除去所述第4布线材料扩散防止膜直至第3层间绝缘膜的所述布线沟内露出，保留第4有线扩散防止膜的工序。
8.如权利要求4所述的半导体器件制造方法，其特征还在于，形成所述布线层的工艺包括下列工序：通过光刻法及各向异性蚀刻法在第3层间绝缘膜上形成第2布线沟的工序；在所述第2布线沟的内面及所述第3层间绝缘膜的上面形成第3布线材料扩散防止膜的工序；在所述第1布线材料扩散防止膜的上面层积形成所述第1布线材料的工序；通过第1后退除去手段除去所述被层积形成的第3布线材料扩散防止膜及所述第1布线材料直至所述第3层间绝缘膜露出，同时还后退除去所述第2布线沟内的第3布线材料扩散防止膜及所述第1材料的一部分的工序；在至少一部分被除去的所述第2布线沟内的第3布线材料扩散防止膜及所述第1布线材料的上面，形成第4布线材料扩散防止膜的工序；仅在用第2后退除去手段部分除去所述第4布线材料扩散防止膜直至第3层间绝缘膜的所述布线沟内露出，保留第4有线扩散防止膜的工序布线扩散防止膜的工序。
9.一种半导体器件的制造方法，其特征在于，包括下述工序：在半导体基片上，通过绝缘膜形成周围有由第1布线材料扩散防止膜包覆的第1布线的布线层的工序；在所述布线层上面层积形成有绝缘性的第1层间绝缘膜层、连接孔预定区域开孔的第2布线材料扩散防止膜、第2层间绝缘膜层的工序；在所述第2层间绝缘膜上形成有第1布线沟的工序；通过所述第1布线沟底部的所述第2布线材料扩散防止膜的开孔区域，有选择地除去所述第1层间绝缘膜及包覆所述第1布线材料上面的所述第1布线材料扩散防止膜，使所述第1布线露出，由此形成层间连接孔的工序；在所述第2布线材料扩散防止膜表面及所述层间连接孔内侧面及所述第1布线材料的上面及第2层间绝缘膜表面上形成第3布线材料扩散防止膜的工序；一边保留在所述层间连接孔内侧面及所述第1布线沟侧面上的所述第3布线材料扩散防止膜，一边除出所述第1布线材料上面的第3布线材料扩散防止膜的工序；在所述层间连接孔及所述第1布线沟中埋入第2布线材料的工序。
10.一种半导体器件制造方法，其侧面有由布线材料扩散防止膜所包覆的布线的布线层通过层间绝缘膜进行层积形成，连接所述布线之间的导通孔，其特征在于，包括下述工序：形成侧面有由布线材料扩散防止膜包覆的第1布线材料的布线层的工序；借助在所述布线层上形成第1层间绝缘膜形成层间绝缘膜层的工序；在所述层间绝缘层上形成具有铜扩散防止功能的蚀刻阻挡膜的工序；在所述蚀刻阻挡膜上涂布第1保护膜，采用光刻法对所述第1布线材料的上方部分的所述第1保护膜制作布线图案，以制成的布线图案的第1保护膜为掩膜，用各用异性法蚀刻除去所述蚀刻阻挡膜，由此，形成层间连接孔形成用图案的工序；剥离所述第1保护膜之后，在所述层间连接孔形成用图案内及所述蚀刻阻挡膜的表面上形成第2层间绝缘膜的工序；在所述第2层间绝缘膜上涂布第2保护膜，用光刻法，至少对所述层间连接孔形成用图案上部的所述第2保护膜制作布线图案，用所述制成图案的第2保护膜作为掩膜，蚀刻除去第2层间绝缘膜，由此，形成第1布线沟，并且，以用于层间连接孔形成的制成图案的所述蚀刻阻挡膜及所述制成图案的第2保护膜作为掩膜，除去第1层间绝缘膜及包覆在所述第1布线材料上面的布线材料扩散防止膜，使所述第1布线材料露出，由此，形成层间连接孔的工序；剥离所述制成图案的第2保护膜后，在所述第1布线沟内面、所以第2层间绝缘膜的上面，所述层间连接孔的侧面以及所述已露出的第1布线材料的上面，形成第1布线材料扩散防止膜的工序；采用各向异性蚀刻法除去在所述第2层间绝缘膜的上面及所述第1布线材料上面的所述布线材料扩散防止膜的工序；在所述层间连接孔及所述第1布线沟中埋入第2布线材料的工序。
11.如权利要求9所述的半导体器件的制造方法，其特征还在于，形成所述布线层的工序包括下述工序：在第3层间绝缘膜上用光刻法和各向异性蚀刻法形成第二布线沟的工序；在所述第2布线沟埋入第1布线材料之际，用第3布线材料扩散防止膜包覆所述第1布线材料的侧面的工序。
12.如权利要求10所述的半导体器件制造方法，其特征还在于，形成所述布线层的工序包括下述工序：在第3层间绝缘膜上用光刻法和各向异性蚀刻法形成第二布线沟的工序；在所述第2布线沟埋入第1布线材料之际，用第3布线材料扩散防止膜包覆所述第1布线材料的侧面的工序。
13.如权利要求9所述的半导体装置制造方法，其特征还在于，形成所述布线层的工序包括下述工序：在第3层间绝缘膜用光刻法和各向异性蚀刻法形成第2布线沟的工序；在所述第2布线沟的内面和所述第3层间绝缘膜的上面形成第2布线材料扩散防止膜的工序；在所述第1布线材料扩散防止膜的上面积层形成第1布线材料，用第1后退除去手段后退除去所述被积层形成的第2布线材料扩散防止膜第1布线材料直所述第3层间绝缘膜露出，同时也后退除去所述第2布线沟内的第1布线材料扩散防止膜与所述第1布线材料的一部分的工序；在至少一部分被除去的所述第2布线沟内的第2布线材料扩散防止膜与所述第1布线材料的上面，形成第3布线材料扩散防止膜，并仅在用第2后退除去手段部分除去所述第3布线材料扩散防止膜直至第3层间绝缘膜的所述布线沟内露出，保留第3布线扩散防止膜的工序。
14.如权利要求10所述的半导体器件制造方法，其特征还在于，形成所述布线层的工序包括下述工序：在第3层间绝缘膜用光刻法和各向异性蚀刻法形成第2布线沟的工序；在所述第2布线沟的内面和所述第3层间绝缘膜的上面形成第2布线材料扩散防止膜的工序；在所述第1布线材料扩散防止膜的上面积层形成第1布线材料，用第1后退除去手段后退除去所述被积层形成的第2布线材料扩散防止膜第1布线材料直所述第3层间绝缘膜露出，同时也后退除去所述第2布线沟内的第1布线材料扩散防止膜与所述第1布线材料的一部分的工序；在至少一部分被除去的所述第2布线沟内的第2布线材料扩散防止膜与所述第1布线材料的上面，形成第3布线材料扩散防止膜，并仅在用第2后退除去手段部分除去所述第3布线材料扩散防止膜直至第3层间绝缘膜的所述布线沟内露出，保留第3布线扩散防止膜的工序。
15.如权利要求7所述的半导体器件制造方法，其特征还在于，所述第1及第2后退除去手段是利用活性种的化学蚀刻法。
16.如权利要求8所述的半导体器件制造方法，其特征还在于，所述第1及第2后退除去手段是利用活性种的化学蚀刻法。
17.如权利要求13所述的半导体器件制造方法，其特征还在于，所述第1及第2后退除去手段是利用活性种的化学蚀刻法。
18.如权利要求14所述的半导体器件制造方法，其特征还在于，所述第1及第2后退除去手段是利用活性种的化学蚀刻法。
19.如权利要求7所述的半导体器件制造方法，其特征还在于，所述第2后退除去手段是研磨法。
20.如权利要求8所述的半导体器件制造方法，其特征还在于，所述第2后退除去手段是研磨法。
21.如权利要求13所述的半导体器件制造方法，其特征还在于，所述第2后退除去手段是研磨法。
22.如权利要求14所述的半导体器件制造方法，其特征还在于，所述第2后退除去手段是研磨法。
23.如权利要求3所述的半导体器件制造方法，其特征还在于，所述蚀刻阻挡膜由氮化硅组成。
24.如权利要求4所述的半导体器件制造方法，其特征还在于，所述蚀刻阻挡膜由氮化硅组成。
25.如权利要求9所述的半导体器件制造方法，其特征还在于，所述蚀刻阻挡膜由氮化硅组成。
26.如权利要求10所述的半导体器件制造方法，其特征还在于，所述蚀刻阻挡膜由氮化硅组成。
CN97110212A 1996-03-25 1997-03-25 半导体器件的制造方法 Pending CN1167338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP067627/96 1996-03-25
JP8067627A JPH09260492A (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1167338A true CN1167338A (zh) 1997-12-10

Family

ID=13350417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97110212A Pending CN1167338A (zh) 1996-03-25 1997-03-25 半导体器件的制造方法

Country Status (6)

Country Link
US (1) US5966634A (zh)
EP (1) EP0798778A3 (zh)
JP (1) JPH09260492A (zh)
KR (1) KR970067543A (zh)
CN (1) CN1167338A (zh)
TW (1) TW406289B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
CN100449730C (zh) * 2001-03-27 2009-01-07 先进微装置公司 利用电介质阻挡层实施金属镶嵌的方法
CN101145598B (zh) * 2007-08-30 2010-08-11 复旦大学 一种改善CuxO电阻存储器疲劳特性的方法
CN101110393B (zh) * 2007-07-05 2012-03-07 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695000B2 (ja) * 1996-08-08 2005-09-14 株式会社ニコン 露光方法及び露光装置
US6169664B1 (en) * 1998-01-05 2001-01-02 Texas Instruments Incorporated Selective performance enhancements for interconnect conducting paths
US6235632B1 (en) * 1998-01-13 2001-05-22 Advanced Micro Devices, Inc. Tungsten plug formation
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
DE19843624C1 (de) * 1998-09-23 2000-06-15 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US6306732B1 (en) * 1998-10-09 2001-10-23 Advanced Micro Devices, Inc. Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
FR2789803B1 (fr) * 1999-02-12 2002-03-08 St Microelectronics Sa Procede de realisation d'une connexion metallique verticale dans un circuit integre
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
FR2798512B1 (fr) * 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
US6412786B1 (en) * 1999-11-24 2002-07-02 United Microelectronics Corp. Die seal ring
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
JP4005873B2 (ja) 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US20040155349A1 (en) * 2003-01-07 2004-08-12 Naofumi Nakamura Semiconductor device and method of fabricating the same
KR100660915B1 (ko) * 2006-02-03 2006-12-26 삼성전자주식회사 반도체 소자의 배선 형성 방법
US8079836B2 (en) * 2006-03-01 2011-12-20 Novartis Ag Method of operating a peristaltic pump
JP4155587B2 (ja) * 2006-04-06 2008-09-24 株式会社東芝 半導体装置の製造方法
JP2008078183A (ja) * 2006-09-19 2008-04-03 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
JP2008205122A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
US8017514B2 (en) * 2008-05-05 2011-09-13 International Business Machines Corporation Optically transparent wires for secure circuits and methods of making same
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
JP7278184B2 (ja) 2019-09-13 2023-05-19 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
JP3139781B2 (ja) * 1991-08-07 2001-03-05 沖電気工業株式会社 半導体装置およびその製造方法
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449730C (zh) * 2001-03-27 2009-01-07 先进微装置公司 利用电介质阻挡层实施金属镶嵌的方法
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
CN101110393B (zh) * 2007-07-05 2012-03-07 复旦大学 一种CuxO电阻存储器制备与铜互连工艺集成的方法
CN101145598B (zh) * 2007-08-30 2010-08-11 复旦大学 一种改善CuxO电阻存储器疲劳特性的方法

Also Published As

Publication number Publication date
TW406289B (en) 2000-09-21
EP0798778A2 (en) 1997-10-01
US5966634A (en) 1999-10-12
JPH09260492A (ja) 1997-10-03
EP0798778A3 (en) 1998-07-01
KR970067543A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
CN1167338A (zh) 半导体器件的制造方法
US6468894B1 (en) Metal interconnection structure with dummy vias
CN1211855C (zh) 带有冗余衬垫的铜导电线
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
CN1112730C (zh) 具有难熔金属覆盖的低阻金属导体线路和通路的器件
CN1832159A (zh) 半导体元件
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN1795552A (zh) 制造一种多层互连结构的方法
CN1604316A (zh) 利用多层布线防止低介电常数膜剥离的半导体器件
CN1641856A (zh) 牺牲无机聚合物金属间介质镶嵌布线和过孔衬里
CN1933124A (zh) 制造半导体器件的方法
CN1624917A (zh) 具有高品质因子的电感及其制造方法
CN1581475A (zh) 布线结构
JP2005529477A (ja) 集積回路における可溶性リンクの形成方法
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
US6350667B1 (en) Method of improving pad metal adhesion
CN1230901C (zh) 半导体装置
US20030227091A1 (en) Plating metal caps on conductive interconnect for wirebonding
KR0178406B1 (ko) 반도체 장치 제조방법
CN100341135C (zh) 半导体装置
CN101414576A (zh) 半导体器件及形成其阻挡金属层的方法
CN1501492A (zh) 一种具有空气间隔的集成电路结构及其制作方法
JP5613272B2 (ja) 半導体装置
CN1614765A (zh) 半导体器件及其制造方法
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1024142

Country of ref document: HK