CN101110393B - 一种CuxO电阻存储器制备与铜互连工艺集成的方法 - Google Patents

Abstract

本发明属微电子技术领域，具体是一种Cu_xO电阻存储器制备与铜互连工艺集成的方法。其步骤为：以Cu_xO存储介质上方形成的铜化合物介质层作为掩膜，或者以Cu_xO存储介质本身作为掩膜，刻蚀去除不需要形成存储介质的铜上的盖帽层。Cu_xO存储介质上方形成的铜化合物介质层是一种能够与盖帽层进行选择性刻蚀介质层，它可以为CuO、Cu_xN或CuON。这里，1<x≤2。形成Cu_xO存储介质的方法可是等离子氧化方法，也可以热氧化方法。本发明方法工艺简便，成本低，效果好。

Description

一种CuxO电阻存储器制备与铜互连工艺集成的方法

技术领域

本发明属于微电子技术领域，具体涉及一种Cu_xO电阻存储器制备与铜互连工艺集成的方法。 

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大。最近不挥发电阻存储器件(Resistive SwitchingMemory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下、在高阻和低阻间可逆转换的特性来存储信号，存储介质可以有很多种，包括二元或多元金属氧化物，甚至有机物，其中，Cu_xO(1<x≤2)由于易于不含有对常规CMOS工艺会造成污染的元素、低功耗等特性而受到高度关注。 

目前针对电阻存储应用，Cu_xO的制备方法有两类，一类采用热氧化方法^[1]，另一种采用等离子氧化工艺^[2]。 

Cu_xO电阻存储单元必须与其它的外围电路制造在一起才能应用，因此在制造中必须考虑怎样将Cu_xO制备方法与常规CMOS工艺集成在一起，以追求成本的最小化。 

发明内容

本发明的目的在于提供一种工艺简便，成本低廉，效果优越的Cu_xO电阻存储器制备与铜互连工艺集成的方法。 

本发明提供一种Cu_xO电阻存储器制备与常规大马士革铜互连工艺集成的方法，其步骤为：以Cu_xO存储介质上方形成的铜化合物介质层作为掩膜，或者以Cu_xO存储介质本身作为掩膜，刻蚀去除不需要形成存储介质的铜上的盖帽层。Cu_xO存储介质上方形成的铜化合物介质层是一种能够与盖帽层进行选择性刻蚀介质层，它可以为CuO、Cu_xN或CuON。这里，1<x≤2。形成Cu_xO存储介质的方法可是等离子氧化方法，也可以热氧化方法。 

与双大马士革铜互连工艺集成时，其步骤顺序为： 

常规的双大马士革铜互连工艺进行到沟槽和通孔图形刻蚀制作完毕，铜上方的盖帽层(liner)被打开前。 

(1)，对于除了需要生长Cu_xO存储介质的通孔以外的其它部分，采用常规光刻工艺，用光刻胶保护。 

(2)，用刻蚀方法去除要生长Cu_xO存储介质的铜线上方的衬垫层，暴露出下方的铜。在这个过程中，要生长Cu_xO存储介质的通孔以外的其它通孔则被光刻胶保护。

(3)，去除起保护作用的光刻胶。 

(4)，采用等离子氧化或者热氧化方法在暴露出铜的铜线上制备Cu_xO存储介质。 

(5)，以Cu_xO存储介质上方形成的铜化合物介质层或者Cu_xO存储介质本身作为掩膜，刻蚀去掉其它未生长存储介质的铜线上方的衬垫层。Cu_xO存储介质上方形成的铜化合物介质层是CuO时，可以通过控制氧化形成Cu_xO的工艺条件，在其上方同时形成；作为掩膜的Cu_xO存储介质可以是以具有存储特性的Cu₂O为主的材料，也可以是纯的Cu₂O层。 

(6)，以下的步骤都为常规的双大马士革工艺步骤，包括沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽层。 

与单大马士革铜互连工艺集成时，其特征步骤顺序为： 

常规的单大马士革铜互连工艺进行到铜塞上的沟槽形成完毕，铜栓上方的盖帽层(liner)被打开前。 

(1)，对于除了需要生长Cu_xO存储介质的沟槽以外的其它部分，采用常规光刻工艺，用光刻胶保护。 

(2)，用刻蚀方法去除要生长Cu_xO存储介质的铜栓上方的衬垫层，暴露出下方的铜。在这个过程中，要生长Cu_xO存储介质的沟槽以外的其它沟槽则被光刻胶保护。 

(3)，去除起保护作用的光刻胶。 

(4)，采用等离子氧化或者热氧化方法在暴露出铜的铜栓上制备Cu_xO存储介质。 

(5)，以下的步骤都为常规的单大马士革工艺步骤，包括沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽层。 

(6)，以Cu_xO存储介质上方形成的铜化合物介质层或者Cu_xO存储介质本身作为掩膜刻蚀去掉其它未生长存储介质的铜栓上方的衬垫层。Cu_xO存储介质上方形成的铜化合物介质层是CuO时，可以通过控制氧化形成Cu_xO的工艺条件，在其上方同时形成；作为掩膜的Cu_xO存储介质可以是以具有存储特性的Cu₂O为主的材料，也可以是纯的Cu₂O层。 

本发明方法工艺简单，成本低廉，效果优越。 

附图说明

图1为双大马士革工艺形成第二层铜布线开始前的横截面图。 

图2为沟槽和通孔图形刻蚀形成横截面图。 

图3为刻蚀需要形成存储单元上的盖帽层光刻后横截面图。 

图4为刻蚀需要形成Cu_xO存储介质铜线上的盖帽层完毕后横截面图。 

图5为去光刻胶后横截面图。 

图6a为第一层铜线上氧化形成为CuO层以及Cu₂O层复合层结构时横截面图。

图6b为第一层铜线上氧化形成为Cu₂O层时横截面图。 

图7a为用CuO层作为掩模层刻不需要形成Cu_xO存储介质铜线上的盖帽层完毕后横截面图。 

图7b为用Cu₂O层自身作为掩模层刻不需要形成Cu_xO存储介质铜线上的盖帽层完毕后横截面图。 

图8为图7a示结构的CuO层经过化学还原处理转变成Cu₂O层后的横截面图。 

图9为沉积扩散阻挡层后横截面图。 

图10为沉积籽晶层、电镀铜、退火后横截面图。 

图11为CMP、沉积第二层铜线上的盖帽层后横截面图。 

图12为为单大马士革工艺形成第一层铜布线上的铜栓开始前的横截面图。 

图13为通孔图形刻蚀形成横截面图。 

图14铜栓及其上盖帽层形成之后横截面图。 

图15为沟槽图形刻蚀形成横截面图。 

图16示为了刻蚀需要形成存储单元上的盖帽层而光刻之后的横截面图。 

图17为刻蚀需要形成Cu_xO存储介质铜栓上的盖帽层完毕后横截面图。 

图18为去光刻胶后横截面图。 

图19为铜栓上氧化形成为CuO层以及Cu₂O层复合层结构时横截面图。 

图20为用CuO层作为掩模层刻不需要形成Cu_xO存储介质铜栓上的盖帽层完毕后横截面图。 

图21为CuO层经过化学还原处理转变成Cu₂O层后的横截面图。 

图22为沉积扩散阻挡层后横截面图。 

图23为沉积籽晶层、电镀铜、退火、CMP至第二层铜线上的盖帽层形成后横截面图。 

图中标号：101第一层层间绝缘介质，102第二层层间绝缘介质，103第三层层间绝缘介质，201第一层刻蚀终止层，202第二层刻蚀终止层，203第三层刻蚀终止层，301第一层铜线上盖帽层，302第二层铜线上盖帽层，303铜栓上盖帽层，401第一层铜线周围扩散阻挡层，402铜栓周围扩散阻挡层，403第二层铜线周围扩散阻挡层，500第一层铜布线，501不需要形成Cu_xO存储介质的第一层铜布线，502需要形成Cu_xO存储介质的第一层铜布线，600为铜栓，601不需要形成Cu_xO存储介质的铜栓，602需要形成Cu_xO存储介质的铜栓，603第二层铜布线，700Cu₂O层，800CuO层，901沟槽和通孔，901a通孔，901b沟槽，902PMD层，903钨栓，904光刻胶。 

具体实施方式

在下文中结全图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度。 

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。 

实施例1，与双大马士革工艺的集成。 

图1至图11是根据本发明的实施方式一的剖面图，图1至图11示Cu_xO电阻存储器与双大马士革工艺集并形成于第一层铜布线与第二层布线之间的工艺方法，Cu_xO形成于第一次铜线之上、铜栓之下。但本发明并不限于本实施例。 

图1展示了经过常规的双大马士革铜互连工艺，进行到第一层铜布线制作结束，盖帽层、层间介质(IMD)、刻蚀终止层沉积结束后的剖面图。902为PMD层，是指第一层布线与MOS器件之间的介质层，它可以是掺磷的氧化硅PSG等介质材料；903为钨栓，它连接第一层布线与MOS器件；PMD层902以下图示为前端工艺形成的CMOS逻辑器件。501为第一层铜布线的一部分，其上方不生长存储介质，502为第一层铜布线的另一部分，其上方将形成存储介质；101、102、103为层间绝缘介质层，它可以为SiO₂或掺F或C的SiO₂等低k介质材料；201、202、203为刻蚀终止层，可以为Si₃N₄、SiON、SiCN；301为盖帽层(liner)，可以为Si₃N₄等介质材料，主要起铜的扩散阻挡作用和防止铜的电迁移等作用，401为扩散阻挡曾，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等 

图2为沟槽和通孔图形刻蚀制作完毕，铜上方的盖帽层(liner)被打开前的剖面图；901为刻蚀形成的沟槽和通孔。 

图3为光刻后剖面图，对需要形成Cu_xO存储介质的铜线502上的盖帽层301采用光刻胶曝光的办法，不需要形成Cu_xO存储介质的铜线501上的盖帽层301采用光刻胶保护，904为曝光后留下的光刻胶。 

图4为刻蚀需要形成Cu_xO存储介质铜线502上的盖帽层(liner)完毕示意图，通过干法刻蚀，去掉502层上的盖帽层，盖帽层301发生改变。 

图5为去掉光刻胶904以后的示意图。 

图6为通过等离子氧化或热氧化等方法形成Cu_xO存储介质示意图，800为CuO层，700为Cu₂O层；图6a为等离子氧化或热氧化后形成为CuO层800以及Cu₂O层700的复合层结构，图6b为等离子氧化或热氧化后形成Cu2O层700的单层结构；铜线501通过其 上的盖帽层301作掩模保护作用，而未被氧化。 

图7为刻蚀不需要形成Cu_xO存储介质铜线501上的盖帽层(liner)完毕示意图；图7a为刻蚀盖帽层301时，由于铜线502上的CuO层800与盖帽层301具有刻蚀选择性，用CuO层800作为掩模层示意图；图7a为刻蚀盖帽层301时，由于铜线502上的Cu₂O层700与盖帽层301具有刻蚀选择性，用Cu₂O层700作为掩模层示意图。 

图8为图7a结构CuO层800进行表面还原处理转换成Cu₂O层后示意图，CuO层800全部转换为具有存储介质特性的Cu₂O层700。 

图9为沉积扩散阻挡层后示意图，402为扩散阻挡层，对Cu向介质层的扩散有阻挡作用，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。 

图10为沉积籽晶层、电镀生长铜及退火后示意图，603为第二铜铜布线，600为连接第一层铜线501和第二层铜线603的铜栓。 

图11为CMP后沉积盖帽层后示意图，302为盖帽层(liner)，可以为Si₃N₄等介质材料，主要起铜的扩散阻挡作用和防止铜的电迁移等作用。 

接下来，将以图1到图11所示横截面剖面图解释本实施方式的具体工艺集成步骤。 

参考图1，经过常规的双大马士革铜互连工艺，进行到第一层铜布线制作结束，盖帽层301、层间介质(IMD)103、刻蚀终止层203沉积结束后，以此为该实施例的工艺集成步骤的起始步骤。 

本发明的进一步实施，参考图2，通过用两块不同掩模版，先后光刻刻蚀形成沟槽和通孔901，本发明中通孔901的形成不限于介质层102和103的先后刻蚀顺序。 

本发明的进一步实施，参考图3，用另一掩模版光刻、曝光，形成光刻胶904示图案。 

本发明的进一步实施，参考图4，干法刻蚀第一层铜布线502上的Si₃N₄盖帽层301，从而使将形成CuxO存储介质的第一层铜线501暴露。 

本发明的进一步实施，参考图5，采用常规湿法或干法灰化去光刻胶904。 

本发明的进一步实施，参考图6a，对已图案暴露层铜线5b进行等离子氧化，生成Cu₂O层700和表层CuO层800，可以通过控制等离子氧化的时间功率等条件控制CuO层800的厚度； 

在另一实施例中，参考图6b，对已图案暴露层铜线502进行等离子氧化，通过控制等离子氧化的时间功率等条件生成单层Cu₂O层700。 

本发明的进一步实施，参考图7a，干法刻蚀将不需要形成存储介质的第一层铜布线501上的盖帽层301，盖帽层301为氮化硅或其他硅基介质材料，一般采用含F基气体，此时 由于选择性刻蚀CuO层800不会被刻蚀掉，CuO层800实现了用来作为下面的Cu₂O层700及铜线502的掩模层； 

在另一实施例中，参考图7b，干法刻蚀将不需要形成存储介质的第一层铜布线501上的盖帽层301，采用刻蚀盖帽层301而不刻蚀Cu₂O层700的气体进行干法刻蚀，Cu₂O层700实现了掩模层的作用。 

本发明的进一步实施，参考图8，将CuO层800作还原处理，使800转变成Cu₂O层700，可以使用含羟胺成分的稳定溶液接触CuO层800将其还原转变成Cu₂O层700的一部分，此时Cu₂O层700均可以作为存储介质层。 

本发明的进一步实施，参考图9，通过Ar₂气等离子处理铜线501及Cu₂O层700表层的自然氧化铜，以增强与扩散层的粘附能力，然后CVD沉积Ta/TaN扩散阻挡层402。 

本发明的进一步实施，参考图10，生长籽晶层Cu，再电镀生长Cu，形成铜栓600及第二层铜线603，然后退火； 

本发明的进一步实施，参考图11，CMP，然后CVD沉积Si₃N₄盖帽层302。 

至此，第二层铜布线及氧化亚铜存储单元已经形成，其后铜互连工艺步骤不在发明内容之内，不再详述，以上步骤一共只使用三块掩模版和三步光刻步骤。 

实施例2，与单大马士革工艺的集成。 

图12至图23是根据本发明的实施方式二的剖面图，图12至图23示Cu_xO电阻存储器与单大马士革工艺集并形成于第一层铜布线与第二层布线之间的工艺方法，Cu_xO形成于第二次铜线之下、铜栓之上。但本发明并不限于本实施例。 

图12展示了经过常规的单大马士革铜互连工艺，进行到第一层铜布线制作结束，盖帽层301、层间介质(IMD)101沉积结束后的剖面图。902为PMD层，是指第一层布线与MOS器件之间的介质层，它可以是掺磷的氧化硅PSG等介质材料；903为钨塞，它连接第一层布线与MOS器件；PMD层902以下图示为前端工艺形成的CMOS逻辑器件。500为第一层铜布线；101、102为层间绝缘介质层，它可以为SiO₂或掺F或C的SiO₂等低k介质材料；201为刻蚀终止层，可以为Si₃N₄、SiON、SiCN；301为盖帽层(liner)，可以为Si₃N₄等介质材料，主要起铜的扩散阻挡作用和防止铜的电迁移等作用，401为扩散阻挡曾，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。 

图13为通孔图形刻蚀制作完毕，第一层铜线500被打开的剖面图；901a为刻蚀形成的通孔。

图14为铜栓、盖帽层制作完毕后的示意图，402为扩散阻挡层，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等；601为不需要形成CuxO存储介质的铜栓，602为需要形成CuxO存储介质的铜栓。 

图15为刻蚀层间介质形成沟槽901b完毕后示意图，103为层间绝缘介质层，它可以为SiO₂或掺F或C的SiO₂等低k介质材料；901b沟槽主要用来形成第二层铜线。 

图16为光刻后剖面图，对需要形成Cu_xO存储介质的铜线602上的盖帽层303采用光刻胶曝光的办法，不需要形成Cu_xO存储介质的铜线601上的盖帽层303采用光刻胶保护，904为曝光后留下的光刻胶。 

图17为刻蚀需要形成Cu_xO存储介质铜栓602上的盖帽层(liner)完毕示意图，通过干法刻蚀，去掉502层上的盖帽层，盖帽层303发生改变。 

图18为去掉光刻胶904以后的示意图。 

图19为通过等离子氧化或热氧化等方法形成Cu_xO存储介质示意图，800为CuO层，700为Cu₂O层，铜栓601上由于盖帽层303的掩模保护，没有被氧化。 

图20为刻蚀不需要形成Cu_xO存储介质的铜栓601上的盖帽层(liner)完毕后示意图。由于铜栓602上的CuO层800与盖帽层303具有刻蚀选择性，用CuO层800作为掩模层，保护下面的Cu₂O层700及铜线502的掩模层。 

图21为CuO层800进行表面还原处理转换成Cu₂O层后示意图，CuO层800全部转换为具有存储介质特性的Cu₂O层700。 

图22为沉积扩散阻挡层后示意图，403为扩散阻挡层，对Cu向介质层的扩散有阻挡作用，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。 

图23为沉积籽晶层、电镀生长铜、退火、CMP后沉积盖帽层后示意图，603为第二铜铜布线，302为盖帽层(liner)，可以为Si₃N₄等介质材料，主要起铜的扩散阻挡作用和防止铜的电迁移等作用。 

接下来，将以图12到图23所示横截面剖面图解释本实施方式的具体工艺集成步骤。 

参考图12，经过常规的单大马士革铜互连工艺，进行到第一层铜布线制作结束，盖帽层301、层间介质102沉积结束后，以此为该实施例的工艺集成步骤的起始步骤。 

本发明的进一步实施，参考图13，通过光刻、刻蚀盖帽层301和层间介质(IMD)102形成通孔901a。 

本发明的进一步实施，参考图14，CVD沉积Ta/TaN扩散阻挡层402，长籽晶层Cu， 再电镀生长Cu，形成铜栓601及602，CMP磨去多余的铜后CVD沉积Si₃N₄盖帽层303。 

本发明的进一步实施，参考图15，CVD沉积层间介质层103，然后通过光刻、刻蚀层间介质层103形成沟槽901b。 

本发明的进一步实施，参考图16，用另一掩模版光刻、曝光，形成光刻胶904示图案。 

本发明的进一步实施，参考图17，干法刻蚀铜栓602上的Si₃N₄盖帽层303，从而使将形成Cu_xO存储介质的铜栓602暴露。 

本发明的进一步实施，参考图18，采用常规湿法或干法灰化去光刻胶904。 

本发明的进一步实施，参考图19，对已图案暴露铜层602进行等离子氧化，生成Cu₂O层700和表层CuO层800，可以通过控制等离子氧化的时间功率等条件控制CuO层800的厚度。 

本发明的进一步实施，参考图20，干法刻蚀将不需要形成存储介质的铜栓601上的盖帽层303，盖帽层303为氮化硅或其他硅基介质材料，一般采用含F基气体，此时由于选择性刻蚀CuO层800不会被刻蚀掉，CuO层800实现了用来作为下面的Cu₂O层700及铜栓602的掩模层； 

本发明的进一步实施，参考图21，将CuO层800作还原处理，使800转变成Cu₂O层700，可以使用含羟胺成分的稳定溶液接触CuO层800将其还原转变成Cu₂O层700的一部分，此时Cu2O层700均可以作为存储介质层。 

本发明的进一步实施，参考图22，通过Ar₂气等离子处理铜栓601及Cu₂O层700表层的自然氧化铜，以增强与扩散层的粘附能力，然后CVD沉积Ta/TaN扩散阻挡层403。 

本发明的进一步实施，参考图13，生长籽晶层Cu，再电镀生长Cu，然后退火，CMP去掉多余的Cu，然后CVD沉积Si₃N₄盖帽层302，第二层铜线603形成。 

至此，第二层铜布线及氧化亚铜存储单元已经形成，其后铜互连工艺步骤不在发明内容之内，不再详述，以上步骤一共只使用三块掩模版和三步光刻步骤。 

参考文献 

， 

[1]An Chen，Sameer Haddad，Yi-Ching(Jean)Wu，Tzu-Ning Fang，Zhida Lan，StevenAvanzino，Suzette Pangrle，Matthew Buynoski，Manuj Rathor，Wei(Daisy)Cai，NickTripsas，Colin Bill，Michael VanBuskirk，Masao Taguchi， 

“Non-Volatile Resistive Switching for Advanced Memory Applications”，IEDM Tech.Dig.p.746(2005). 

[2]林殷茵“基于Cu_xO的电阻转换存储器及其制备技术”，专利申请号：200610147669.9

Claims (2)

1.一种Cu_xO电阻存储器制备与铜互连工艺集成的方法，其特征在于，对于双大马士革铜互连工艺，具体步骤如下：

(1)常规的双大马士革铜互连工艺进行到沟槽和通孔图形刻蚀制作完毕，铜线上方的第一盖帽层被打开前；

(2)对于除了需要生长Cu_xO存储介质的通孔以外的其它部分，采用常规光刻工艺，用光刻胶保护；

(3)用刻蚀方法去除所述铜线中的要生长Cu_xO存储介质的第一铜线上方的第一衬垫层，暴露出下方的第一铜线；在这个过程中，需要生长Cu_xO存储介质的通孔以外的其它通孔则被光刻胶保护；

(4)去除起保护作用的所述光刻胶；

(5)采用等离子氧化或者热氧化方法在暴露出铜的第一铜线上制备所述Cu_xO存储介质；

(6)以所述Cu_xO存储介质上方形成的铜化合物介质层或者以所述Cu_xO存储介质本身作为掩膜，刻蚀去掉所述铜线中的不需要生长Cu_xO存储介质的第二铜线上方的第二衬垫层；所述Cu_xO存储介质上方形成的铜化合物介质层是CuO时，通过控制氧化形成所述Cu_xO存储介质的工艺条件使CuO在所述Cu_xO存储介质上方同时形成；作为掩膜的所述Cu_xO存储介质是以具有存储特性的Cu₂O为主的材料，或者是纯的Cu₂O层；

(7)执行常规的双大马士革工艺步骤，包括沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积第三盖帽层；

其中，1＜x≤2。

2.一种Cu_xO电阻存储器制备与铜互连工艺集成的方法，其特征在于，对于单大马士革铜互连工艺，具体操作步骤如下：

(1)常规的单大马士革铜互连工艺进行到铜塞上的沟槽形成完毕，铜栓上方的第一盖帽层被打开前；

(2)对于除了需要生长Cu_xO存储介质的沟槽以外的其它部分，采用常规光刻工艺，用光刻胶保护；

(3)用刻蚀方法去除所述铜栓中的要生长Cu_xO存储介质的第一铜栓上方的第一衬垫层，暴露出下方的第一铜栓；在这个过程中，需要生长Cu_xO存储介质的沟槽以外的其它沟槽则被光刻胶保护；

(4)去除起保护作用的所述光刻胶；

(5)采用等离子氧化或者热氧化方法在暴露出铜的第一铜栓上制备Cu_xO存储介质；

(6)以所述Cu_xO存储介质上方形成的铜化合物介质层或者以所述Cu_xO存储介质本身作为掩膜，刻蚀去掉所述铜栓中的不需要生长存储介质的第二铜栓上方的第二衬垫层；所述Cu_xO存储介质上方形成的铜化合物介质层是CuO时，通过控制氧化形成所述Cu_xO存储介质的工艺条件使CuO在所述Cu_xO存储介质上方同时形成；作为掩膜的所述Cu_xO存储介质是以具有存储特性的Cu₂O为主的材料，或者是纯的Cu₂O层；

(7)执行常规的单大马士革工艺步骤，包括沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积第三盖帽层；

其中，1＜x≤2。

Images