CN101159284B - 一种自对准形成上电极的wox电阻存储器及其制造方法 - Google Patents

Abstract

本发明属微电子技术领域，具体提供了一种以自对准形成上电极的WO_x电阻存储器及制造方法。所述的存储器包括：下电极为铝互连工艺中层间钨栓塞，在钨栓塞上方形成的牺牲介质层和在牺牲介质层中形成的孔洞，位于孔洞中的钨栓塞氧化形成的WO_x存储介质，以自对准方式形成金属上电极于所述的WO_x存储介质之上和所述的牺牲介质层孔洞之中。在制作所述的电阻存储器时，以自对准形成的金属上电极层，无需为制作上电极图形增加掩膜和光刻步骤，减少工艺复杂度，可提高存储性能的可靠性和降低工艺成本。

Description

一种自对准形成上电极的WOx电阻存储器及其制造方法

技术领域

本发明属于微电子技术领域，具体提供一种以自对准形成上电极的WOx电阻存储器及其制造方法。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大。最近不挥发电阻存储器件(Resistive SwitchingMemory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下、在高阻和低阻间可逆转换的特性来存储信号，存储介质可以有很多种，包括二元或多元金属氧化物，甚至有机化合物，其中，二元金属氧化物由于其结构简单，速度快，功耗低，与传统CMOS工艺兼容性强，而受到高度关注。

WO_x(1＜x≤3)作为二元金属氧化物的一种，与Al互连工艺完美兼容，无需引入新材料，而且可以在钨塞上自对准形成WO_x存储介质，成本优势明显^[1]。

图1是目前报道的基于WO_x的‘金属/介质/金属’电阻存储器结构^[1]。WO_x存储介质401自对准形成于钨栓塞202的顶端，W栓塞作为下电极，上层互连线801a作为存储器上电极。在实际应用中，逻辑电路单元的钨栓塞201上不能形成WO_x，在制备存储器单元的同时，逻辑电路单元需要遮避起来，确保201不被氧化。因此，在图1所示结构中，存储器单元与逻辑电路单元需要分开制作，增加额外的光刻步骤制备上电极，从而增加工艺的复杂度和成本。

发明内容

本发明的目的在于提供一种以自对准形成上电极的WO_x电阻存储器及其制造方法，以降低工艺的复杂度及成本。

本发明在制作所述的电阻存储器时，在形成的WO_x存储介质上，通过自对准形成金属上电极，保证WO_x存储介质免受后续工艺步骤伤害，而且无需为制作上电极图形增加掩膜和光刻步骤，从而提高存储性能的可靠性和降低工艺成本。

本发明所述的WO_x电阻存储器，包括：下电极，为铝互连工艺中形成的钨栓塞；WO_x存储介质，在钨栓塞上方氧化形成；上电极，在形成WO_x存储介质后，以自对准方式形成于WO_x存储介质之上。

所述WO_x电阻存储器中，还可以包括，形成于WO_x存储介质和上电极之间的介质层。

本发明所述的WO_x电阻存储器的制造方法，上电极通过自对准形成于存储介质之上，同时又作为存储介质的保护层使之免受后续工艺步骤伤害，具体步骤包括：

在前端工艺结束后，形成钨栓塞；

在钨栓塞上沉积一介质层；

在介质层中需要形成存储器的位置制作出孔洞，不需要制作存储器的位置由介质层保护；

以介质层为掩模将位于所述孔洞中的钨栓塞氧化形成WO_x存储介质，其氧化方法是等离子氧化方法或热氧化方法，1＜x≤3；

采用自对准方式在所述孔洞中填充上电极金属材料；

采用化学机械抛光方法磨除多余的上电极材料，形成上电极于所述的介质层孔洞中；

以上电极为掩膜，回刻蚀介质层，停止于不需要制作存储器位置的钨栓塞；

接下来采用常规的铝互连工艺进行后续步骤，沉积阻挡层、Al、上阻挡层、抗反射层，光刻、刻蚀完成引线制作。

所述WO_x电阻存储器的制造方法，还包括：

自对准方式在孔洞中填充上电极金属材料之前，同样采用自对准方式在孔洞表面沉积覆盖一层介质层。

所述WO_x电阻存储器的制造方法，可以重复实现于铝互连的不同层的钨栓塞上。

在本发明过程中，上电极是以自对准方式形成于存储介质上，因此无需为制作上电极图形而采取曝光步骤或增加掩膜版，工艺简单，同时在后续的工艺过程中，以金属上电极作为存储介质的保护层，使得工艺步骤不会直接作用于存储介质上，保证器件可靠性。

本发明所述的制作方法，可用于形成于不同的互连层的钨栓塞上，形成三维堆叠结构。

附图说明

图1为常规WO_x的‘金属/介质/金属’电阻存储器结构图。

图2为前端工艺结束后，形成钨栓塞的横截面图。

图3为沉积牺牲介质层后横截面图。

图4为光刻形成存储单元的横截面图。

图5为部分刻蚀需形成存储介质钨栓塞上方牺牲介质层后的横截面图。

图6为去光刻胶后横截面图。

图7为完全刻蚀需形成存储介质钨栓塞上方牺牲介质层后的横截面图。

图8为氧化形成WO_x存储介质。

图9a为沉积WO_x存储介质上电极金属层后的横截面图。

图9b为WO_x存储介质上沉积一层介质层和上电极金属层之后截面图。

图10a为化学机械抛光上电极材料形成上电极之后横截面图。

图10b为化学机械抛光上电极材料及介质层之后形成上电极之后的横截面图。

图11为以上电极作掩膜，回刻蚀牺牲介质层后横截面图。

图12为沉积焊接层、上层金属引线材料、抗反射层之后的横截面图。

图13a为光刻、刻蚀形成上层金属引线后的横截面图。

图13b为光刻、刻蚀形成上层金属引线后的横截面图。

图中标号：000衬底晶体管，100第一层金属前介质层，102牺牲介质层，201不需要形成WO_x存储介质的钨栓塞，202需要形成WO_x存储介质的钨栓塞，301钨栓塞扩撒阻挡层，302焊接层，303 WO_x存储介质与上电极之间的介质层，401 WO_x存储介质，501存储单元光刻图形，501a部分刻蚀存储单元上方介质层后形成的孔洞，501b完全刻蚀存储单元上方介质层后形成的孔洞，601上电极金属材料，601a存储单元上电极，701光刻胶，801上层互连金属材料，801a为上层金属连线，901抗反射层。

具体实施方式

在下文中结全图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，所示大小并不代表实际尺寸。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。

图13a为根据本发明WO_x电阻存储器的一实施例的剖面图的一部分。

参考图13a，所示为为前端工艺结束后，形成钨栓塞的横截面图，第一层金属前介质层PMD 100形成于衬底晶体管000之上，它可以是掺磷的氧化硅PSG等介质材料，在PMD层中形成不需要形成WO_x存储介质的钨栓塞201和需要形成WO_x存储介质的钨栓塞202，钨栓塞连接第一层金属引线和衬底晶体管，在钨栓塞和PMD之间为扩散阻挡层301，防止W扩撒进入PMD及作为W的粘附层，可以是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。

PMD层100上形成牺牲介质层102，可以为Si₃N₄、SiON、SiCN，SiO₂；WO_x存储介质401形成于牺牲介质层102的孔洞501b中，上电极601a自对准形成于孔洞501b中，其尺寸与存储介质材料401大小相等且图案相同。

需要形成存储单元的钨栓塞上方形成WO_x存储介质层401，是通过图形氧化钨栓塞202形成，其中1＜x≤3，不需要形成存储单元的钨栓塞由牺牲介质层保护，不被氧化。

焊接层302形成与上层金属引线801与PMD100之间，主要起粘附作用，降低钨栓塞和金属引线之间的接触电阻，可以是Ti、TiN、Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。上层金属引线材料可以是Al，AlCu等。

抗反射层901位于金属层801之上，主要起减反射作用，提高光刻精度，可以是TiN，或SiON等非有机物以及起同样作用的有机物材料。

图13b为根据本发明WO_x电阻存储器的又一实施例的剖面图的一部分。

参考图13b，与图14a的唯一区别在于在上电极601a和存储介质层401之间增加一层介质层303，介质层303和上电极601a同时自对准形成与孔洞501之中，介质层303包围住上电极层601a。介质层303作为存储器的一部分，在存储器RESET操作过程中，由于介质层303电阻率大大高于存储介质层401低阻态的电阻率，介质层303能产生热量对存储介质层401加热，降低存储器复位操作(RESET)电流，同时也可以提高存储器电阻值，降低回路中漏电流，而且可以起到扩撒阻挡层作用，防止上电极601a扩散进入存储介质401使存储特性恶化。

图2至图13是根据本发明的实施方式的剖面图，图2至图14示WO_x电阻存储器与铝互连工艺集成，WO_x存储介质形成与金属层间钨栓塞之上。但本发明并不限于本实施例。

图2展示了经过常规的前端工艺，第一层金属引线之下钨栓塞制作结束后的剖面图。100为PMD层，是指第一层金属引线与衬底晶体管之间的介质层，它可以是掺磷的氧化硅PSG等介质材料；201为不需要形成WO_x存储介质的钨栓塞，202为需要形成WO_x存储介质的钨栓塞，它们连接第一层铝引线与衬底晶体管；

图3为沉积牺牲介质层102之后的横截面图，牺牲介质层用来自对准形成WO_x存储介质以及上电极；

图4为光刻形成存储单元图形的横截面图，把需要形成WO_x介质的区域暴露出来，其余部分受光刻胶保护，701为曝光之后留下的光刻胶。

图5为部分刻蚀需形成存储介质钨栓塞上方牺牲介质层后的横截面图，501a为刻蚀之后形成的凹孔。

图6为去光刻胶后横截面图。

图7为完全刻蚀需形成存储介质钨栓塞上方牺牲介质层后的横截面图，进一步刻蚀牺牲介质层，终止于钨栓塞，最终形成孔洞501b。

图8为氧化形成WO_x存储介质后的横截面图。氧化步骤可以是等离子体氧化，也可以是热氧化，形成WO_x存储介质401于钨栓塞之上。

图9a为沉积WO_x存储介质上电极金属层后的横截面图，601为上电极材料，可以是Al、AlCu、Ti、TiN、W等单层金属材料，也可以为Ti/TiN等复合层材料。

图9b为WO_x存储介质上沉积一层介质层和上电极金属层之后截面图，303为介质层，可以为是氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)、氧化铜(CuO)、氮化铜(Cu₃N)、氮氧化铜(CuON)，氧化钛(TiO_x)等材料，601为上电极材料，可以是Al、AlCu、Ti、TiN、W等单层金属材料，也可以为Ti/TiN等复合层材料。介质层303作为存储器的一部分，在存储器RESET操作过程中，由于介质层303电阻率大大高于存储介质层401低阻态的电阻率，介质层303能产生热量对存储介质层401加热，降低存储器复位操作(RESET)电流，同时也可以提高存储器电阻值，降低回路中漏电流，而且可以起到扩撒阻挡层作用，防止上电极601a扩散进入存储介质401使存储特性恶化。

图10a为化学机械抛光形成WO_x存储介质的上电极之后横截面图，上电极材料601经过CMP，形成上电极601a。

图10b为化学机械抛光上电极材料及介质层之后形成上电极之后的横截面图，上电极材料601经过CMP，形成上电极601a，电极周围由介质层包围。

图11为以上电极作掩膜，回刻蚀牺牲介质层后横截面图，金属材料跟介质材料获得良好的刻蚀选择比，因此无需增加任何光刻步骤，直接以上电极为掩膜，回刻蚀介质层102，终止于不需要形成存储介质的钨栓塞。

图12为沉积焊接层、上层金属引线材料、抗反射层之后的横截面图，焊接层主要起粘附作用，降低钨栓塞和金属引线之间的接触电阻，可以是Ti、TiN、Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。上层金属引线材料可以是Al，AlCu等，抗反射层，主要起减反射作用，提高光刻精度，可以是TiN，或SiON等非有机物以及起同样作用的有机物材料。

图13a和图13b为光刻、刻蚀形成上层金属引线801a后的横截面图，至此，第一层金属布线完成。

接下来，将以图2到图13所示横截面剖面图解释本实施方式的具体工艺集成步骤。

参考图2，经过常规的前端工艺，第一层金属引线之下钨栓塞制作结束后，以此为该实施例的工艺集成步骤的起始步骤。

本发明的进一步实施，参考图3，PECVD沉积一层Si₃N₄介质层，介质层102的厚度范围为20～2000nm，具体厚度由上电极601a所需要的厚度以及后面工艺步骤中介质层102层保证化学机械抛光能成功进行的厚度条件决定。

本发明的进一步实施，参考图4，通过掩膜版1#光刻形成光刻胶图案501，此掩膜版的图案1#决定了介质层开孔图案以及需要形成WO_x存储介质层的区域。

本发明的进一步实施，参考图5，通过RIE干法刻蚀Si₃N₄介质层102，转移光刻胶501的图案，形成凹孔501a。。

本发明的进一步实施，参考图6，通过常规干法灰化工艺去除光刻胶701，然后以湿法清洗去除RIE刻蚀剩余的氟化物残余物。

本发明的进一步实施，参考图7，继续RIE刻蚀介质层102直至钨栓塞打开，介质层中孔洞501b形成。

本发明的进一步实施，参考图8，对暴露的钨栓塞进行等离子氧化，此时介质层102起掩模作用。通过控制等离子氧化的时间、功率等条件，来调整形成的WO_x的性能及其厚度。

本发明的进一步实施，参考图9a，CVD沉积TiN层金属601于WO_x之上。

在另一实施例中，参考图9b，沉积一薄层的介质层303，再CVD沉积TiN层金属601作为上电极。介质层302的厚度范围为1～10nm，可以通过CVD形成，也可以通过原子层淀积(ALD)形成。

本发明的进一步实施，参考图10a，CMP上电极金属层TiN 601，以介质层102为CMP终止层，自对准形成上电极601a。

在另一实施例中，参考图10b，CMP上电极金属层TiN 601以及介质层303以介质层102为CMP终止层，自对准形成上电极601a。

本发明的进一步实施，参考图11，以上电极作掩膜，用RIE回刻蚀牺牲介质层，停止于钨栓塞。

本发明的进一步实施，参考图12，溅射Ti焊接层302、上层金属引线材料Al-Cu、抗反射层TiN。

本发明的进一步实施，参考图13a和13b，通过光刻定义金属引线图形，再通过RIE刻蚀形成Al-Cu布线801a。

至此，第一层Al布线及Cu_xO存储单元已经形成。

如上所述WO_x电阻存储器制备与铝互连工艺集成的方法可以在第一层铝布线结束之后或其他层铝布线结束前重复，基本步骤方法保持不变，因此可形成三维堆叠电阻存储器结构。

参考文献

[1]ChiaHua Ho，％E.K.Lai，^*M.D.Lee，+C.L.Pan，#Y.D.Yao，K.Y.Hsieh，Rich Liu，and C.Y.Lu，″A Highly Reliable Self-Aligned Graded Oxide WOx Resistance Memory：Conduction Mechanisms and Reliability″，Symposium on VLSI Techunology Digest of TechnicalPapers，p.228，2007。

Claims (9)

1.一种与铝互连工艺集成的WO_x电阻存储器，其特征在于包括

下电极，为互连线层间钨栓塞；

在所述钨栓塞上方形成的牺牲介质层和在牺牲介质层中形成的孔洞；

位于所述孔洞底部的钨栓塞氧化形成的WO_x存储介质，1＜x≤3，以及

以自对准方式形成于所述的WO_x存储介质之上和所述的牺牲介质层孔洞之中的金属上电极。

2.根据权利要求1所述的电阻存储器，其特征在于，所述牺牲介质层为Si₃N₄、SiON、SiCN、SiC或者SiO₂，或者为包含以上之一的复合层。

3.根据权利要求2所述的电阻存储器，其特征在于，所述牺牲介质层的的厚度范围为20～2000纳米。

4.根据权利要求1所述的电阻存储器，其特征在于，还包括位于所述上电极和所述存储介质层之间的第二介质层，所述第二介质层自对准形成于所述孔洞之中并包围住所述上电极层。

5.根据权利要求4所述的电阻存储器，其特征在于，所述第二介质层是氧化铝、氧化钽、氧化铜、氮化铜、氮氧化铜或者氧化钛。

6.根据权利要求4所述的电阻存储器，其特征在于，所述第二介质层是的厚度范围为1～10纳米，所述第二介质层通过原子层淀积形成。

7.根据权利要求1所述的电阻存储器，其特征在于，所述上电极为Al、AlCu、Ti、TiN或者W的单层金属材料，或者为Ti/TiN等的复合层材料。

8.一种制作如权利要求1所述的WO_x电阻存储器的方法，其特征在于存储器件的上电极以自对准方式形成，具体步骤为：

在前端工艺结束后，形成钨栓塞；

在所述钨栓塞上方形成牺牲介质层；

在需要制备存储介质的钨栓塞上方的牺牲质层中形成孔洞，而不需要制作存储器的钨栓塞由牺牲介质层保护；

以牺牲介质层为掩模将位于所述孔洞底部的钨栓塞氧化形成WO_x存储介质；

采用自对准方式在孔洞中填充上电极金属材料；

采用化学机械抛光方法磨除多余的上电极材料，形成上电极位于所述的牺牲介质层孔洞中的结构，在接下来的工艺集成过程中，上电极做为存储介质的保护层；

以上电极为掩膜，回刻蚀牺牲介质层，暴露不需要制作存储器的钨栓塞；

进一步采用常规的铝互连工艺进行后续工艺步骤，包括沉积焊接层、互连金属层、抗反射层，通过光刻、刻蚀，完成金属布线。

9.根据权利要求8所述的WO_x电阻存储器的制作方法，其特征在于还包括：

自对准方式在所述孔洞中填充上电极金属材料之前，同样采用自对准方式在所述孔洞中填充第二介质层。

Images