CN102339949B - 高可靠性一次可编程存储单元、存储器及其制备方法 - Google Patents

Abstract

本发明属于一次可编程存储器技术领域，具体为一种高可靠性一次可编程存储（OTP）单元、存储器及其制备方法。该OTP单元包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层。该存储介质层包括：第一金属氧化物层和第二金属氧化物层，第一和第二金属氧化物层之间形成用于编程的相邻接区域。该OTP包括按行和列排列的多个所述一次可编程存储单元。本发明OTP可靠性高、编程电压低、单元面积小、可集成于集成电路的后端结构中、工艺灵活性强，其制备方法相对简单、成本低。

Description

高可靠性一次可编程存储单元、存储器及其制备方法

技术领域

本发明属于一次可编程存储器（One-Time Programmable Memory，OTP）技术领域，具体涉及一种利用两种不同的相邻接的金属氧化层形成存储介质层的一次可编程存储单元、存储器及其制备方法，尤其涉及一种在上电极和下电极之间并联两个或两个以上存储介质层、以提高其可靠性的一次可编程存储单元、存储器及其制备方法。

背景技术

非挥发存储器在断电时仍能保持所存储的数据，这使得非挥发存储器在各种不同类型的电子设备中有着及其广泛的应用。一次可编程存储器（OTP）是常见的非挥发存储器中的一种，它通过字线和位线交叉的存储单元来存储逻辑信息，其中，常见的存储单元有熔丝、反熔丝和电荷俘获型器件（例如浮栅雪崩注入场效应管）。一次可编程存储器一般是不可重复编程的。

对于熔丝和反熔丝型OTP，需要一个高电压来击穿电容绝缘层，在电击穿过程中会有高功耗的损失。并且由于击穿电压较高，OTP 的功耗相对较大。并且随着器件尺寸的等比例缩小，基于氧化层（即绝缘层）击穿效应的OTP将遭遇软击穿（由于氧化层厚度变薄，发生软击穿的概率越大）的问题。

图1所示为现有技术的分裂结构（split structure）的 OTP单元结构示意图。该OTP单元利用形成于衬底上的栅氧介质层的击穿来实现OTP的编程。如图1所示，栅氧介质层包括厚度为D1的第一栅氧介质层11以及厚度为D2的第二栅氧介质层12，其中D2大于D1；第一栅氧介质层11以及第二栅氧介质层12均形成栅电极，即分别为栅电极13和栅电极14。栅电极13对应位于第一栅氧介质层11之上，栅电极14对应位于第二栅氧介质层12 之上。在该实施例中栅电极均为多晶硅。由于第一栅氧介质层11的厚度D1小于第二栅氧介质层的厚度D2，因此，在第一栅氧介质层11和第二栅氧介质层12的相邻接区域，也即栅氧分裂的位置，在栅电极13、14上同时偏置电压时，其电力线集中，场强局部增大，也最容易被击穿。第一栅氧介质层11和第二栅氧介质层12的相邻接区域即为该OTP的编程区域，被编程时，在编程区域中将出现击穿点。因此，这种结构能相对有效降低熔丝和反熔丝型OTP的编程电压。

但是，图1所示OTP单元还存在一下问题：

（1）由于是基于栅氧介质层击穿，栅氧介质层相对致密，所以击穿电压不会降低很多，编程电压大小主要还是取决于栅氧介质层的厚度，所以还是不能满足低编程电压的要求。

（2）栅氧介质层形成于用于形成有源器件的衬底之上，因此OTP单元同样是形成于前端，其一般是与其他有源器件的制造工艺相集成，所以，栅氧介质层的厚度是受限制的，OTP的栅氧介质层的厚度也不能灵活设计。

（3）当集成电路器件发展32纳米节点以下时，代替栅氧层的高k介质将普遍使用，图1所示的OTP单元的栅氧层也将由高k介质层替代，而这会导致漏电流增大，增加了OTP单元的功耗。

（4）由于栅氧介质层制作工艺等原因，易造成栅氧介质层的厚度波动，因此，OTP单元可能在预定的编程电压下难以被击穿编程，从而影响其可靠性。

发明内容

本发明的目的在于 提出一种可集成在集成电路的后端结构中的、能有效降低编程电压并提高其可靠性的一次可编程存储单元，存储器及其制备方法。

按照本发明的一个方面，提供一种一次可编程存储单元，其包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层，每个存储介质层包括：

第一金属氧化物层，其通过第一金属层和/或第一金属化合物层氧化形成；以及

第二金属氧化物层，其通过第二金属层和/或第二金属化合物层氧化形成；

其中，所述第一金属氧化物层和所述第二金属氧化物层之间形成用于编程的相邻接区域。

优选地，所述存储介质层为两个。每个所述存储介质层的第一金属氧化物层连接为一体，所述第一金属氧化物层与所述第二金属氧化物层之间形成两个或两个以上并联形式的相邻接区域。

按照本发明的一次可编程存储单元的一个技术方案，其中，所述下电极为所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层所构成。

所述第一金属氧化物层的厚度可以大于所述第二金属氧化物层的厚度。

按照本发明的一次可编程存储单元的一个优选技术方案，其中，所述一次可编程存储单元集成于集成电路的后端结构中。

所述后端结构可以为铜互连后端结构或铝互连后端结构。

优选地，所述存储介质层形成于所述铜互连后端结构的铜引线或通孔之上；所述第二金属层和/或第二金属化合物层为所述铜引线的扩散阻挡层，所述第一金属层和/或第一金属化合物层为所述铜引线的铜金属或者铜金属合金。所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层是在同一个铜引线上或在同一个通孔上。

优选地，所述存储介质层形成于铜互连后端结构或铝互连后端结构的钨栓塞之上，所述第二金属层和/或第二金属化合物层为所述钨栓塞的扩散阻挡层，所述第一金属层和/或第一金属化合物层为所述钨栓塞的钨金属或者钨金属合金。所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层是在同一个所述钨栓塞上。

优选地，所述扩散阻挡层为TaN/Ta、TiN/Ti或Ru/TaN，所述第二金属氧化物层为Ta₂O₅和/或TaON、TiOx和/或TiON、或者RuOx，其中，1＜x≤3。

优选地，所述存储介质层形成于所述铜互连后端结构的不同层的铜引线或铜通孔之上。

按照本发明的又一个方面，提供一种制备以上所述的一次可编程存储单元的方法，其包括以下步骤：

（1）构图形成第一金属层和/或第一金属化合物层以及第二金属层和/或第二金属化合物层；

（2）在所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层上覆盖介质层；

（3）构图打开所述介质层、以同时暴露所述第一金属层和/或第一金属化合物层、所述第二金属层和/或第二金属化合物层以及多个第一金属层和/或第一金属化合物层与所述第二金属层和/或第二金属化合物层的相邻接区域；

（4）氧化所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层以分别形成相邻接的第一金属氧化层和第二金属氧化层；以及

（5）在所述第一金属氧化层和第二金属氧化层上形成上电极。

优选地，所述第一金属层和/或第一金属化合物层与所述第二金属层和/或第二金属化合物层的相邻接区域为两个。

按照本发明的制备一次可编程存储单元的方法的一个技术优选方案，其中，所述方法集成于铜互连后端结构的制备工艺过程中，所述第一金属层和/或第一金属化合物层以及第二金属层和/或第二金属化合物层组成所述一次可编程存储单元的下电极。

优选地，所述步骤（4）中，所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层在同一氧化条件下同时氧化。

按照本发明的再一个方面，提供一种一次可编程存储器，其包括：一次可编程存储单元阵列，所述一次可编程存储单元阵列包括按行和列排列的多个以上所述及的任一种一次可编程存储单元。

按照本发明提供的一次可编程存储器的一个技术方案，其中，还包括：

 与所述一次可编程存储单元阵列相连接的行译码器；

与所述一次可编程存储单元阵列相连接的列译码器；

地址锁存模块；

写驱动模块；

灵敏放大器；

输入/输出缓冲器；以及

逻辑控制模块。

本发明的技术效果是，该发明提供的OPT单元中，首先，包括多个并联的存储介质层，可以大大提高OTP单元及存储器的可靠性。其次，其存储介质层是两种金属氧化物层组成，并且这两种金属氧化物层通过对相邻接的不同金属层氧化形成，因此两种金属氧化物的差异会导致在相邻接区域容易被击穿编程，从而，其可有效降低其编程电压。再次，基于金属氧化物层是基于金属或金属化合物氧化形成，其可以形成于集成电路的后端结构中，完全不同于传统的存储介质层形成于集成电路的前端结构中的OTP；因此，作为存储介质层的第一金属氧化物层和第二金属氧化物层的厚度可以灵活设计氧化条件（例如氧化时间）而确定，其工艺灵活性强，其单元面积也可以设计更小。最后，其制备方法相对简单、成本低。

附图说明

图1是现有技术的分裂结构的 OTP单元的结构示意图。

图2是按照本发明提供的OTP单元的电路结构示意图。

图3是图2所示OTP单元的编程过程示意图。

图4是按照本发明提供的第一实施例的OTP单元物理结构示意图。

图5是按照本发明提供的第二实施例的OTP单元物理结构示意图。

图6是按照本发明提供的第三实施例的OTP单元物理结构示意图。

图7至图11是制备图4所示OTP单元的方法过程中的结构变化示意图。

图12是按照本发明提供的OTP实施例的结构示意图。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。

图2所示为按照本发明提供的OTP单元的电路结构示意图。如图2所示，OTP单元包括多个存储介质层，图2中示意性地列举出了三个存储介质层4a、4b以及4c，但是存储介质层的数量并不限于此，其只要为两个或两个以上即可。上电极8和下电极2分别连接每个存储介质层的两端，因此，每个存储介质层并联置于上电极8和下电极2之间。OTP单元的各种具体物理结构将在以下实施例中详细介绍。由于该OTP单元是以存储介质层的击穿（高阻态变为低阻态）来实现编程的，因此，当多个并联的存储介质层中的一个被击穿时，即实现了编程。如果一个存储介质层在预定的编程电压下被击穿的成功概率为99%，那么n个同一条件下同时形成的存储介质层并联形成如图2所示的结构时，在预定的编程电压下被击穿的成功概率为（1-（1%）ⁿ），其中n为大于或等于2的整数。例如，当n=2时，被击穿的成功概率提升为99.99%。由上可知，图2所示的OTP单元的可靠性可以得到大大提升。优选地，在提高可靠性的同时，降低OTP单元的复杂性和制造成本，OTP单元通常选择两个存储介质层并联置于上电极8和下电极2之间即可。

图3 所示为图2所示OTP单元的编程过程示意图。如图3所示，但在上电极8和下电极2之间偏置编程电压时，并联的多个存储介质层中的一个（例如如图中所示的存储介质层4b）将首先被击穿，上电极8和下电极2之间瞬间变为低阻接通，因此，被击穿之外的存储介质层的偏置电压也瞬间降低而不会被击穿。OTP单元由数据“1”被编程为数据“0”，从而实现了一次可编程过程。

图4所示为按照本发明提供的第一实施例的OTP单元物理结构示意图。在该实施例中，以简单的MIM结构示意图说明了OTP单元的基本结构，但是，本领域技术人员应当理解，OTP单元不仅包括图4中所示的基本结构部分。如图4所示，OTP单元20同样包括下电极21和上电极27，在该实施例中，OTP单元20包括两个并联的存储介质层，因此，在下电极21上表面上同时形成第一金属层231和第二金属层233、235，显然地，两个第二金属层233、235同时与第一金属层231和第二金属层233相邻接，因此，形成如图所示的相邻接区域230a和230b。通过对第一金属层231氧化，形成具有介质特性的第一金属氧化物层251；通过对第二金属层233、235氧化，分别形成具有介质特性的第二金属氧化物层253、255。因此，第一金属氧化物层251形成于第一金属层231之上，第二金属氧化物层253形成于第二金属层233之上，第二金属氧化物层255形成于第二金属层235之上。第一金属层231和第二金属层233、235可以在同一氧化条件下分别形成第一金属氧化物层251和第二金属氧化物层253、255，在该实施例中，可能由于氧化的速率相当，因此，第一金属氧化物层251和与第二金属氧化物层253、255的厚度基本相等。第一金属氧化物层251和第二金属氧化物层253、255的厚度范围为1-20纳米。在该实施例中，第一金属氧化物层251与第二金属氧化物层253形成第一个存储介质层，同时，第一金属氧化物层251与第二金属氧化物层255形成第二个存储介质层。因此，在该实施例中，两个存储介质层是共用一个第一金属氧化物层251，也可以理解为两个存储介质层的第一金属氧化物层连接为一体，这样OTP单元的结构更加简单，单元面积可以朝更小的方向设计，制造成本也更低。由于基于氧化后材料的差异（即第一金属层231不同于第二金属层233、235），必然也会在第一金属氧化物层251和第二金属氧化物层253的相邻接区域250a处、以及第一金属氧化物层251和第二金属氧化物层255的相邻接区域250b处存在相对明显的交接界面，该相邻接区域250a 和250b都同样存在晶格不匹配，并且界面态较多，因此，在上电极27和下电极21之间偏置一定的编程电压时，容易首先在该相邻接区域250a或250b以较低电压被击穿，上电极27和下电极21之间实现低阻导通。因此，第一金属氧化物层251和第二金属氧化物层253所组成的存储介质层以及第一金属氧化物层251和第二金属氧化物层255所组成的存储介质层中的任意一个的相邻接区域可用于击穿形式的编程。在该实施例中，由于两个并联的存储介质层共用一个第一存储介质层，因此，第一金属氧化物层251分布与第二金属氧化物层253、255之间形成了两个并联形式的相邻接区域250a和250b，如图所示，相邻接区域250a和250b之间通过第一金属氧化物层实现隔离，但都同时与上电极27和下电极21电性连接，也即，当上电极27和下电极21之间偏置编程电压时，并联的两个存储介质层的相邻接区域250a和250b上也被偏置编程电压。

在第一金属氧化物层251和第二金属氧化物层253、255之上，形成OTP单元的上电极27，上电极为导电材料，其上电极27可以为Pd、Ta、Ti、TaN、TiN、Cu、Al、Pt、W、Ni、Ru、Ru-Ta合金、Pt-Ti合金、Ni-Ta合金之一，或者可以为Pd、Ta、Ti、TaN、TiN、Cu、Al、Pt、W、Ni、Ru、Ru-Ta合金、Pt-Ti合金、Ni-Ta合金中任意两者组成的复合层材料。但是，上电极材料的选择，不受本发明实施例限制。

在该实施例中，第一金属层231和第二金属层233、235的厚度范围可以为1-100纳米，但是其厚度不受本发明实施例限制。例如，在第一金属层231和第二金属层233、235较薄时，可能全部被氧化分别形成了第一金属氧化物层和第二金属氧化物层，因而OPT单元中不再包括有第一金属层231和第二金属层233、235；在另一种情况下，当在第一金属层231和第二金属层233、235较厚时，被氧化后所剩下的在第一金属层231和第二金属层233、235可同时被用作下电极，替代实现下电极21的功能，因而OTP单元可以不再包括单独的下电极21。在该实施例中，第一金属层231和第二金属层233、235为两种不同的金属材料，其具体材料不受本发明实施例限制，因此第一金属氧化物层251与第二金属氧化物层253、255的材料也不相同，其具体材料也不受本发明实施例限制。例如，第一金属层231为Ti时，氧化形成的第一金属氧化物层251可以为TiOx（1＜x≤3）；第二金属层233、235为Ta时，氧化形成的第二金属氧化物层253、255可以为Ta₂O₅。

需要说明的是，由于除金属层以外的金属化合物层同样可被氧化形成相应的金属氧化物层，因此，也可以用第一金属化合物层替代第一金属层、用第二金属化合物层替代第二金属层，第一金属化合物层在材料上不同于第二金属化合物层即可。例如，用金属化合物TiN替代Ti的第一金属层231，用金属化合物TaN代替Ta的第二金属层233、235。同样，第一金属化合物层和第二金属化合物层具体材料不受本发明实施例限制，第一金属化合物层和第二金属化合物层的具体厚度也不是限制性的。

更需要说明的是，也可以选择第一金属层和第二金属层中的两者中的一个被选择替代为金属化合物层。例如，第一金属层231为Ti， Ta的第二金属层233、235被替换为第二金属化合物层TaN。当然，Ta的第二金属层233、235也可被替换为TiN，在该具体实施例中，基于Ti和TiN同时氧化所分别形成的氧化物是有所差异的，同样会在氧化物二者之间的相邻接区域容易被击穿编程。因此，第一金属氧化物层251和第二金属氧化物层253的“不同”，不仅在于所氧化的金属元素的差异，更在于金属氧化物的结构差异。两种金属氧化物的结构差异也可导致其相邻接区域易由于晶格不匹配、界面态增多等原因而易于击穿即可。

因此，图4所示实施例的OTP单元中，其存储介质层是基于两种金属氧化物，并且两种金属氧化物的差异导致在相邻接区域容易被击穿编程，从而，其可有效降低其编程电压。并且金属氧化物层是基于金属或金属化合物氧化形成，其可以形成于集成电路的后端结构中，完全不同于传统的存储介质层形成于集成电路的前端结构中的OTP。因此，作为存储介质层的第一金属氧化物层和第二金属氧化物层的厚度可以灵活设计氧化条件（例如氧化时间）或氧化方法而确定，其工艺灵活性强。

图5所示为按照本发明提供的第二实施例的OTP单元物理结构示意图。同样地，该OTP单元30包括下电极21、第一金属层331、第二金属层333和335、第一金属氧化物层351、第二金属氧化物层353和355、以及上电极37。第一金属氧化物层351和第二金属氧化物层353组成第一个存储介质层，第一金属氧化物层351和第二金属氧化物层355组成第二个存储介质层；两个存储介质层并联于上电极和下电极之间，同样，两个存储介质层是共用一个第一金属氧化物层351。第一金属层331和第二金属层333之间存在相邻接区域330a，第一金属层331和第二金属层335之间存在相邻接区域330b；第一金属氧化物层351和第二金属氧化物层353之间存在相邻接区域350a，第一金属氧化物层351和第二金属氧化物层355之间存在相邻接区域350b。相比于图4所示的OTP单元20， 其主要区别在于，第一金属氧化物层351与第二金属氧化物层353、355的厚度不相等，例如，在该实施例中，第二金属氧化层353、355的厚度小于第一金属氧化物层351的厚度，其具体的厚度差异范围为1-20nm，但这不是限制性的。这是由于第一金属层331和第二金属层（333和335）的不同，在同一氧化条件下，有可能导致氧化的速率不同，从而所形成的金属氧化物层的厚度也不相同。如果第二金属层353、355的氧化速率大于第一金属层351的氧化速率，那么第二金属氧化层353、355的厚度也可以大于第一金属氧化物层351的厚度。在第一金氧化层351和第二金属氧化层353、355的厚度不相等的情况下，在相邻接区350a或350b与上电极的接触点处，电力线会集中，场强局部增大，因此更容易被击穿。因此，相比于图4所示的OTP单元20，其更容易击穿，能进一步降低编程电压。OTP单元30和图4所示的OTP单元20的其他部分基本相同，在此不再一一赘述。

图6所示为按照本发明提供的第三实施例的OTP单元物理结构示意图。正如之前所述，由于该发明的OTP单元是基于金属氧化物，因此，其可以形成于集成电路的后端结构中，图6所示实施例的OTP单元40即为集成于后端结构中的OTP单元。如图6所示，OTP单元40同样包括第一金属层431、第二金属层433、第一金属氧化物层451、第二金属氧化物层453a和453b、以及上电极47。第一金属氧化物层451和第二金属氧化物层453a组成第一个存储介质层，第一金属氧化物层451和第二金属氧化物层453b组成第二个存储介质层；两个存储介质层并联于上电极和下电极之间。利用第一金属层431和第二金属层433之间存在两个相邻接区域430a、430b，氧化后，会在第一金属氧化物层451和第二金属氧化物层453a之间形成相邻接区域450a、在第一金属氧化物层451和第二金属氧化物层453b之间形成相邻接区域450b。在该实施例中，第一金属层431和第二金属层433为后端结构中的导线，第一金属层431和第二金属层433同时又用作OTP单元40的下电极。在互连结构中，导线通常由不同部分组成，例如，对于铜引线，其一般由扩散阻挡层和铜金属（或铜金属合金）组成；对于钨栓塞，其一般由扩散阻挡层和钨金属（或钨金属合金）组成；选择扩散阻挡层和金属层之间的相邻处的不同区域（例如450a和450b），可以同时氧化形成两个并联的存储介质层，在工艺上并不明显增加工序步骤，但OTP单元的可靠性可以大大提高。OTP单元40还包括用于构图形成第一金属层431和第二金属层433的第一介质层493和用于构图形成第一金属氧化物层和第二金属氧化物层的第二介质层495。通过在第二介质层495上开孔同时暴露部分第一金属431和第二金属层433，从而便于在同一条件下氧化生成第一金属氧化物层451和第二金属氧化物层453a、453b，以同时形成两个并联的存储介质层。上电极47可以为互连结构中通孔（Via）中金属，但是也可以为另外单独形成的上电极，例如，沉积金属在第二介质层495的孔洞中，然后通过化学机械研磨（CMP）工艺步骤形成上电极47。

同样地，在图6所示实施例中，两个存储介质层是共用一个第一金属氧化物层451，也可以理解为两个存储介质层的第一金属氧化物层451连接为一体，这样OTP单元的结构更加简单，单元面积可以朝更小的方向设计，制造成本也更低。两个存储介质层的相邻接区域450a和450b可以通过第一金属氧化物层451隔离，因此，当上电极27和下电极21之间偏置编程电压时，相邻接区域450a和450b是并联偏置的。

具体地，OTP单元40形成于铜互连后端结构的铜引线上时，第一金属层431为用于形成铜引线的铜金属或者铜金属合金，其可以为电镀形成的铜金属；第二金属层433为扩散阻挡层，其一般用于防止铜金属向第一介质层493中扩散，其具体可以为TaN/Ta、TiN/Ti、Ru/TaN等复合层材料。当扩散阻挡层和铜金属在同一氧化条件下氧化时，分别被氧化形成第二金属氧化物层453a、453b和第一金属氧化物层451。在该实施例中，由于氧化速率的差异，第二金属氧化物层453a、453b与第一金属氧化物层451的厚度是不相同的，例如，扩散阻挡层所氧化形成的第二金属氧化物层453a、453b可以为Ta₂O₅/TaON、TiOx/TiON （1＜x≤3）、RuO等，也或者为以上氧化物材料的混合物，其厚度例如可以为5nm，铜金属氧化形成的第一金属氧化物层451a、453b可以为CuxO （1＜x≤2），其厚度例如可以为8nm。因此，在相邻接区域450a或450b易被击穿，有效降低了编程电压，并将OTP单元40集成在铜互连后端结构中。该OTP单元的制备工艺也基本与铜互连后端制备工艺兼容。因此，OTP单元的制备成本也低。同时，OTP单元40也可以形成于不同层铜引线上，从而易于实现OTP单元的三维堆叠制造，有利于实现高密度化。

OTP单元40形成于铜互连后端结构的铜引线上时，第一介质层493为互连介质层，第二介质层495为盖帽层层。

具体地，OTP单元40还可以形成于铜互连后端结构的钨栓塞上。此时，第一金属层431为钨金属，其可以为溅射形成的钨金属；第二金属层433为扩散阻挡层，其一般用于增强钨金属和第一介质层493的粘附性，其具体可以为TaN/Ta、TiN/Ti、Ru/TaN等复合层材料。OTP单元40形成于铜互连后端结构的钨栓塞上时，第一介质层493为PMD层，互第二介质层495为盖帽层。同样地，当扩散阻挡层和钨金属在同一氧化条件下氧化时，分别被氧化形成第二金属氧化物层和第一金属氧化物层。

具体地，OTP单元40还可以形成于铜互连后端结构的通孔上。此时，第一金属层431为用于形成通孔的铜金属，其可以为电镀形成的铜金属；第二金属层433为扩散阻挡层，其一般用于防止铜金属向第一介质层493中扩散，其具体可以为TaN/Ta、TiN/Ti、Ru/TaN等复合层材料。同样地，当扩散阻挡层和铜金属在同一氧化条件下氧化时，分别被氧化形成第二金属氧化物层453a、453b和第一金属氧化物层451。

另外，OTP单元40还可以形成于铝互连后端结构的钨栓塞上。在此，各种具体情况不再一一详细列举，本领域技术人员在了解本发明的思想后，将可能利用各种互连结构中两种金属材料的差异特性来氧化形成第一金属氧化物层和第二金属氧化物层。图6所示实施例可以理解为本发明图4所示实施例的OTP单元集成于铝互连后端结构的钨栓塞上的结构示意图。如图6所示，该图中示意性地给出了将OTP单元40集成于钨栓塞上、第一层铝引线之下的情形，通过对钨栓塞的扩散阻挡层433和钨金属层431同时氧化，形成用作存储介质的金属氧化层451和453，同样，金属氧化层451和453之间的相邻接区域450为编程区域。需要说明的是，图6中示意了部分钨栓塞上形成了OTP单元、部分钨栓塞上未形成OTP单元的情形。

需要说明的是，以上图4至图6所示实施例均示意了包括两个存储介质层的OTP单元，但是，本领域技术人员应当理解到，OTP单元还可以包括两个以上存储介质层的情形，这可以通过对氧化区域的构图设计来实现。包括两个存储介质层的OTP单元的结构相对简单，单元面积可以相对设计更小。

需要说明的是，以上图6所示实施例的OTP单元的两个存储介质层是形成在同一个铜引线或通孔上，本领域技术人员也可以将两个存储介质层分别形成于两个并联形式的不同的铜引线上，或者两个并联形式的不同的通孔上。

以下对该发明的OTP单元的制备方法作说明。在该实施例中，以图6所示实施例的OTP单元的制备方法进行说明。

图7至图11所示为制备图4所示OTP单元的方法过程中的结构变化示意图，其中（a）俯视图，（b）为相应的A-A截面图。以OTP单元40集成于铜互连后端结构的铜引线上为例，结合图7至图11说明OTP单元40的基本制备过程。

步骤1，构图形成铜互连后端结构的某一层铜引线。

在该步骤中，如图7所示，通过CMP后，铜引线已经形成，需要说明的是，该实施例中，只是示意性地给出了铜互连后端结构的局部示意图。具体的，铜引线所在的层数不是限制性的。铜引线的扩散阻挡层为第二金属层433、铜金属层为第一金属层431，铜引线同时还用作OTP单元的下电极，因此，该步骤中，可以理解为形成了OTP单元的下电极。

步骤2，铜引线上沉积盖帽层后、构图打开盖帽层以使同时暴露第一金属层、第二金属层以及多个第一金属层与第二金属层的相邻接区域。在该实施例中，区域51可以将第一金属层431、第二金属层433部分暴露，区域51的具体位置、以及第一金属层431和第二金属层433所暴露面积的大小并不是限制性的。

在该步骤中，如图8所示，通过光刻工艺构图，刻蚀盖帽层495，在盖帽层495上形成区域51，区域51暴露了部分第一金属层431和第二金属层433，为同时氧化第一金属层431和第二金属层433做好准备。在该实施例中，区域51在铜引线的宽度方向暴露了图8中所示铜引线的两个相邻接区域，这样单元面积可以相对设计较小，但是这不是限制性。

步骤3，对第一金属层和第二金属层同时氧化以形成多个包括第一金属氧化层和第二金属氧化层的存储介质层。

在该步骤中，如图9所示，铜引线中的扩散阻挡层（第二金属层433）和铜金属层（第一金属层431）在同一氧化条件下氧化，在该实施例中，同一氧化条件例如可以为：热氧化、等离子氧化等，但是氧化条件不是限制性的，本领域技术人员可以根据第一金属层和第二金属层的材料性质、需要形成的氧化层的厚度等因素来选择氧化条件。在该实施例中，所形成的第一金属氧化层451和第二金属氧化层453a、453b分别为CuxO （1＜x≤2）和TaOx/TaON （1＜x≤3），第一金属氧化层451和第二金属氧化层453a的相邻接区域450a、以及第一金属氧化层451和第二金属氧化层453b的相邻接区域450b共同组成存储介质层的编程区。第一金属氧化层和第二金属氧化层的厚度尽量小于盖帽层的厚度，这样区域51中还可以填充金属材料以形成上电极。

步骤4，构图形成上电极。

在该步骤中，如图10所示，沉积上电极金属材料，可以利用光刻刻蚀的方法，构图形成上电极47，上电极47是同时覆盖于两个并联的存储介质层之上，因此，上电极47上偏置编程信号时，两个并联的存储介质层也即同时偏置了编程信号，其中一个编程区（相邻接区域450a或450b）将被击穿编程。

该步骤的又一实施例中，如图11所示，沉积上电极金属材料，然后CMP平坦化，从而在区域51和52中分别形成相互独立的上电极47，这样上电极47是形成于盖帽层495中。图11所示的OTP单元被编程时，应同时在两个上电极上偏置同一编程信号。

至此，图6所示的OTP单元已经形成。在铜引线上形成OTP单元后可以继续进行铜互连后端的其他工艺。

本发明进行一步提供了包括以上所述的OTP单元的OTP存储器。

图12所示为按照本发明提供的OTP实施例的结构示意图。图12中只是示意性地说明了OTP的主要组成部分，该OTP还可以包括其它许多公知的元件，例如灵敏放大器、行译码器、列译码器等等。如图12所示，OTP 600包括OTP单元阵列601、列译码器602、行译码器603、地址锁存器604、控制逻辑605、读出放大器606、写驱动电路607和输入/输出缓冲器608。其中，OTP单元阵列601是由若干个以上所述的OTP单元按行和列的形式排列形成，每个OTP单元形成在字线和位线的交叉点之间，例如，OTP单元的下电极与字线相连接、OTP的上电极与位线相连接，当然，也可以为OTP单元的下电极与位线相连接、OTP的上电极与字线相连接。

在读写OTP 600时，外界输入的地址信号锁存在地址锁存器604中，行地址信号输入到与地址锁存器604相连接的行译码器603中，列地址信号输入到与地址锁存器604相连接的列译码器602中，列译码器602和行译码器603的输出分别选中OTP单元阵列601中相应的一行和一列。在进行写入存储器操作时，外界的数据信号通过输入/输出缓冲器608输入到写驱动电路607中，写驱动电路607根据输入的数据生成相应的写电压或写电流（即图2所示的编程电信号）到OTP单元阵列601中，进行写入操作（即Reset操作）；在进行读取操作时，灵敏放大器606施加一定的读信号到OTP单元阵列601中，根据存储单元不同的状态读出相应的数据信号，数据信号通过输入输出缓冲器608输出至外界。控制逻辑605控制着列译码器602、行译码器603、地址锁存器604、灵敏放大器606、写驱动电路607和输入输出缓冲器608这些模块的时序，从而使得整个存储器600正常工作。需要指出的是存储器600只是说明性的，因为必要时可能使用许多其它技术来对存储阵列进行寻址、将数据输入或输出存储阵列、提供存储阵列所需要的各种工作电压等。

以上例子主要说明了本发明的OTP单元、其制备方法以及OTP。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (19)

1.一种一次可编程存储单元，包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层，每个存储介质层包括：

第一金属氧化物层，其通过第一金属层和/或第一金属化合物层氧化形成；以及

第二金属氧化物层，其通过第二金属层和/或第二金属化合物层氧化形成；

其中，所述第一金属氧化物层和所述第二金属氧化物层之间形成用于编程的相邻接区域。

2.如权利要求1所述的一次可编程存储单元，其特征在于，所述存储介质层为两个。

3.如权利要求1或2所述的一次可编程存储单元，其特征在于，每个所述存储介质层的第一金属氧化物层连接为一体，所述第一金属氧化物层与所述第二金属氧化物层之间形成两个或两个以上并联形式的相邻接区域。

4.如权利要求3所述的一次可编程存储单元，其特征在于，所述下电极为所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层所构成。

5.如权利要求3所述的一次可编程存储单元，其特征在于，所述第一金属氧化物层的厚度大于所述第二金属氧化物层的厚度。

6.如权利要求1所述的一次可编程存储单元，其特征在于，所述一次可编程存储单元集成于集成电路的后端结构中。

7.如权利要求6所述的一次可编程存储单元，其特征在于，所述后端结构为铜互连后端结构或铝互连后端结构。

8.如权利要求7所述的一次可编程存储单元，其特征在于，所述存储介质层形成于所述铜互连后端结构的铜引线或通孔之上；所述第二金属层和/或第二金属化合物层为所述铜引线的扩散阻挡层，所述第一金属层和/或第一金属化合物层为所述铜引线的铜金属或者铜金属合金。

9.如权利要求8所述的一次可编程存储单元，其特征在于，所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层是在同一个铜引线上或在同一个通孔上。

10.如权利要求7所述的一次可编程存储单元，其特征在于，所述存储介质层形成于铜互连后端结构或铝互连后端结构的钨栓塞之上，所述第二金属层和/或第二金属化合物层为所述钨栓塞的扩散阻挡层，所述第一金属层和/或第一金属化合物层为所述钨栓塞的钨金属或者钨金属合金。

11.如权利要求10所述的一次可编程存储单元，其特征在于，所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层是在同一个所述钨栓塞上。

12.如权利要求8或10所述的一次可编程存储单元，其特征在于，所述扩散阻挡层为TaN/Ta、TiN/Ti或Ru/TaN，所述第二金属氧化物层为Ta₂O₅和/或TaON、TiOx和/或TiON、或者RuO，其中，1＜x≤3。

13.如权利要求7所述的一次可编程存储单元，其特征在于，所述存储介质层形成于所述铜互连后端结构的不同层的铜引线或铜通孔之上。

14.一种制备如权利要求1所述一次可编程存储单元的方法，其特征在于，包括以下步骤：

（1）构图形成第一金属层和/或第一金属化合物层以及第二金属层和/或第二金属化合物层；

（2）在所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层上覆盖介质层；

（3）构图打开所述介质层，以同时暴露所述第一金属层和/或第一金属化合物层、所述第二金属层和/或第二金属化合物层以及多个第一金属层和/或第一金属化合物层与所述第二金属层和/或第二金属化合物层的相邻接区域；

（4）氧化所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层，以分别形成相邻接的第一金属氧化层和第二金属氧化层；以及

（5）在所述第一金属氧化层和第二金属氧化层上形成上电极。

15.如权利要求14所述的方法，其特征在于，所述第一金属层和/或第一金属化合物层与所述第二金属层和/或第二金属化合物层的相邻接区域为两个。

16.如权利要求14或15所述的方法，其特征在于，所述方法集成于铜互连后端结构的制备工艺过程中，所述第一金属层和/或第一金属化合物层以及第二金属层和/或第二金属化合物层构成所述一次可编程存储单元的下电极。

17.如权利要求14或15所述的方法，其特征在于，所述步骤（4）中，所述第一金属层和/或第一金属化合物层以及所述第二金属层和/或第二金属化合物层在同一氧化条件下同时氧化。

18.一种一次可编程存储器，其特征在于，包括：一次可编程存储单元阵列，所述一次可编程存储单元阵列包括按行和列排列的多个权利要求1-13任一项所述的可编程存储单元。

19.如权利要求18所述的一次可编程存储器，其特征在于，还包括：

与所述一次可编程存储单元阵列相连接的行译码器；

与所述一次可编程存储单元阵列相连接的列译码器；

地址锁存模块；

写驱动模块；

灵敏放大器；

输入/输出缓冲器；以及

逻辑控制模块。