CN108649024B - 一次性可编程电容型熔丝位及存储器 - Google Patents

一次性可编程电容型熔丝位及存储器 Download PDF

Info

Publication number
CN108649024B
CN108649024B CN201810420182.6A CN201810420182A CN108649024B CN 108649024 B CN108649024 B CN 108649024B CN 201810420182 A CN201810420182 A CN 201810420182A CN 108649024 B CN108649024 B CN 108649024B
Authority
CN
China
Prior art keywords
fuse
bottom crown
bit
crown
time programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810420182.6A
Other languages
English (en)
Other versions
CN108649024A (zh
Inventor
徐鸣远
要水琴
李梁
沈晓峰
杨洪锐
王健安
付东兵
陈光炳
黄兴发
陈玺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201810420182.6A priority Critical patent/CN108649024B/zh
Priority to US16/620,875 priority patent/US11404371B2/en
Priority to PCT/CN2018/096089 priority patent/WO2019210583A1/zh
Publication of CN108649024A publication Critical patent/CN108649024A/zh
Application granted granted Critical
Publication of CN108649024B publication Critical patent/CN108649024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Abstract

本发明提供一种一次性可编程电容型熔丝位，该熔丝位包括上极板3，所述上极板包括若干并排间隔设置的熔丝5，相邻两熔丝的中部连接；每个所述熔丝的两端部和中部的上部空间分别对应设置一与熔丝连接的连接部；该熔丝位还包括对应于所述熔丝两端部和中部设置的下极板2，所述下极板设置于熔丝的下部空间；对应于所述熔丝中部的下极板与对应于所述熔丝中部的连接部具有正对面积；对应于所述熔丝中部的下极板与对应于所述熔丝两端部的下极板间具有镂空部4，所述熔丝的两端部的边缘的投影位于镂空部内。本发明熔丝结构采用MIM的上极板，比金属连线层次薄，所需要的熔断电流没有金属连线熔丝大。

Description

一次性可编程电容型熔丝位及存储器
技术领域
本发明涉及一种熔丝，具体涉及一种一次性可编程电容型熔丝位及存储器。
背景技术
通过一次性编程后的熔丝单元，在失去电源的情况下仍能保持存储的数据，此特性称为非易失性。当今先进工艺下，流片成本和芯片的调试成本增加，所以会设计非易失性存储单元来存储调试后的信息，一是为了弥补工艺波动造成的电路性能偏差，都需要对成品集成电路进行单片数据配置来达到最好的性能，二是配置工作模式，运行状态等，熔丝单元就很好的解决了这个数据的存储问题。
传统的熔丝单元主要采用多晶硅或者金属引线的大电流熔断，且通过读取是否开路或短路来获得存储的固化信息。传统的熔丝单元占用芯片面积大，采用金属引线的熔断电流大，由于采用读取电阻阻值，会设计下拉或者上拉MOS电阻偏置电路，增加系统功耗。在先进工艺，比如0.18um工艺下，出现反熔丝设计，该反熔丝是通过设计击穿MOS器件的栅氧化层使其变成一个电阻来存储信息。优点是比传统的熔丝相同面积能存储更多的数据，缺点是电路设计复杂，包含有基准电路，电平转换电路，电荷泵电路等，且还是会消耗系统芯片设计版图的面积。
传统的熔丝采用多晶硅设计的缺点是占用设计面积大，且通过电阻读取，会设计电平转换电路或者采用高耐压器件。因为写数据时候会在熔丝两端施加高压，使其通过大电流，熔丝单元自身的电阻上表现高功率发热使其熔断，施加高压时候要对链接的电路进行保护，避免把读取等电路烧坏。多晶硅比金属引线要薄，需要的熔断电流比金属引线的熔丝要小，金属引线的熔丝厚度是流片工艺决定，一般工艺为了降低金属连线的自身电阻，都会设计得很厚，熔断需要更大的电流，只能通过外部施加更高电压实现，所以需要高压保护设计。
反熔丝对比传统的熔丝最大的优点就是小面积大数据容量，也是通过读取电阻特性来获取存储信息，本身设计需要多电源支持，电平转换电路，基准电路，电荷泵电路等，电路系统比较复杂。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种一次性可编程电容型熔丝及存储器。
为实现上述目的及其他相关目的，本发明提供一种一次性可编程电容型熔丝位，该熔丝位包括上极板3，所述上极板包括若干并排间隔设置的熔丝5，相邻两熔丝的中部连接；每个所述熔丝的两端部和中部的上部空间分别对应设置一与熔丝连接的连接部；该熔丝位还包括对应于所述熔丝两端部和中部设置的下极板2，所述下极板设置于熔丝的下部空间；对应于所述熔丝中部的下极板与对应于所述熔丝中部的连接部具有正对面积；对应于所述熔丝中部的下极板与对应于所述熔丝两端部的下极板间具有镂空部4，所述熔丝的两端部的边缘的投影位于镂空部内。
优选地，所述熔丝均为长方形板状结构。
优选地，相邻两熔丝平行设置。
优选地，两相邻熔丝等间距设置。
优选地，所述连接部为金属丝。
优选地，所述上极板为MIM电容的金属上极板。
优选地，所述下极板为MIM电容的金属下极板。
为实现上述目的及其他相关目的，本发明提供一种存储器，包括一次性可编程电容型熔丝位。
优选地，该存储器还包括连接于下极板上的字线WL和连接于熔丝上的位线BL，一个熔丝对应一个位线BL，八个位线BL连接一个字线WL，写电压WV接在上极板上，所有的写电压WV连接一起。
如上所述，本发明的一种一次性可编程电容型熔丝位及存储器，具有以下有益效果：
1.本发明熔丝结构在工艺层次的顶层，不占用下层版图面积。
2.本发明熔丝结构采用MIM的上极板，比金属连线层次薄，所需要的熔断电流没有金属连线熔丝大。
3.本发明熔丝结构读取电路是连接到MIM电容的下极板，物理隔离熔断高电压，读取电路设计不考虑高压保护。
4.本发明无需特殊版图层次，只要工艺提供MIM电容就可以使用。
附图说明
图1为一次性可编程电容型熔丝的俯视图；
图2为一次性可编程电容型熔丝的剖面图；
图3为一次性可编程电容型熔丝结构熔断后的俯视图，
图4为一次性可编程电容型熔丝结构熔断后的剖面图；
图5为存储器的电原理图；
图6为存储器的应用框图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实例提供一种一次性可编程电容型熔丝位，如图1、2所示，该熔丝位包括上极板3，所述上极板为MIM电容的金属上极板。所述上极板包括若干并排间隔设置的熔丝5，相邻两熔丝的中部连接。所述熔丝均为长方形板状结构，相邻两熔丝平行设置，两相邻熔丝等间距设置。
每个所述熔丝的两端部和中部的上部空间分别对应设置一与熔丝连接的连接部。具体地，所述熔丝与连接部通过通孔1进行连接，连接部为金属丝，金属丝I6连接熔丝的中部,金属丝II7连接熔丝的两端部。于本实施例中，所述的熔丝的厚度比金属丝的厚度薄。
该熔丝位还包括对应于所述熔丝两端部和中部设置的下极板2，下极板为MIM电容的金属下极板。所述下极板设置于熔丝的下部空间；对应于所述熔丝中部的下极板与对应于所述熔丝中部的连接部具有正对面积；对应于所述熔丝中部的下极板与对应于所述熔丝两端部的下极板间具有镂空部4，所述熔丝的两端部的边缘的投影位于镂空部内。
于本发明中，通过在金属丝I和金属丝II之间形成电压差熔断熔丝5,通过读取下极板和金属丝II7之间的电容值变化可以判断熔丝5的状态；所述电容值是指熔丝5的中部与对应于熔丝中部的下极板之间的电容。
如图5、6所示，本实施例还提供一种存储器，包括字线和位线，字线WL接在下极板2上，位线BL接在上极板上，写电压WV接在上极板上。一个熔丝5对应一个位线BL，八个位线连接一个字线WL，所有的写电压WV连接一起。
其工作原理如下：
写数据，在写电压端口WV施加VW电压，选通一个位线BL接到地。此时就在金属丝I6和金属丝II7之间形成电压差，电压差施加在熔丝5的上，熔丝5的自身电阻使产生热功率P＝U2/R，使其熔断。熔断后如图3、4所示。
读数据，读取电路连接下极板，选通位线BL接到地。读取下极板和选通位线之间的电容值变化来判断熔丝5的状态。电容值计算式为：
εr介电常数，k静电力常亮，S两极板正对面积，d为两极板间距离。
未熔断情况下，金属丝II通过通孔连接熔丝5连接到形成电容的MIM的上极板，此时金属丝II7和下极板2之间由电容MIM连接。
熔断情况下，金属丝II下方无电容，熔丝熔断与形成的MIM电容断开，此时金属丝II7和下极板2之间没有MIM电容连接。
读取金属丝II7和下极板2之间的容值变化，不需要读取精确的电容值来判断熔丝状态。如图3所示，读取电路物理隔离熔断电压影响，不需要对读取电路进行高压保护设计。
采用标准0.18μm CMOS工艺时，熔丝结构设计为6个方块值大小，熔断电压VW为5V，采用标准65nm CMOS工艺时，熔丝结构设计为6个方块值大小，熔断电压VW为4V。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种一次性可编程电容型熔丝位，其特征在于，该熔丝位包括上极板(3)，所述上极板包括若干并排间隔设置的熔丝(5)，相邻两熔丝的中部连接；
每个所述熔丝的两端部和中部的上部空间分别对应设置一与熔丝连接的连接部；
该熔丝位还包括对应于所述熔丝两端部和中部设置的下极板(2)，所述下极板设置于熔丝的下部空间；对应于所述熔丝中部的下极板与对应于所述熔丝中部的连接部具有正对面积；对应于所述熔丝中部的下极板与对应于所述熔丝两端部的下极板间具有镂空部(4)，所述熔丝的两端部的边缘的投影位于镂空部内；
所述上极板为MIM电容的金属上极板，
所述下极板为MIM电容的金属下极板。
2.根据权利要求1所述的一种一次性可编程电容型熔丝位，其特征在于，所述熔丝均为长方形板状结构。
3.根据权利要求2所述的一种一次性可编程电容型熔丝位，其特征在于，相邻两熔丝平行设置。
4.根据权利要求3所述的一种一次性可编程电容型熔丝位，其特征在于，两相邻熔丝等间距设置。
5.根据权利要求1所述的一种一次性可编程电容型熔丝位，其特征在于，所述连接部为金属丝。
6.一种存储器，其特征在于，包括权利要求1～5任意一项所述的一次性可编程电容型熔丝位。
7.根据权利要求6所述的一种存储器，其特征在于，该存储器还包括连接于下极板上的字线(WL)和连接于熔丝上的位线(BL)，一个熔丝对应一个位线(BL)，八个位线(BL)连接一个字线(WL)，写电压(WV)接在上极板上，所有的写电压(WV)连接一起。
CN201810420182.6A 2018-05-04 2018-05-04 一次性可编程电容型熔丝位及存储器 Active CN108649024B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810420182.6A CN108649024B (zh) 2018-05-04 2018-05-04 一次性可编程电容型熔丝位及存储器
US16/620,875 US11404371B2 (en) 2018-05-04 2018-07-18 One-time programmable capacitive fuse bit and a memory
PCT/CN2018/096089 WO2019210583A1 (zh) 2018-05-04 2018-07-18 一次性可编程电容型熔丝位及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810420182.6A CN108649024B (zh) 2018-05-04 2018-05-04 一次性可编程电容型熔丝位及存储器

Publications (2)

Publication Number Publication Date
CN108649024A CN108649024A (zh) 2018-10-12
CN108649024B true CN108649024B (zh) 2019-10-11

Family

ID=63749273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810420182.6A Active CN108649024B (zh) 2018-05-04 2018-05-04 一次性可编程电容型熔丝位及存储器

Country Status (3)

Country Link
US (1) US11404371B2 (zh)
CN (1) CN108649024B (zh)
WO (1) WO2019210583A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111798911B (zh) * 2020-07-10 2022-07-05 中国电子科技集团公司第二十四研究所 一种反熔丝存储器阵列的电压控制方法及电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536968A (en) 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits
JP4364515B2 (ja) * 2003-01-09 2009-11-18 Ｏｋｉセミコンダクタ株式会社 ヒューズレイアウト，及びトリミング方法
KR100548998B1 (ko) * 2003-09-25 2006-02-02 삼성전자주식회사 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
US7968967B2 (en) 2006-07-17 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable anti-fuse formed using damascene process
US7566593B2 (en) * 2006-10-03 2009-07-28 International Business Machines Corporation Fuse structure including cavity and methods for fabrication thereof
US7715247B2 (en) 2008-09-06 2010-05-11 Juhan Kim One-time programmable read-only memory with a time-domain sensing scheme
US8178942B2 (en) * 2009-04-03 2012-05-15 Freescale Semiconductor, Inc. Electrically alterable circuit for use in an integrated circuit device
KR20100120877A (ko) * 2009-05-07 2010-11-17 주식회사 하이닉스반도체 반도체 메모리장치의 퓨즈 레이아웃
CN102339949B (zh) * 2010-07-28 2015-04-22 复旦大学 高可靠性一次可编程存储单元、存储器及其制备方法
JP5785826B2 (ja) * 2011-09-05 2015-09-30 ルネサスエレクトロニクス株式会社 Ｏｔｐメモリ
US9842802B2 (en) * 2012-06-29 2017-12-12 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
CN103633065A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 电熔丝及其编程方法
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US10153288B2 (en) * 2016-05-31 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Double metal layout for memory cells of a non-volatile memory

Also Published As

Publication number Publication date
CN108649024A (zh) 2018-10-12
US11404371B2 (en) 2022-08-02
WO2019210583A1 (zh) 2019-11-07
US20210280513A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US10651114B2 (en) Apparatus and method of three dimensional conductive lines
CN105074923B (zh) 三维存储器的互连
CN103325807B (zh) 半导体存储装置
CN104952482A (zh) 半导体存储器件
CN105719687B (zh) 一种静态存储电路、静态存储单元及其制作方法
Zhang et al. Analysis of vertical cross-point resistive memory (VRRAM) for 3D RRAM design
CN105431939A (zh) 堆栈存储器
US20120063202A1 (en) 3t dram cell with added capacitance on storage node
CN107437546A (zh) 集成电路
CN103730164B (zh) 一种可编程存储单元
CN109427391B (zh) 半导体存储器件、用于其的写入辅助电路及其控制方法
CN108649024B (zh) 一次性可编程电容型熔丝位及存储器
US20150310908A1 (en) Memory array
CN103780249B (zh) 一种基于可编程单元配置的可编程互连线网络
CN100589248C (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
CN103714849B (zh) 一种用于可编程芯片的可编程存储单元
CN110277490B (zh) Stt-mram参考单元及其制备方法及包含该参考单元的芯片
CN202018827U (zh) 适用于存储器的反熔丝存储单元
CN105869666B (zh) 存储器控制电路及存储器
US11735279B2 (en) Programmable memory cell, memory array and reading and writing method thereof
TW201826274A (zh) 六電晶體靜態隨機存取記憶體單元及其操作方法
CN104134455A (zh) 一种磁逻辑器件的并联编程电路
CN203325471U (zh) 存储器
CN207852665U (zh) 半导体器件反熔丝结构
CN107369468B (zh) 一种基于FinFET器件的读去耦存储单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant