CN101390203A - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN101390203A
CN101390203A CNA2006800120492A CN200680012049A CN101390203A CN 101390203 A CN101390203 A CN 101390203A CN A2006800120492 A CNA2006800120492 A CN A2006800120492A CN 200680012049 A CN200680012049 A CN 200680012049A CN 101390203 A CN101390203 A CN 101390203A
Authority
CN
China
Prior art keywords
core conductor
liner
top surface
conductive liner
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800120492A
Other languages
English (en)
Other versions
CN101390203B (zh
Inventor
杨智超
L·A·克莱文格
A·P·考利
T·J·达尔顿
M·H·允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101390203A publication Critical patent/CN101390203A/zh
Application granted granted Critical
Publication of CN101390203B publication Critical patent/CN101390203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种镶嵌布线及形成所述布线的方法。所述方法包括：在介质层的顶表面上形成掩模层；在所述掩模层中形成开口；在所述介质层未被所述掩模层保护处的所述介质层中形成沟槽；凹入在所述掩模层之下的所述沟槽的侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。所述结构包括导电衬里中的芯导体覆层和与未被所述导电衬里所覆盖的所述芯导体的顶表面接触的导电盖帽层。

Description

互连结构及其制造方法
技术领域
本发明涉及集成电路制造领域；更具体而言，其涉及用于集成电路的布线层的一种互连结构和制造该互连结构的方法。
背景技术
先进的集成电路在互连或布线层中利用铜和其它冶金以便增加集成电路的性能。由于铜和其它金属扩散通过层间介质层的可能性，制造铜和其它金属互连具有在布线的侧面和底上的导电扩散阻挡层衬里和在布线的顶表面上的介质铜和其它金属扩散阻挡层帽。然而，发现使用介质扩散阻挡层帽的布线易受到可靠性失效的影响。
因此，需要改善的扩散阻挡层盖帽的互连结构。
发明内容
本发明利用导电扩散阻挡层帽以密封未被同样可作为扩散阻挡层的导电衬里或介质层所覆盖的镶嵌或双镶嵌互连结构的表面。所述帽(以及导电衬里和介质层，当作为扩散阻挡层时)是包含在镶嵌或双镶嵌线路的芯导体中的材料的扩散阻挡层。
本发明的第一方面是一种方法，包括：提供具有介质层的衬底；在所述介质层的顶表面上形成硬掩模层；在所述硬掩模层中形成开口；在所述介质层未被所述硬掩模层保护处的所述介质层中形成沟槽，所述沟槽具有侧壁和底；凹入在所述硬掩模层之下的所述沟槽的所述侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。
本发明的第二方面是一种方法，包括：提供具有介质层的衬底；在所述介质层的顶表面上形成硬掩模层；在所述硬掩模层中形成开口；在所述介质层未被所述硬掩模层保护处的所述介质层中形成沟槽，所述沟槽具有侧壁和底，所述沟槽的所述侧壁与所述硬掩模中的所述开口对准；进行所述沟槽的所述侧壁和底的各向同性蚀刻，所述各向同性蚀刻底切所述硬掩模层从而形成在所述沟槽之上突出的硬掩模悬臂；在所述沟槽的所有暴露的表面和所述硬掩模层的所有暴露的表面上形成保形导电衬里，所述导电衬里的上部与所述硬掩模悬臂物理接触从而形成在所述沟槽之上突出的导电悬臂；在所述导电衬里之上形成芯导体，所述芯导体填充所述沟槽；进行化学机械抛光以去除在所述介质层的所述顶表面之上延伸的所述硬掩模层和所有芯导体，所述化学机械抛光使所述介质层的顶表面、所述导电衬里的顶表面以及所述沟槽中的所述芯导体的顶表面共面，所述导电层在所述芯导体之上延伸并与其直接物理接触；以及在所述芯导体的所述顶表面上形成导电帽。
本发明的第三方面是一种结构，包括：芯导体，具有顶表面、相对的底表面以及在所述顶和底表面之间的侧面。导电衬里，直接物理接触并覆盖所述芯导体的所述底表面和所述侧面，所述导电衬里的嵌入部分与邻近所述芯导体的所述顶表面和所述侧面的所述芯导体的区域中的所述芯导体直接物理接触并在其之上延伸；以及导电帽，与在所述导电衬里的所述嵌入部分之间暴露的所述芯导体的所述顶表面直接物理接触。
本发明的第四方面是一种结构，包括：芯导体，具有顶表面、相对的底表面以及在所述顶与底表面之间的侧面。介质衬里，形成在所述芯导体的所述侧面上；导电衬里，直接物理接触并覆盖所述芯导体的所述底表面和所述介质衬里，所述导电衬里的嵌入部分在邻近所述芯导体的所述顶表面和所述侧面的所述芯导体的区域中的所述介质衬里和所述芯导体之上延伸；以及导电帽，与在所述导电衬里的所述嵌入部分之间暴露的所述芯导体的所述顶表面直接物理接触。
附图说明
在所附权利要求中阐述了本发明的特征。然而，通过参考示例性实施例的下列详细的说明并结合附图阅读时，将最好地理解本发明。
图1A到1H是示例了用于制造根据本发明的第一和第二实施例的互连结构的常规方法步骤的截面视图；
图2A到2C是示例了用于制造根据本发明的第一实施例的互连结构的方法步骤的截面视图；
图3A到图3E是示例了用于制造根据本发明的第二实施例的互连结构的方法步骤的截面视图；
图4是示例了根据本发明的第一实施例制造的多个布线层的截面视图；以及
图5是示例了制造的具有可应用到本发明的第一和第二实施例的附加的扩散阻挡层的多个布线层的截面视图。
具体实施方式
为了描述本发明的目的，术语导体和传导的应被理解为电导体和导电的。
(单)镶嵌工艺为这样的工艺：其中在介质层中形成布线沟槽或过孔开口，在足够厚度的介质的顶表面上淀积导体以填充沟槽并进行化学机械抛光(CMP)去除多余的导体从而使导体的表面与介质层的表面共面以形成镶嵌布线(或镶嵌过孔)。
双镶嵌工艺是这样的工艺：其中形成过孔开口通过介质层的整个厚度，随后在任何给定的截面视图中形成通过介质层的一部分的沟槽。所有的过孔开口与之上的一体的布线沟槽相交并与之下的布线沟槽相交，但不是所有的沟槽需要与过孔开口相交。在足够厚度的介质的顶表面上淀积导体以填充沟槽与过孔开口并进行CMP工艺以使沟槽中导体的表面与介质层的表面共面以形成具有一体的双镶嵌过孔的双镶嵌布线和多个双镶嵌布线。
虽然本发明可应用到除铜之外的冶金，但本发明的结构将被描述为使用双镶嵌工艺铜冶金工艺制造以连接到集成电路芯片的接触层。接触层是将器件例如金属氧化物场效应晶体管(MOSFET)连接到集成电路的第一布线层的过渡层，其中单个器件被“布线”到电路中。应该理解可以以图4和图5中所示例的任何或所有这些布线层的形式以及使用单镶嵌工艺形成本发明的结构。
图1A到1H是示例了用于制造根据本发明的第一和第二实施例的互连结构的常规方法的截面视图。在图1A中，在衬底100上形成介质层105。在介质层105的顶表面115上形成介质扩散阻挡层110。通过扩散阻挡层110和介质层105形成柱接触120。柱接触120的顶表面125与阻挡层110的顶表面130共面。在一个实例中，阻挡层110是随后形成的布线中所包含的材料的扩散阻挡层。在一个实例中，阻挡层110是铜的扩散阻挡层。
在图1B中，在阻挡层110的顶表面130上形成介质层135并且在介质层135的顶表面145上形成硬掩模层140。在一个实例中，介质层135是低K(介电常数)材料，其实例包括但不限于氢倍半硅氧烷(silsesquioxane)聚合物(HSQ)、甲基倍半硅氧烷聚合物(MSQ)和聚亚苯基低聚物(polyphenylene oligomer)(Six(CH3)y)。低K介质材料具有约4或更小的相对介电常数。在第二实例中，介质层135包括SiO2。介质层135具有例如约50nm与约1,000nm之间的厚度。在一个实例中，硬掩模层140包括例如二氧化硅(SiO2)、氮化硅(Si3N4)、碳化硅(SiC)、硅氧氮化物(SiON)、硅氧碳化物(SiOC)、氢掺杂的硅石玻璃(SiCOH)、等离子体增强硅氮化物(PSiNx)或NBLoK(SiC(N，H))。硬掩模层140具有例如约5nm与约100nm之间的厚度。硬掩模层140可以包括金属。
在图1C中，在硬掩模层140的顶表面155上形成构图的光致抗蚀剂层150，光致抗蚀剂是通过任意数目的公知光刻方法构图的层并蚀刻通过硬掩模层140的沟槽155，暴露介质层140的顶表面145。
在图1D中，去除构图的光致抗蚀剂层150(参见图1C)，并且使用构图的硬掩模层140作为蚀刻掩模例如使用反应离子蚀刻(RIE)方法，将沟槽160形成到介质层135中以暴露柱接触120的顶表面125。
在图1E中，在硬掩模层140的顶表面155上形成另一构图的光致抗蚀剂层165，光致抗蚀剂是通过任意数目的公知光刻方法构图的层并蚀刻通过硬掩模层140的沟槽155A(加宽的图1C的沟槽155)和170，暴露介质层140的顶表面145。
在图1F中，去除构图的光致抗蚀剂层165(参见图1E)，并且例如使用RIE方法蚀刻沟槽175和180部分地进入介质层135中。沟槽180与沟槽160相交。
在图1G中，通过在沟槽160、175和180中暴露的介质层135的层的各向同性去除产生硬掩模层140的悬臂185。在第一实例中，通过包括HNO3、HCl、H2SO4、HF、NH4OH、NH4F或其组合的溶液中的湿法蚀刻完成介质层135的层的各向同性去除。在第二实例中，通过具有低方向性的高压等离子体蚀刻完成介质层135的层的各向同性去除。
使用沟槽175作为实例，如果在硬掩模层140中的开口的最宽部分是W1，并且悬臂具有宽度W2，那么比率W2/W1在约0.03到约0.48之间。
在图1H中，在硬掩模层140的顶表面155、包括悬臂185的底表面195的悬臂185的所有暴露的表面、沟槽160、175以及180的暴露的表面200、以及柱接触120的顶表面125A之上，形成保形导电衬里。在一个实例中，衬里190是之后将在衬里之上形成的芯导体210的材料(参见图2A或3C)的扩散阻挡层。在一个实例中，衬里190是铜的扩散阻挡层。在一个实例中，衬里190包括Ta、TaN、Ti、TiN、TiSiN、W、Ru或其组合。在一个实例中，衬里190具有约2nm到约100nm之间的厚度。例如可以通过化学气相淀积(CVD)或原子层淀积(ALD)形成衬里190。
可选地，可以以衬里材料的保形淀积工艺随后是与在此全部引作参考的2004年8月31日发布的Yang等的美国专利6,784,105中所教导的金属中性粒子(metal neutral)工艺相同的同时溅射蚀刻(使用带电的溅射种(sputtering species))和衬里淀积来形成衬里190。在一个实例中，金属中性粒子包括Ta、TaN、Ti、TiN、TiSiN、W、Ru或其组合，用于产生溅射种的气体包括Ar、He、Ne、Xe、N2、H2NH3、N2H2或其组合。从沟槽的底部去除先前淀积的衬里材料连同可能在柱接触120的顶表面125A上存在的任何金属氧化物(或如图5和6中示出的任何芯导体)。当停止溅射而继续金属中性粒子淀积时，形成衬里190的新的层以代替被去除的。
图2A到2C是示例了用于制造根据本发明的第一实施例的互连结构的方法步骤的截面视图。图2A从图1H继续。在图2A中，在衬里190的顶上形成芯导体210。在一个实例中，芯导体210包括Al、AlCu、Cu、W、Ag、Au或其组合。在芯导体210为铜的实例中，蒸发或淀积薄的铜层，然后电镀敷更厚层的铜。芯导体210的厚度足够完全填充沟槽160、175以及180。
在图2B中，进行化学机械抛光(CMP)工艺以使介质层135的顶表面145A、衬里190的顶表面215和芯导体210的顶表面220共面。CMP工艺之后，形成镶嵌布线225和具有一体的镶嵌过孔235的双镶嵌布线230。
在图2C中，在芯导体210的顶表面220上选择性地形成导电扩散阻挡层帽240。在一个实例中，阻挡层帽240包括CoWP、CoSnP、CoP和Pd或其组合。在一个实例中，帽240为约5nm到约80nm的厚度。在一个实例中，帽240是铜的扩散阻挡层。在一个实例中，通过包括无电镀敷的方法形成帽240。在此将其整体引作参考的1997年12月9日发布的Bubin等的美国专利6,695,810和2002年1月29日发布的Hu等的美国专利6,342,733中公开了形成CoWP、CoSnP、CoP和Pd层的方法。阻挡层帽240与芯导体210的顶表面220直接物理接触。
图3A到图3E是示例了用于制造根据本发明的第二实施例的互连结构的方法步骤的截面视图。图3A从图1H继续。在图3A中，在衬里190的所有暴露的表面上形成介质衬里245。在一个实例中，介质衬里245包括例如二氧化硅(SiO2)、氮化硅(Si3N4)、碳化硅(SiC)、硅氧氮化物(SiON)、硅氧碳化物(SiOC)、氢掺杂的硅石玻璃(SiCOH)、等离子体增强硅氮化物(PSiNX)或NBLoK(SiC(N，H))或其组合。在一个实例中，介质衬里245为约5nm到约100nm的厚度。例如可以通过CVD或ALD形成介质衬里245。
在图3B中，进行定向蚀刻工艺(例如RIE)以从在沟槽160、175和180底表面淀积的衬里190的水平表面去除介质衬里245。定向蚀刻工艺之后是与上述相同的金属中性粒子工艺的同时溅射蚀刻和衬里淀积，参考图1H。
在图3C中，参考图2A，用之前所描述的离子形成芯导体210。芯导体210的厚度足够完全填充沟槽160、175和180。
在图3D中，进行CMP工艺以使介质层135的顶表面145A、衬里190的顶表面215、芯导体210的顶表面220和介质衬里245的顶表面250共面。CMP工艺之后，形成镶嵌布线255和具有一体的镶嵌过孔265的双镶嵌布线260。
在图3E中，在芯导体210的顶表面220上选择性地形成帽240。帽240与芯导体210的顶表面220直接物理接触并将其完全覆盖。
图4是示例了根据本发明的第一实施例制造的多个布线层的截面视图。在图4中，在介质层135(其也可以被认为是层间介质层)之上，形成包括镶嵌布线275和具有一体的镶嵌过孔285的双镶嵌布线280的层间介质层270。在层间介质层270之上，形成包括具有一体的镶嵌过孔300的双镶嵌布线295和具有一体的镶嵌过孔310的双镶嵌布线305的层间介质层290。层间介质层270和275与介质层135相似。镶嵌布线275与镶嵌布线225相似，并且分别具有一体的镶嵌过孔285、300和310的双镶嵌布线280、295和305与双镶嵌布线230和一体的过孔235相似。帽240A和240B与帽240相似。虽然在图4中示例了三个布线层，但可以如此堆叠任何数目的相似的布线层。在堆叠的层间介质层中，可以相似地形成具有本发明的第二实施例的结构的镶嵌布线与过孔和双镶嵌布线与过孔。
图5是示例了制造的具有可应用到本发明的第一和第二实施例的附加的扩散阻挡层的多个布线层的截面视图。图5与图4相似，不同之处在于：介质层135A包括介质层135和介质阻挡层315、层间介质层270A包括介质层270和介质扩散阻挡层320、层间介质层290A包括介质层290和介质扩散阻挡层325。在介质层135与层间介质层275之间形成扩散阻挡层315，在层间介质层275的顶上形成扩散阻挡层320。扩散阻挡层315、320以及325与扩散阻挡层110相似。在一个实例中，扩散阻挡层315、320以及325为在布线225、230、275、280、295以及305中所包含的材料的扩散阻挡层。在一个实例中，扩散阻挡层315、320以及325是铜的扩散阻挡层。虽然在图5中示例了三个布线层，但可以如此堆叠任何数目的相似的布线层。在堆叠的层间介质层中，可以相似地形成具有本发明的第二实施例的结构的镶嵌布线与过孔和双镶嵌布线与孔。
因此，本发明提供了改善的扩散阻挡层盖帽的互连结构。
为了理解本发明，以上给出了本发明的实施例的说明。应该理解本发明不限于这里所描述的具体实施例，现在各种修改、重组和替代将对于本领域的技术人员变得显而易见而不背离本发明的范围。因此，旨在下列权利要求覆盖落入本发明的真正精神和范围内的所有这样的修改和改变。

Claims (35)

1.一种方法，包括以下步骤:
提供具有介质层的衬底；
在所述介质层的顶表面上形成硬掩模层；
在所述硬掩模层中形成开口；
在所述介质层未被所述硬掩模层保护处的所述介质层中形成沟槽，所述沟槽具有侧壁和底；
凹入在所述硬掩模层之下的所述沟槽的所述侧壁；
在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；
使用芯导体填充所述沟槽；
去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及
在所述芯导体的顶表面上形成导电帽。
2.根据权利要求1的方法，还包括:
在所述导电衬里与所述沟槽的所述侧壁接触处的所述导电衬里上形成介质衬里。
3.根据权利要求2的方法，其中所述形成所述介质衬里包括以下步骤:
在使用所述芯导体填充所述沟槽之前，在所述导电衬里的暴露的表面上形成介质衬里；以及
从所述导电衬里与所述沟槽的所述底表面接触处的所述导电衬里的表面去除所述介质衬里。
4.根据权利要求1的方法，其中所述形成保形导电衬里包括:
在所述沟槽的所述侧壁上同时淀积和溅射蚀刻金属层。
5.根据权利要求4的方法，其中所述形成保形导电衬里还包括在所述同时淀积和溅射蚀刻之后在所述沟槽的所述侧壁上的所述金属层上淀积另一金属层。
6.根据权利要求4的方法，其中所述溅射蚀刻产生来自选自Ar、He、Ne、Xe、N2、H2NH3、N2H2及其组合的气体的溅射种。
7.根据权利要求4的方法，其中所述金属层包括选自Ta、TaN、Ti、TiN、TiSiN、W、Ru及其组合的材料。
8.根据权利要求1的方法，其中所述导电衬里和所述导电帽是构成所述芯导体的一种或多种材料的扩散阻挡层。
9.根据权利要求1的方法，其中所述硬掩模层包括选自SiO2、Si3N4、SiC、SiON、SiOC、SiCOH、PSiNx和SiC(N，H)的材料。
10.根据权利要求1的方法，其中所述介质层包括选自具有约4或更小的相对介电常数的介质材料、氢倍半硅氧烷聚合物、甲基倍半硅氧烷聚合物、聚亚苯基低聚物、SiO2及其组合的材料。
11.根据权利要求1的方法，其中所述导电衬里包括选自Ta、TaN、Ti、TiN、TiSiN、W、Ru及其组合的材料。
12.根据权利要求1的方法，其中所述芯导体包括选自Al、AlCu、Cu、W、Ag、Au及其组合的材料。
13.根据权利要求1的方法，其中所述导电帽包括选自CoWP、CoSnP、CoP、Pd或其组合的材料。
14.根据权利要求1的方法，其中所述介质层包括在第二介质层的顶表面上形成的第一介质层，所述第一介质层是构成所述芯导体的一种或多种材料的扩散阻挡层。
15.根据权利要求1的方法，其中所述形成导电帽包括所述导电帽的至少一部分的无电镀敷。
16.一种方法，包括以下步骤:
提供具有介质层的衬底；
在所述介质层的顶表面上形成硬掩模层；
在所述硬掩模层中形成开口；
在所述介质层未被所述硬掩模层保护处的所述介质层中形成沟槽，所述沟槽具有侧壁和底，所述沟槽的所述侧壁与所述硬掩模中的所述开口对准；
进行所述沟槽的所述侧壁和底的各向同性蚀刻，所述各向同性蚀刻底切所述硬掩模层从而形成在所述沟槽之上突出的硬掩模悬臂；
在所述沟槽的所有暴露的表面和所述硬掩模层的所有暴露的表面上形成保形导电衬里，所述导电衬里的上部与所述硬掩模悬臂物理接触从而形成在所述沟槽之上突出的导电悬臂；
在所述导电衬里之上形成芯导体，所述芯导体填充所述沟槽；
进行化学机械抛光以去除在所述介质层的所述顶表面之上延伸的所述硬掩模层和所有芯导体，所述化学机械抛光使所述介质层的顶表面、所述导电衬里的顶表面以及所述沟槽中的所述芯导体的顶表面共面，所述导电层在所述芯导体之上延伸并与其直接物理接触；以及
在所述芯导体的所述顶表面上形成导电帽。
17.根据权利要求16的方法，还包括以下步骤:
在所述导电衬里的暴露的表面上形成介质衬里；以及
从所述导电衬里与所述沟槽的所述底表面接触处的所述导电衬里的表面去除所述介质衬里。
18.根据权利要求16的方法，其中所述形成保形导电衬里包括:
在所述沟槽的所述侧壁上同时淀积和溅射蚀刻金属层。
19.根据权利要求18的方法，其中所述形成保形导电衬里还包括在所述同时淀积和溅射蚀刻之后在所述沟槽的所述侧壁上的所述金属层上淀积另一金属层。
20.根据权利要求16的方法，其中所述导电衬里和所述导电帽是构成所述芯导体的一种或多种材料的扩散阻挡层。
21.据权利要求16的方法，其中所述形成导电帽包括所述导电帽的至少一部分的无电镀敷。
22.根据权利要求16的方法，其中所述介质层包括在第二介质层的顶表面上形成的第一介质层，所述第一介质层是构成所述芯导体的一种或多种材料的扩散阻挡层。
23.根据权利要求16的方法，其中:
所述导电衬里包括选自Ta、TaN、Ti、TiN、TiSiN、W、Ru及其组合的材料；
所述芯导体包括选自Al、AlCu、Cu、W、Ag、Au及其组合的材料；以及
所述导电帽包括选自CoWP、CoSnP、CoP、Pd或其组合的材料。
24.一种结构，包括:
芯导体，具有顶表面、相对的底表面以及在所述顶与底表面之间的侧面；
导电衬里，直接物理接触并覆盖所述芯导体的所述底表面和所述侧面，所述导电衬里的嵌入部分与在邻近所述芯导体的所述顶表面和所述侧面的所述芯导体的区域中的所述芯导体直接物理接触并在其之上延伸；以及
导电帽，与在所述导电衬里的所述嵌入部分之间暴露的所述芯导体的所述顶表面直接物理接触。
25.根据权利要求24的结构，其中与所述芯导体直接物理接触并在其之上延伸的所述导电衬里的所述部分在所述芯导体之上从所述芯导体的所述侧面的相对的成对的侧面延伸所述芯导体的所述侧面之间的总距离的约3％到约48％之间的距离。
26.根据权利要求24的结构，其中与所述芯导体直接物理接触并在其之上延伸的所述导电衬里的所述部分的顶表面与所述芯导体的所述顶表面共面。
27.根据权利要求24的结构，其中所述导电帽未覆盖所述导电衬里的所述嵌入部分。
28.根据权利要求24的结构，其中所述导电衬里包括选自Ta、TaN、Ti、TiN、TiSiN、W、Ru及其组合的材料。
29.根据权利要求24的结构，其中所述芯导体包括选自Al、AlCu、Cu、W、Ag、Au及其组合的材料。
30.根据权利要求24的结构，其中所述导电帽包括选自CoWP、CoSnP、CoP、Pd或其组合的材料。
31.一种结构，包括:
芯导体，具有顶表面、相对的底表面以及在所述顶与底表面之间的侧面；
介质衬里，形成在所述芯导体的所述侧面上；
导电衬里，直接物理接触并覆盖所述芯导体的所述底表面和所述介质衬里，所述导电衬里的嵌入部分在邻近所述芯导体的所述顶表面和所述侧面的所述芯导体的区域中的所述介质衬里和所述芯导体之上延伸；以及
导电帽，与在所述导电衬里的所述嵌入部分之间暴露的所述芯导体的所述顶表面直接物理接触。
32.根据权利要求31的结构，其中与所述芯导体直接物理接触并在其之上延伸的所述导电衬里的所述部分在所述芯导体之上从所述芯导体的所述侧面的相对的成对的侧面延伸所述芯导体的所述侧面之间的总距离的约3％到约48％之间的距离。
33.根据权利要求31的结构，其中与所述芯导体直接物理接触并在其之上延伸的所述导电衬里的所述部分的顶表面与所述芯导体的所述顶表面共面。
34.根据权利要求31的结构，其中所述导电帽未覆盖所述导电衬里的所述嵌入部分并且未覆盖在所述导电衬里的所述电嵌入部分与所述芯导体之间暴露的所述介质衬里的任何边缘。
35.根据权利要求31的结构，其中:
所述介质衬里包括选自SiO2、Si3N4、SiC、SiON、SiOC、氢掺杂的硅石玻璃(SiCOH)、等离子体增强硅氮化物(PSiNX)或NBLoK(SiC(N，H))及其组合的材料；
所述导电衬里包括选自Ta、TaN、Ti、TiN、TiSiN、W、Ru及其组合的材料；
所述芯导体包括选自Al、AlCu、Cu、W、Ag、Au及其组合的材料；以及
所述导电帽包括选自CoWP、CoSnP、CoP、Pd或其组合的材料。
CN2006800120492A 2005-04-15 2006-04-07 互连结构及其制造方法 Active CN101390203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/107,074 2005-04-15
US11/107,074 US7335588B2 (en) 2005-04-15 2005-04-15 Interconnect structure and method of fabrication of same
PCT/US2006/013179 WO2006113186A2 (en) 2005-04-15 2006-04-07 Interconnect structure and method of fabrication of same

Publications (2)

Publication Number Publication Date
CN101390203A true CN101390203A (zh) 2009-03-18
CN101390203B CN101390203B (zh) 2012-03-21

Family

ID=37109075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800120492A Active CN101390203B (zh) 2005-04-15 2006-04-07 互连结构及其制造方法

Country Status (7)

Country Link
US (4) US7335588B2 (zh)
EP (1) EP1869700B1 (zh)
JP (1) JP5089575B2 (zh)
CN (1) CN101390203B (zh)
AT (1) ATE535013T1 (zh)
TW (1) TWI389252B (zh)
WO (1) WO2006113186A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744424B1 (ko) * 2006-08-29 2007-07-30 동부일렉트로닉스 주식회사 반도체소자의 제조방법
JP4740080B2 (ja) * 2006-09-26 2011-08-03 三洋電機株式会社 空気除菌装置
US20080157268A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Fuse Element Using Low-K Dielectric
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
JP2009146958A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US20090166867A1 (en) * 2007-12-31 2009-07-02 Harsono Simka Metal interconnect structures for semiconductor devices
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US7955971B2 (en) * 2009-06-11 2011-06-07 International Business Machines Corporation Hybrid metallic wire and methods of fabricating same
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
EP2521165B1 (en) * 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
KR20110089731A (ko) * 2010-02-01 2011-08-09 삼성전자주식회사 배선 랜더를 포함하는 반도체 소자 및 그 제조 방법
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
FR2963160A1 (fr) * 2010-07-22 2012-01-27 St Microelectronics Crolles 2 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US8916405B2 (en) * 2011-10-11 2014-12-23 International Business Machines Corporation Light emitting diode (LED) using carbon materials
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
US8835305B2 (en) * 2012-07-31 2014-09-16 International Business Machines Corporation Method of fabricating a profile control in interconnect structures
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9135719B1 (en) * 2014-06-26 2015-09-15 Amazon Technologies, Inc. Color name generation from images and color palettes
US9553044B2 (en) * 2014-11-05 2017-01-24 International Business Machines Corporation Electrically conductive interconnect including via having increased contact surface area
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
KR20160122364A (ko) * 2015-04-14 2016-10-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2017111847A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
WO2017111803A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
KR102582671B1 (ko) 2016-12-22 2023-09-25 삼성전자주식회사 반도체 소자
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10510657B2 (en) * 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US11004735B2 (en) * 2018-09-14 2021-05-11 International Business Machines Corporation Conductive interconnect having a semi-liner and no top surface recess
TWI801631B (zh) * 2018-11-09 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置的製造方法和半導體裝置
US11094580B2 (en) * 2019-10-01 2021-08-17 International Business Machines Corporation Structure and method to fabricate fully aligned via with reduced contact resistance
WO2021174415A1 (en) * 2020-03-03 2021-09-10 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
US20230077760A1 (en) * 2021-09-14 2023-03-16 International Business Machines Corporation Top via interconnects without barrier metal between via and above line
TWI825516B (zh) * 2021-11-30 2023-12-11 南亞科技股份有限公司 製造半導體裝置的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2663902B2 (ja) * 1995-03-17 1997-10-15 日本電気株式会社 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法
KR100189967B1 (ko) * 1995-07-20 1999-06-01 윤종용 반도체장치의 다층배선 형성방법
US5976970A (en) * 1996-03-29 1999-11-02 International Business Machines Corporation Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
JP3399786B2 (ja) * 1996-06-04 2003-04-21 シーメンス アクチエンゲゼルシヤフト 原動機付き車両内の回路装置
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6211084B1 (en) * 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6197681B1 (en) * 1999-12-31 2001-03-06 United Microelectronics Corp. Forming copper interconnects in dielectric materials with low constant dielectrics
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
CN1447981B (zh) * 2000-08-21 2013-08-07 陶氏环球技术公司 微电子装置制造中用于有机聚合物电介质的硬面层的有机硅酸盐树脂
US6461963B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
JP3812891B2 (ja) * 2002-01-30 2006-08-23 株式会社荏原製作所 配線形成方法
JP2004128239A (ja) * 2002-10-03 2004-04-22 Renesas Technology Corp スタティック型半導体記憶装置
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
JP4057972B2 (ja) * 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
US7094669B2 (en) * 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法
CN103378052B (zh) * 2012-04-20 2016-06-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法

Also Published As

Publication number Publication date
US20080246151A1 (en) 2008-10-09
JP5089575B2 (ja) 2012-12-05
CN101390203B (zh) 2012-03-21
EP1869700A2 (en) 2007-12-26
US20060234497A1 (en) 2006-10-19
WO2006113186A3 (en) 2008-07-24
US7335588B2 (en) 2008-02-26
US7598616B2 (en) 2009-10-06
US20080014744A1 (en) 2008-01-17
EP1869700A4 (en) 2010-12-15
TW200636917A (en) 2006-10-16
JP2008537337A (ja) 2008-09-11
WO2006113186A2 (en) 2006-10-26
ATE535013T1 (de) 2011-12-15
US7528493B2 (en) 2009-05-05
TWI389252B (zh) 2013-03-11
EP1869700B1 (en) 2011-11-23
US20080006944A1 (en) 2008-01-10
US7563710B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
CN101390203B (zh) 互连结构及其制造方法
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US8383507B2 (en) Method for fabricating air gap interconnect structures
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN101160655B (zh) Mim电容器及其制造方法
US6380084B1 (en) Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US8062971B2 (en) Dual damascene process
US6352917B1 (en) Reversed damascene process for multiple level metal interconnects
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
CN102870212B (zh) 具有自对准介电帽的互连结构的结构和制造方法
US20150130080A1 (en) Semiconductor device structures including damascene structures
US20040021226A1 (en) Contact capping local interconnect
US20030139034A1 (en) Dual damascene structure and method of making same
CN103579181A (zh) 混合互连设计及其形成方法
US6465889B1 (en) Silicon carbide barc in dual damascene processing
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
US20050098892A1 (en) Structure and process of metal interconnects
US20060226549A1 (en) Semiconductor device and fabricating method thereof
KR100945995B1 (ko) 반도체 소자의 금속배선 형성 방법
US7662711B2 (en) Method of forming dual damascene pattern
KR20070052452A (ko) 반도체 소자의 금속배선 제조방법
KR20040057513A (ko) 반도체 소자의 금속배선 형성방법
JP2010021444A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant