FR2963160A1 - Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant - Google Patents

Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant Download PDF

Info

Publication number
FR2963160A1
FR2963160A1 FR1055977A FR1055977A FR2963160A1 FR 2963160 A1 FR2963160 A1 FR 2963160A1 FR 1055977 A FR1055977 A FR 1055977A FR 1055977 A FR1055977 A FR 1055977A FR 2963160 A1 FR2963160 A1 FR 2963160A1
Authority
FR
France
Prior art keywords
cavities
copper
level
layer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1055977A
Other languages
English (en)
Inventor
Patrick Vannier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1055977A priority Critical patent/FR2963160A1/fr
Priority to US13/187,326 priority patent/US8461046B2/en
Publication of FR2963160A1 publication Critical patent/FR2963160A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Procédé de réalisation d'un niveau de métallisation (Mi+1) et d'un niveau de via reliant ce niveau de métallisation (Mi+1) à un niveau de métallisation inférieur (Mi). Le procédé comprend une réalisation d'une région isolante (4, 5) sur le niveau de métallisation inférieure (Mi), une réalisation d'un masque dur (6, 7) sur la région isolante (4, 5) définissant les emplacements des vias et des lignes métalliques dudit niveau de métallisation (Mi+1), une gravure de la région isolante (4, 5) à travers le masque dur (6, 7) de façon à former des cavités (8, 9) débouchant pour certaines au moins d'entre elles sur ledit niveau de métallisation inférieur (Mi), un nettoyage des cavités (8, 9) formant des décrochements rentrants (DR) au niveau de l'interface entre le masque dur (6, 7) et la région isolante (4, 5), un remplissage total desdites cavités (8, 9) comprenant au moins un remplissage partiel desdites cavités avec du cuivre (11), un comblement des décrochements rentrants (DR) par pulvérisation d'un matériau de comblement et une formation d'une couche de cuivre dopé (12).

Description

B 10-2064FR 1 Procédé de réalisation d'un niveau de métallisation et d'un niveau de via et circuit intégré correspondant L'invention concerne les circuits intégrés et plus particulièrement la réalisation des lignes en cuivre des niveaux de métallisation du circuit intégré et des interconnexions verticales ou « vias » reliant deux niveaux de métallisation en cuivre.
Dans les circuits intégrés comprenant des lignes de cuivre, les lignes d'un niveau de métallisation et les vias reliant deux niveaux de métallisation peuvent être réalisés au cours d'un même procédé connu sous le nom de procédé « Damascène ». Plus précisément, on réalise par gravure dans une région isolante, des cavités délimitant à la fois les vias et les lignes du niveau de métallisation à réaliser, les cavités réalisés débouchant sur le niveau de métallisation inférieur. Ces cavités sont ensuite remplies par du cuivre, et une étape de retrait mise en oeuvre par un polissage mécano chimique permet de retirer l'excèdent de cuivre ainsi que les masques durs utilisés pour l'opération de gravure. Après l'étape de gravure délimitant les cavités, un nettoyage est généralement réalisé au moyen d'un plasma d'oxygène pour pouvoir retirer les résidus de polymère formés pendant la gravure sur les parois des cavités. Ce nettoyage a pour inconvénient de former des décrochements rentrant dans la région isolante, au niveau des interfaces entre la région isolante et les différents masques durs utilisés. Ces décrochements peuvent provoquer des défauts de fabrication lors du dépôt de cuivre dans les cavités, ou lors du dépôt d'une couche d'accrochage du cuivre. La couche d'accrochage du cuivre est déposée par exemple par dépôt physique par phase vapeur ce qui ne permet pas de former une couche d'accrochage continue au niveau des décrochements rentrants. Le dépôt de cuivre sur cette couche d'accrochage pourra par conséquent présenter des trous au niveau des décrochements. Ces trous peuvent conduire à l'obtention de circuits intégrés inopérants et donc rejetés lors de la fabrication, à une durée de vie réduite du circuit intégré ou encore à un court circuit. Outre ces problèmes liés au nettoyage des cavités par un plasma d'oxygène, les lignes de cuivre peuvent présenter des défaillances dues au phénomène d'électromigration ou à la formation d'excroissances à la surface des lignes. I1 a été proposé à cet égard d'utiliser une couche d'accrochage comportant du cuivre dopé pour améliorer la résistance du cuivre à l'électromigration, améliorer les propriétés mécaniques du cuivre et réduire la formation d'excroissances et de défaillances. La couche d'accrochage de cuivre dopé peut contenir des atomes d'aluminium, de manganèse, d'étain, magnésium, argent, titane, indium, zirconium ou des molécules de nitrure de molybdène, et est située sur les parois inférieures et latérales des cavités. Cela étant, l'utilisation d'une couche de cuivre dopé a pour inconvénient d'augmenter la résistance des lignes de cuivre les plus fines. Cette augmentation de la résistance des lignes les plus fines a des conséquences sur le fonctionnement global du circuit intégré, pouvant se traduire par des délais rallongés de propagation des signaux sur ces lignes et un mauvais fonctionnement du circuit aux fréquences désirées. Selon un mode de mise en oeuvre et de réalisation il est proposé de réduire les défaillances au sein des lignes de cuivre dans les circuits intégrés, notamment par une amélioration du remplissage des cavités définissant les lignes métalliques. Selon un autre mode de mise en oeuvre et de réalisation, il est proposé de réduire la résistance des lignes en cuivre les plus fines.
Selon un aspect, il est donc proposé un procédé de réalisation d'un niveau de métallisation et d'un niveau de via reliant ce niveau de métallisation à un niveau de métallisation inférieur ; le procédé comprend une réalisation d'une région isolante sur le niveau de métallisation inférieure, une réalisation d'un masque dur sur la région isolante définissant les emplacements des vias et des lignes métalliques dudit niveau de métallisation, une gravure de la région isolante à travers le masque dur de façon à former des cavités débouchant pour certaines au moins d'entre elles sur ledit niveau de métallisation inférieur, un nettoyage des cavités formant des décrochements rentrants au niveau de l'interface entre le masque dur et la région isolante, un remplissage total desdites cavités comprenant au moins un remplissage partiel desdites cavités avec du cuivre, un comblement des décrochements rentrants par pulvérisation d'un matériau de comblement et une formation d'une couche de cuivre dopé. Ainsi, le remplissage partiel des cavités par le cuivre signifie que le niveau de cuivre obtenu se situe sous les décrochements rentrants, ce qui permet ensuite de combler les décrochements rentrants. La pulvérisation contribue à un bon remplissage des décrochements rentrants. Cette pulvérisation peut être une pulvérisation surfacique du cuivre ayant rempli partiellement les cavités. Le matériau de comblement est alors du cuivre. La formation de la couche de cuivre dopé est alors postérieure audit comblement. Le comblement des décrochements rentrants peut comprendre la formation de cuivre dopé sur la structure obtenue après le remplissage partiel des cavités. Cette formation de la couche de cuivre dopé comprend avantageusement un dépôt et une pulvérisation du cuivre dopé. Cette pulvérisation peut résulter d'un dépôt de cuivre dopé à forte énergie. La pulvérisation est alors simultanée avec le dépôt. En variante, la pulvérisation peut être une opération distincte du dépôt et postérieure à celui-ci. Le matériau de comblement est alors du cuivre dopé. Le niveau de cuivre obtenu lors du remplissage partiel dépend de la largeur des cavités, et par conséquent de la largeur des futures lignes métalliques. De ce fait, selon la largeur des cavités, le remplissage total de celles-ci peut être ou non obtenu avec le dépôt ultérieur de cuivre dopé permettant le remplissage des décrochements rentrants. Ainsi, selon un mode de mise en oeuvre, pour l'une au moins des cavités, la formation de ladite couche de cuivre dopé permet de remplir totalement cette cavité. Ceci est valable pour des lignes fines. Le remplissage total des cavités peut comprendre pour au moins une cavité un remplissage final avec du cuivre sur ladite couche de cuivre dopé. Ceci est valable pour des lignes plus larges. De ce fait, la couche de cuivre dopé se situe soit au sommet de certaines lignes, soit à un niveau intermédiaire recouvert de cuivre pour atteindre l'épaisseur de ligne voulue. La position de la couche de cuivre dopée dépend de la hauteur du premier dépôt de cuivre. Pour les lignes les plus larges, ce dépôt atteint une hauteur bien inférieure à celui atteint dans les lignes les plus fines.
Ainsi, on ne dépose pas une couche de cuivre dopé dans la partie inférieure des vias et des lignes métalliques, mais sur une première couche de cuivre. On peut ainsi profiter des effets bénéfiques des dopants sur les défaillances, et ne pas induire d'augmentation significative de la résistance des lignes les plus fines.
Selon un autre aspect, il est proposé un circuit intégré comportant au moins deux niveaux de métallisation séparés par un niveau de via. Chaque ligne métallique d'au moins l'un des niveau de métallisation comprend au dessus d'une partie inférieure en cuivre une couche de cuivre dopé s'étendant au moins partiellement au sommet de ladite ligne métallique. Pour l'une au moins desdites lignes métalliques, par exemple une ligne fine, la couche de cuivre dopé peut s'étendre au sommet de l'intégralité de cette ligne métallique. Pour l'une au moins desdites lignes métalliques, par exemple une ligne large, la couche de cuivre dopé est recouverte entre ces extrémités par une partie supérieure en cuivre. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 9 sont des vues en coupe illustrant différentes étapes d'un mode de mise en oeuvre du procédé selon l'invention, la figure 9 illustrant en outre une vue en coupe d'un mode de réalisation d'un circuit intégré selon l'invention ; - les figures 10 à 12 illustrent un autre mode de mise en oeuvre et de réalisation de l'invention. La figure 1 est une vue en coupe illustrant une ligne en cuivre 1 d'un premier niveau de métallisation M; en cuivre. Cette ligne 1 est entourée par une couche d'encapsulation 2 formant barrière et couche d'accrochage, formée au sein d'une première couche isolante 3. La couche d'encapsulation 2 peut être formée d'une première couche de nitrure de tantale permettant de limiter la diffusion du cuivre dans le silicium, une deuxième couche de tantale permet de faciliter l'adhésion du cuivre, et une troisième couche non représentée de cuivre pour permettre le dépôt par électrolyse du cuivre de la ligne 1. Les couches de nitrure de tantale, de tantale et de cuivre de la couche d'encapsulation 2 ont été déposées par exemple par des étapes classiques de dépôt physique par phase vapeur (dépôt PVD). La première couche isolante 3 est ici une couche diélectrique poreuse à faible permittivité de type SiOxCy. L'ajout d'un agent porogène lors de la formation de la première couche isolante 3 permet d'induire des cavités d'air qui réduiront la permittivité de la première couche isolante 3. Une couche barrière 4 empêchant une diffusion verticale est déposée sur le premier niveau de métallisation 1, la couche d'encapsulation 2 et la première couche isolante 3. La couche barrière 4 est par exemple une couche de type SiCxNy.
Une deuxième couche isolante 5 est déposée sur la couche barrière 4. La deuxième couche isolante 5 est similaire à la première couche isolante 3 ; c'est une couche diélectrique poreuse à faible permittivité de type SiOxCy.
La couche barrière 4 et la deuxième couche isolante 5 forment ensemble une région isolante au sein de laquelle seront gravées les futures cavités. Un premier masque dur 6 est déposé sur la deuxième couche isolante 5. Le premier masque dur 6 est par exemple une couche de tétraéthoxysilane. Un deuxième masque dur 7 est déposé sur le premier masque dur 6. Le deuxième masque dur 7 est par exemple une couche de nitrure de titane.
Sur la figure 2 le deuxième masque dur 7 est gravé au cours d'une étape de photolithographie pour délimiter les emplacements des lignes. Cette étape de photolithographie comprend l'utilisation d'un masque non représenté pour permettre la gravure sélective du nitrure de titane du deuxième masque dur 7.
Une deuxième étape de photolithographie est utilisée pour définir les emplacements des vias dans le premier masque dur 6 (figure 3). Cette étape de photolithographie comprend l'utilisation d'un masque non représenté. Le masque dur 6 est gravé puis une gravure sèche anisotropique définit partiellement les cavités formant les vias.
La gravure sèche anisotropique sélective permet de graver la deuxième région isolante 5 mais ne grave pas les deux masques durs 6 et 7. La réalisation des cavités se poursuit par gravure et surgravure de la couche 4 de façon à ce que les cavités CV débouchent sur le niveau de métallisation inférieur M; (figure 4).
Les différentes gravures sèches anisotropiques font intervenir différent éléments chimiques qui peuvent former une couche de polymères sur les parois des vias et des lignes. Cette couche de polymères est enlevée avant le dépôt d'un métal dans les cavités formées. Un nettoyage utilisant un plasma d'oxygène est réalisé pour enlever la couche de polymères. Durant le nettoyage, une partie des parois formées par la deuxième couche isolante 5 est partiellement consommée de manière à former des décrochements rentrants DR au niveau de l'interface entre le masque dur et la région isolante (figure 5).
La figure 6 est une vue en coupe illustrant deux types de cavités 8 et 9 de tailles différentes formées conformément aux étapes décrites dans les figures 1 à 5. La cavité 8 est associée à une ligne fine d'un circuit intégré et à un via associé à cette ligne. Les lignes fines peuvent avoir des largeurs comprises entre 40 et 90 nanomètres. La cavité 9 est associée à une ligne large d'un circuit intégré et à un via associé à cette ligne. Les lignes larges peuvent avoir des largeurs supérieures à 1 micromètre.
Une couche d'encapsulation 10 formant barrière et couche d'accrochage est déposée sur les parois des cavités 8 et 9. Cette couche d'encapsulation 10 a les mêmes propriétés que la couche d'encapsulation 2 ; elle est composée d'une couche de nitrure de tantale, une couche de tantale et une couche de cuivre. Cette couche d'encapsulation 10 a été déposée par des étapes de dépôt physique par phase vapeur. Le dépôt physique par phase vapeur ne permet pas de déposer une couche uniforme dans les cavités et autour des éléments de masques durs 6 et 7. Ainsi, des discontinuités peuvent apparaître dans les décrochements rentrants DR au niveau de l'interface entre le masque dur et la région isolante. Un première couche de cuivre 11 est déposée dans les cavités 8 et 9. Cette couche de cuivre remplit partiellement les cavités 8 et 9. La cavité 8, plus fine, est remplie à un niveau supérieur à celui du niveau de remplissage de la cavité 9. Le niveau de remplissage des cavités est inférieur à l'interface entre le masque dur 6 et la région isolante 5. L'homme du métier saura choisir les caractéristiques du dépôt de cuivre, compte tenu des dimensions des cavités, de façon à obtenir pour les cavités les moins larges un niveau de cuivre 11 restant sous les décrochements rentrants DR.
Une couche de cuivre dopé 12 est ensuite déposée (figure 7) sur la couche de cuivre 11. La couche de cuivre dopé 12 est déposée de façon à combler les décrochements rentrants DR. Ainsi, la couche 12 est uniforme par rapport à la structure sous-jacente. Pour obtenir l'uniformité, l'étape de formation de la couche de cuivre dopé 12 comprend un dépôt et une pulvérisation du cuivre dopé. La couche de cuivre dopé 12 est avantageusement déposée au moyen d'une pulvérisation cathodique. Les atomes de cuivre et les dopants contenus dans une cible sont pulvérisés par un plasma d'argon puis se déposent sur la première couche de cuivre 11. Dans un premier mode de mise en oeuvre de l'invention, le dépôt de la couche de cuivre dopé 12 est suivi d'une étape de pulvérisation du cuivre dopé 12. Plus précisément un plasma d'argon pulvérise la surface du cuivre dopé 12 pour libérer les atomes de cuivre et les dopants qui se déposeront dans les décrochements rentrants DR. Dans un second mode de mise en oeuvre, le dépôt de la couche de cuivre dopé 12 est réalisé sous une polarisation en régime sinusoïdale de l'ordre de 200W à 1000W couplé à une polarisation radiofréquences par des bobines de l'ordre de 1000W à 2000W. L'énergie des atomes de cuivre et des dopants arrachés à la cible est suffisante pour déposer et pulvériser des atomes de cuivre et des dopants de façon à former la couche de cuivre dopé 12, et combler les décrochements rentrants. La couche d'accrochage de cuivre dopé 12 peut contenir des atomes d'aluminium, de manganèse, d'étain, magnésium, argent, titane, indium, zirconium ou des molécules de nitrure de molybdène. L'épaisseur de la couche 12 sera ajustée en fonction de l'espace restant entre la couche 11 et le masque dur de façon à combler les décrochements rentrants DR. Typiquement cette épaisseur est comprise entre 5nm et l5nm. Les deux modes décrits permettent de remplir les décrochements rentrants dans la cavité 8 et la cavité 9.
La formation de la ligne métallique et du via de la cavité 8 est complète. La couche de cuivre dopé 12 est située à la surface de la ligne métallique. Cette configuration permet de limiter l'effet des dopants sur la résistance des lignes les plus fines, et de bénéficier des améliorations dues aux dopants à la surface des lignes les plus fines.
La formation de la ligne métallique et du via de la cavité 9 est incomplète, mais la couche de cuivre dopé 12 est uniforme au niveau des décrochements rentrants. Sur la figure 8, une deuxième couche de cuivre 13 est déposé par une étape d'électrolyse sur la couche de cuivre dopé 12. La couche de cuivre dopé 12 est uniforme et permet un dépôt uniforme de la couche de cuivre 13 par électrolyse. La formation de la ligne métallique dans la cavité 9 est complétée par cette étape. La couche de cuivre dopé 12 est ici située à mi-hauteur dans la cavité 9, et la ligne métallique bénéficie des améliorations dues aux dopants pour empêcher les défaillances. La résistance des lignes les plus larges telles que la ligne métallique de la cavité 9 n'est pas soumise à une augmentation significative due à l'introduction de dopants. En effet, la largeur de ces lignes permet d'obtenir des résistances négligeables, même après l'introduction de dopants. La figure 9 est une vue en coupe illustrant une étape ultérieure dans la formation des lignes et des vias. Pour enlever les masques durs 6 et 7, l'excédent de cuivre 13, et aplanir la surface du niveau de métallisation créé, une étape de polissage mécano-chimique est mise en oeuvre. Cette étape retire tous les matériaux déposés à un niveau supérieur à celui du haut des lignes métalliques. Pour les lignes les plus fines du niveau de métallisation Min ainsi formé, comme la ligne métallique L8, le haut de la ligne est formé intégralement par la couche de cuivre dopé 12. Pour les lignes les plus larges, comme la ligne métallique L9, le haut de la ligne est formé au niveau des extrémités par une portion de la couche 12 et par la deuxième couche de cuivre 13. La partie médiane de la couche 12 est recouverte par la couche 13.
On obtient ainsi des lignes métalliques et des vias qui ne présentent pas de défaut de remplissage aux interfaces entre les masques durs 6, 7 et la couche isolante 5. On obtient aussi des lignes métalliques qui présentent moins de défaillances telles que l'électromigration ou la formation d'excroissances à la surface des lignes. En outre d'une réduction des défaillances, on obtient aussi des lignes fines, d'une largeur comprise entre 40 et 90 nanomètres, qui présentent une faible résistance. A des fins de clarté et de simplification, les étapes d'un mode de mise en oeuvre du procédé selon l'invention ont été décrites pour la seule réalisation d'un niveau de métallisation M,+1. Cela étant ces étapes peuvent s'appliquer à tout autre niveau de métallisation pour lesquels il y a présence de décrochements rentrants sous les masques durs mis en oeuvre lors de la réalisation de ces niveaux de métallisation. On notera que l'invention n'est pas limitée aux modes de mise en oeuvre du procédé qui viennent d'être décrits mais en embrasse toutes les variantes. I1 est notamment possible comme illustré sur la figure 10 de pulvériser la couche de cuivre 11 avant le dépôt de la couche de cuivre dopé 12. Ceci permet de combler les décrochements rentrants DR avec les atomes de cuivre non dopés 110. La couche de cuivre dopé 12 ne s'étendra pas alors dans les décrochements rentrants. Cette couche 12 est alors simplement déposée sans pulvérisation. La suite des étapes illustrées sur les figures 11 et 12 sont analogues à celles décrites en référence aux figures 8 et 9. I1 en résulte pour le dispositif obtenu (figure 12), en ce qui concerne les lignes étroites, une couche de cuivre dopé 12 s'étendant partiellement au sommet de la ligne métallique (sauf aux extrémités 110 qui correspondent à l'emplacement des décrochements rentrants DR), et pour les lignes larges, une petite portion de cuivre dopé 120 subsiste en surface (à côté des emplacements des décrochements rentrants (DR)).

Claims (10)

  1. REVENDICATIONS1. Procédé de réalisation d'un niveau de métallisation (M;+1) et d'un niveau de via reliant ce niveau de métallisation (M;+1) à un niveau de métallisation inférieur (M;) comprenant : - une réalisation d'une région isolante (4, 5) sur le niveau de métallisation inférieur (M;), - une réalisation d'un masque dur (6, 7) sur la région isolante (4, 5) définissant les emplacements des vias et des lignes métalliques dudit niveau de métallisation (M;+1), - une gravure de la région isolante à travers le masque dur (6, 7) de façon à former des cavités (8, 9) débouchant pour certaines au moins d'entre elles sur ledit niveau de métallisation inférieur (M;), - un nettoyage des cavités (8, 9) formant des décrochements rentrants (DR) au niveau de l'interface entre le masque dur (6, 7) et la région isolante (4, 5), - un remplissage total desdites cavités (8, 9) comprenant au moins un remplissage partiel desdites cavités avec du cuivre (11), un comblement des décrochements rentrants (DR) par pulvérisation d'un matériau de comblement et une formation d'une couche de cuivre dopé (12).
  2. 2. Procédé selon la revendication 1, dans lequel le comblement des décrochements rentrants (DR) comprend une pulvérisation surfacique du cuivre (11) ayant rempli partiellement lesdites cavités (8, 9), ladite formation d'une couche de cuivre dopé (12) étant postérieure audit comblement.
  3. 3. Procédé selon la revendication 1, dans lequel ledit comblement des décrochements rentrants (DR) comprend la formation de la couche de cuivre dopé (12) sur la structure obtenue après ledit remplissage partiel desdites cavités (8, 9).
  4. 4. Procédé selon la revendication 3, dans lequel la formation de ladite couche de cuivre dopé (12) comprend un dépôt et une pulvérisation du cuivre dopé.
  5. 5. Procédé selon l'une des revendications précédentes, dans lequel pour l'une au moins des cavités (8), la formation de ladite couche de cuivre dopé (12) permet de remplir totalement cette cavité (8).
  6. 6. Procédé selon l'une des revendication 1 à 4, dans lequel le remplissage total des cavités comprend pour l'une au moins d'entre elles (9) un remplissage final avec du cuivre (13) sur ladite couche de cuivre dopé (12).
  7. 7. Procédé selon l'une des revendications précédentes, comprenant un retrait du masque dur (6, 7) après remplissage total de toutes les cavités (8, 9).
  8. 8. Circuit intégré comportant au moins deux niveaux de métallisation (M;, M;+1) séparés par un niveau de via, caractérisé en ce que chaque ligne métallique (L8, L9) d'au moins l'un des niveaux de métallisation comprend au dessus d'une partie inférieure en cuivre (11) une couche de cuivre dopé (12) s'étendant au moins partiellement au sommet de ladite ligne métallique (L8, L9).
  9. 9. Circuit intégré selon la revendication 8, dans lequel pour l'une au moins desdites lignes métalliques (L8), la couche de cuivre dopé (12) s'étend au sommet de l'intégralité de cette ligne métallique (L8).
  10. 10. Circuit intégré selon la revendication 8 ou 9, dans lequel pour l'une au moins desdites lignes métalliques (L9), la couche de cuivre dopé (12) est recouverte entre ces extrémités par une partie supérieure en cuivre (13).
FR1055977A 2010-07-22 2010-07-22 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant Pending FR2963160A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1055977A FR2963160A1 (fr) 2010-07-22 2010-07-22 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant
US13/187,326 US8461046B2 (en) 2010-07-22 2011-07-20 Process for producing a metallization level and a via level and corresponding integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1055977A FR2963160A1 (fr) 2010-07-22 2010-07-22 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant

Publications (1)

Publication Number Publication Date
FR2963160A1 true FR2963160A1 (fr) 2012-01-27

Family

ID=43598479

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1055977A Pending FR2963160A1 (fr) 2010-07-22 2010-07-22 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant

Country Status (2)

Country Link
US (1) US8461046B2 (fr)
FR (1) FR2963160A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
US10818545B2 (en) * 2018-06-29 2020-10-27 Sandisk Technologies Llc Contact via structure including a barrier metal disc for low resistance contact and methods of making the same
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881673A2 (fr) * 1997-05-30 1998-12-02 International Business Machines Corporation Interconnexions de cuivre inférieures au quart de micron avec une résistance à l'électromigration améliorée et une sensibilité aux défuts réeduite
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US20030008497A1 (en) * 2001-07-03 2003-01-09 Taiwan Semiconductor Manufacturing Co., Ltd Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure
US20080079155A1 (en) * 2006-09-28 2008-04-03 Mule Tony V Hard mask for low-k interlayer dielectric patterning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
US7026244B2 (en) * 2003-08-08 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance and reliable copper interconnects by variable doping
US7169700B2 (en) * 2004-08-06 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Metal interconnect features with a doping gradient
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
US7585768B2 (en) * 2006-06-16 2009-09-08 Chartered Semiconductor Manufacturing, Ltd. Combined copper plating method to improve gap fill
US7955971B2 (en) * 2009-06-11 2011-06-07 International Business Machines Corporation Hybrid metallic wire and methods of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881673A2 (fr) * 1997-05-30 1998-12-02 International Business Machines Corporation Interconnexions de cuivre inférieures au quart de micron avec une résistance à l'électromigration améliorée et une sensibilité aux défuts réeduite
US6333560B1 (en) * 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US20030008497A1 (en) * 2001-07-03 2003-01-09 Taiwan Semiconductor Manufacturing Co., Ltd Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure
US20080079155A1 (en) * 2006-09-28 2008-04-03 Mule Tony V Hard mask for low-k interlayer dielectric patterning

Also Published As

Publication number Publication date
US8461046B2 (en) 2013-06-11
US20120018889A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
FR2663784A1 (fr) Procede de realisation d'un etage d'un circuit integre.
EP0343698A1 (fr) Procédé pour réaliser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit à densité d'intégration élevée
EP2132770B1 (fr) Procede de realisation de depots localises
EP2006901A2 (fr) Procédé de fabrication d'une connexion électrique à base de nanotubes de carbone
FR2963160A1 (fr) Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant
EP2878002B1 (fr) Procédé pour la réalisation d'une capacité
EP2091092A1 (fr) Procédé pour réaliser un nanocontact d'une vanne de spin entrant dans la constitution d'un oscillateur radio fréquence
FR3025943A1 (fr) Support electroconducteur pour oled, oled l'incorporant et sa fabrication.
EP2223581A1 (fr) Procédé de réalisation d'une interconnexion électrique entre deux couches conductrices
FR2694657A1 (fr) Dispositif à semiconducteurs et procédé de fabrication.
FR2763424A1 (fr) Processus de damasquinage double
WO2013135999A1 (fr) Procédé de réalisation de plaquettes semi-conductrices
EP0923125A1 (fr) Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés
WO2005078785A1 (fr) Procede de realisation d’un circuit electronique integre et circuit electronique integre ainsi obtenu
CH701266A2 (fr) Pièce de micromécanique composite et son procédé de fabrication.
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
FR2855324A1 (fr) Procede de fabrication d'une interconnexion pour un dispositif a semiconducteur
EP2690655B1 (fr) Procédé de réalisation de vias
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
EP3693497B1 (fr) Revêtement anti-multipactor déposé sur composant métallique rf ou mw, procédé de réalisation par texturation laser d'un tel revêtement
EP1137062A1 (fr) Procédé de formation de zone isolante
FR2789803A1 (fr) Procede de realisation d'une connexion metallique verticale dans un circuit integre
EP1480257B1 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant un condensateur