FR2694657A1 - Dispositif à semiconducteurs et procédé de fabrication. - Google Patents

Dispositif à semiconducteurs et procédé de fabrication. Download PDF

Info

Publication number
FR2694657A1
FR2694657A1 FR9309741A FR9309741A FR2694657A1 FR 2694657 A1 FR2694657 A1 FR 2694657A1 FR 9309741 A FR9309741 A FR 9309741A FR 9309741 A FR9309741 A FR 9309741A FR 2694657 A1 FR2694657 A1 FR 2694657A1
Authority
FR
France
Prior art keywords
layer
leg
gate electrode
height
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9309741A
Other languages
English (en)
Other versions
FR2694657B1 (fr
Inventor
Takahiro Nakamoto
Tetsuya Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2694657A1 publication Critical patent/FR2694657A1/fr
Application granted granted Critical
Publication of FR2694657B1 publication Critical patent/FR2694657B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Un dispositif à semiconducteurs comporte une électrode de grille (20) qui comprend une jambe (21) et une tête agrandie (22) qui est jointe à l'extrémité supérieure de la jambe. La jambe comporte une extrémité de base qui vient en contact avec une cavité (19) dans une couche active de semiconducteur (18) formée sur un substrat semiconducteur (17), et qui s'étend perpendiculairement au plan du substrat. On donne une valeur supérieure à 1:2 au rapport entre la hauteur (Hb ) de la jambe (21) et la hauteur totale (H) de l'électrode de grille (20).

Description

DISPOSITIF A SEMICONDUCTEURS
ET PROCEDE DE FABRICATION
Cette invention concerne un dispositif à semiconducteurs, tel qu'un transistor à effet de champ (ou
FET) et un transistor à mobilité élevée des électrons (ou HEMT), ainsi qu'un procédé de fabrication d'un tel dispositif à semiconducteurs.
La figure l(c) est une représentation en coupe d'un exemple de disptsitifs à semiconducteurs classiques qui sont représentés dans la publication de brevet japonais non examiné SHO 63-15475 (JP-A-63 15 475). Une couche tampon 2 et une couche active de semiconducteur 3 sont empilées sur un substrat semiconducteur 1, et une électrode de grille 4 ayant une longueur Lg est disposée dans une cavité 5 qui est formée dans la surface de la couche active de semiconducteur 3.
On peut réaliser de la manière suivante le dispositif à semiconducteurs ayant la structure qui est représentée en coupe sur la figure l(c). Comme le montre la figure l(a), on forme de façon superposée la couche tampon 2 et la couche active de semiconducteur 3. On forme ensuite la cavité 5 dans la surface de la couche active 3.
On forme ensuite une électrode de source 6 et une électrode de drain 7 sur la couche active 3. On forme ensuite une couche de matière de réserve 8 qui présente une ouverture 7a à une position correspondant à la cavité 5. Après ceci, on forme une autre couche de matière de réserve 9 ayant une ouverture 10 qui s'étend jusqu'à la cavité 5. La largeur tl de l'ouverture 10 détermine la longueur Lg de l'électrode de grille 4 terminée qui est représentée sur la figure l(c). Après ceci, on forme une couche de matière de réserve 12 ayant une ouverture 11.
On dépose en phase vapeur, par le dessus de la structure qui est représentée sur la figure l(a), un métal de grille, tel que de l'aluminium (Al), formant une électrode de grille 4, de façon que la métal de grille se dépose à l'intérieur des ouvertures 10 et 11, comme représenté sur la figure l(b), grâce à quoi on forme une électrode de grille 4 en forme de T. On forme une couche de métal de grille 13 sur la couche de matière de réserve 12.
On enlève la couche de métal de grille 13 et les couches de matière de réserve 12, 9 et 8, et on achève la fabrication du dispositif à semiconducteurs comportant l'électrode de grille 4. Le détail des étapes de fabrication de ce dispositif est décrit dans la publication de brevet du Japon non examiné SHO 63-15475 (JP-A-63 15 475).
Cependant, avec le procédé de fabrication classique décrit ci-dessus, lorsqu'on dépose le métal de grille en phase vapeur, le métal se dépose également sur des parties supérieures de l'ouverture 10 dans la couche de matière de réserve 9, comme l'indique la référence numérique 14 sur la figure l(b), ce qui rétrécit de plus en plus l'extrémité supérieure de l'ouverture 10, au fur et à mesure de la progression du dépôt en phase vapeur.
Ceci conduit à une diminution progressive de la quantité du métal qui traverse l'ouverture 10, ce qui fait qu'une partie de jambe 15 de l'électrode de grille 14 qui est disposée dans la cavité 15 prend une forme allant en diminuant, comme représenté sur les figures l(b) et l(c).-
La jambe 15 peut quelquefois se rompre lorsqu'elle est formée avec une grande hauteur, et par conséquent il existe une limitation sur la hauteur des électrodes de grille. Dans ces conditions, on ne peut pas augmenter l'écartement entre la tête 16 de l'électrode de grille 4 et la couche active de semiconducteur 3.Ceci signifie que l'on ne peut pas réduire au-delà d'une certaine valeur la capacité qui est formée entre la tête 16 de l'électrode de grille 4 et la couche active de semiconducteur 3, ce qui est l'une des causes qui empêchent l'amélioration de la vitesse de fonctionnement de circuits intégrés.
On peut envisager d'augmenter la longueur de grille Lg de façon à permettre la formation d'une extrémité supérieure plus épaisse de la jambe 15 de l'électrode de grille 4. La longueur de grille Lg est l'un des facteurs qui déterminent des caractéristiques, telles que le facteur de bruit (ou NF) d'un transistor à effet de champ. On sait que lorsque la longueur de grille Lg augmente, le facteur de bruit NF se dégrade. On ne peut donc pas augmenter considérablement la longueur de grille
Lg.
Conformément à la technique classique envisagée ci-dessus, on forme l'électrode de grille 4 par dépôt en phase vapeur d'un métal de grille, et par conséquent la hauteur a de la tête 16 et la hauteur b de la jambe 15 doivent être égales. Par conséquent, dans le cas où il y a une restriction sur la hauteur de l'électrode de grille 4, il n'est pas possible de former une jambe plus longue avec une tête plus courte. Par conséquent, la hauteur de la jambe 15 ne peut pas dépasser une valeur déterminée, et il en résulte que la capacité électrostatique entre la tête 16 de l'électrode de grille 14 et la couche active de semiconducteur 3 ne peut pas être réduite au-dessous d'une valeur déterminée.
La publication de brevet japonais non examiné
SHO 61-59881 (JP-A-61 59 881) montre également un autre exemple d'un procédé de fabrication d'un dispositif à semiconducteurs ayant une électrode de grille en forme de
T. Conformément à ce procédé, comme représenté sur la figure 6 du document précité, une électrode de grille peut être disposée dans une position plus proche d'une source.
Cependant, l'électrode de grille est formée par dépôt en phase vapeur d'un métal de grille, comme dans le brevet
JP-A-63 15475, et par conséquent cet art antérieur présente également le même problème.
D'autres exemples de techniques de l'art antérieur pour fabriquer un dispositif à semiconducteurs ayant une électrode de grille en forme de T sont présentés dans les publications de brevets japonais non examinés
HEI 2-105423 (JP-A-21 OS 423) et HEI 2-105424 (JP-A-21 OS 424). Conformément à ces techniques; on utilise une tête élargie placée du côté de l'électrode de drain de façon à minimiser la capacité source-grille. Cependant, dans ces techniques également, l'électrode de grille est formée par dépôt en phase vapeur d'un métal d'électrode de grille, comme dans les techniques de l'art antérieur décrites précédemment. Ces techniques présentent également le même problème.
Un but de la présente invention est de procurer un dispositif à semiconducteurs ayant une électrode de grille en forme de T, qui présente un rapport supérieur à 1/2 entre la hauteur d'une jambe de l'électrode de grillé et la hauteur totale de l'électrode de grille, ainsi qu'un procédé de fabrication d'un tel dispositif à semiconducteurs.
Un autre but de la présente invention est de procurer un dispositif à semiconducteurs ayant une électrode de grille en forme de T qui présente une jambe dont l'aire de section droite dans des plans parallèles à la surface d'un substrat semiconducteur, c'est-à-dire l'aire de section droite transversale, soit pratiquement constante sur toute la hauteur, ainsi qu'un procédé de fabrication d'un tel dispositif à semiconducteurs.
Un premier aspect de la présente invention procure un dispositif à semiconducteurs qui comprend une électrode de grille ayant une jambe qui s'étend de façon pratiquement perpendiculaire au plan d'un substrat semiconducteur, et ayant une tête à l'extrémité supérieure de la jambe. La base de la jambe de l'électrode de grille est en contact avec une couche active de semiconducteur sur le substrat. Le rapport entre la hauteur de la jambe et la hauteur totale de l'électrode de grille est supérieur à 1/2. Par conséquent, on peut établir une distance plus élevée entre une tête de l'électrode de grille et la couche de semiconducteur, pour obtenir une plus faible capacité entre elles, en comparaison avec des dispositifs classiques.
Une autre caractéristique de l'invention procure un dispositif à semiconducteurs qui comprend une électrode de grille ayant une jambe s'étendant de façon pratiquement perpendiculaire au plan d'un substrat semiconducteur, et ayant une tête à l'extrémité supérieure de la jambe. La base de la jambe de l'électrode de grille est en contact avec une couche active de semiconducteur sur le substrat
L'aire de section transversale dans des plans quelconques parallèles au plan du substrat est pratiquement constante sur toute la hauteur de la jambe. On dispose donc d'une connexion robuste entre la branche et une tête placée sur elle, en comparaison avec des dispositifs classiques, ce qui permet d'augmenter la hauteur de la jambe par rapport à ce qui est habituellement possible, pour réduire ainsi la capacité entre la tête et la couche active de semiconducteur.En outre, du fait que la jambe ne présente pas une section allant en diminuant, on peut réduire la longueur de grille Lg, ce qui permet d'améliorer le facteur de bruit (NF) du dispositif.
Selon encore une autre caractéristique de la présente invention, le rapport entre la hauteur de la jambe et la hauteur totale de l'électrode de grille est supérieur à 1/2, et l'aire de section transversale dans des plans quelconques parallèles au plan du substrat est pratiquement constante sur toute la hauteur de la jambe.
Un procédé de fabrication d'un dispositif à semiconducteurs ayant une électrode de grille en forme de
T, conforme à un aspect de la présente invention, comprend les étapes qui consistent à disposer une pellicule amorphe d'un matériau sur une couche active de semiconducteur formée sur un substrat semiconducteur, à disposer sur cette pellicule de matériau amorphe une couche de matière de réserve dans laquelle est formée une ouverture ayant des dimensions prédéterminées, pour définir la taille et la position d'une jambe d'une électrode de grille à former, à utiliser la couche de matière de réserve à titre de masque pour attaquer une partie de la pellicule amorphe de façon à former dans cette dernière un trou traversant qui communique avec ltouverture dans la pellicule amorphe, à enlever la couche de matière de réserve, à déposer sélectivement un métal d'électrode de grille sur la couche active de semiconducteur qui est mise à nu à travers le trou traversant dans la pellicule de matériau amorphe, pour former ainsi une électrode de grille ayant une jambe dont la hauteur est supérieure à la moitié de la hauteur totale de l'électrode de grille, et à enlever la pellicule de matériau amorphe. Le dépôt du métal d'électrode de grille peut être effectué par exemple par dépôt chimique en phase vapeur (ouCVD). Conformément à ce procédé, on peut obtenir une électrode de grille en forme de T ayant une jambe d'une longueur supérieure à la moitié de la hauteur totale, et l'aire de section droite transversale de la jambe est pratiquement constante sur la hauteur de la jambe.
Un procédé de fabrication d'un dispositif à semiconducteurs ayant une électrode de grille conforme à un aspect supplémentaire de la présente invention, comprend une étape qui consiste à disposer une première couche de matériau amorphe sur une couche active de semiconducteur qui est disposée sur un substrat semiconducteur, une étape qui consiste à disposer une couche métallique cristalline sur la première couche de matériau amorphe, une étape qui consiste à disposer sur la couche métallique cristalline une première couche de matière de réserve dans laquelle est formée une première ouverture, pour définir la taille et la position d'une jambe d'une électrode de grille à former, une étape qui consiste à utiliser la première couche de matière de réserve à titre de masque pour enlever une partie de la couche métallique cristalline, et à attaquer ensuite la couche de matière amorphe pour former un trou traversant qui s'étend à travers la couche métallique cristalline et la première couche de matière amorphe, une étape qui consiste à enlever la première couche de matière de réserve, une étape qui consiste à disposer une seconde couche de matière amorphe pour recouvrir la couche métallique cristalline et pour remplir le trou traversant, une étape qui consiste à disposer sur la seconde couche de matière amorphe une seconde couche de matière de réserve comprenant une seconde ouverture dont le bord est plus proche d'une électrode de source devant être formée sur la couche active de semiconducteur, pratiquement en alignement avec le bord latéral d'électrode de source de la première ouverture, et ayant un bord latéral d'électrode de drain qui est plus proche que le bord latéral d'électrode de drain de la première ouverture, d'une électrode de drain qui doit être formée sur la couche active de semiconducteur, une étape qui consiste à utilise la seconde couche de matière de réserve à titre de masque pour attaquer la seconde couche amorphe afin de former dans celle-ci un second trou traversant dans la seconde couche de matériau amorphe, ce second trou traversant communiquant avec la seconde ouverture dans la seconde couche de matière de réserve, une étape qui consiste à enlever la seconde couche de matière de réserve, une étape qui consiste à déposer sélectivement un métal d'électrode de grille sur la couche active de semiconducteur et sur la couche métallique cristalline qui est mise à nu à travers le second trou traversant, pour former ainsi une électrode de grille, une étape qui consiste à enlever la seconde couche de matériau amorphe et à enlever ensuite la couche métallique cristalline, et une étape qui consiste à enlever la première couche de matière amorphe. Le métal d'électrode de grille peut par exemple être déposé par dépôt chimique en phase vapeur, ou CVD. Conformément à ce procédé, l'électrode de grille a une aire de section droite transversale pratiquement constante. En outre, conformément à ce procédé, on peut former une tête sur le côté d'électrode de drain de l'extrémité supérieure de la jambe de l'électrode de grille.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suitede la description se réfère aux dessins annexés dans lesquels
Les figures l(a) et l(b) sont des représentations en coupe montrant des étapes de fabrication d'un dispositif à semiconducteurs classique ayant une électrode de grille en forme de T, et la figure l(c) est une représentation en coupe du dispositif à semiconducteurs classique terminé;
La figure 2 est une représentation en coupe d'un dispositif à semiconducteurs conforme à un premier mode de réalisation de la présente invention;;
Les figures 3(a) à 3(f) sont des représentations en coupe montrant diverses étapes de fabrication du dispositif à semiconducteurs conforme au premier mode de réalisation r représenté sur la figure 2;
La figure 4 est une représentation en coupe d'un dispositif à semiconducteurs conforme à un second mode de réalisation de la présente invention; et
Les figures 5(a) à 5(i) sont des représentations en coupe montrant diverses étapes de fabrication du dispositif à semiconducteurs qui est représenté sur la figure 4.
La figure 2 montre un dispositif à semiconducteurs conforme à un premier mode de réalisation de la présente invention. Sur la figure 2, un substrat semiconducteur 17 consiste en un matériau semiconducteur tel que GaAs et InP, et il a une épaisseur qui est par exemple d'environ 500 pm. Une couche active de semiconducteur 18 en un matériau tel que du GaAs de type N, du AlGaAs/GaAs de type N et du InGaAs/GaAs de type N, est disposée sur le substrat 17. L'épaisseur de la couche 18 est d'environ 0,5 pm, ou d'une valeur comprise entre environ 0,3 pm et environ 0,7 pm. Une cavité 19 est formée dans la couche active de semiconducteur 18 à un emplacement où doit être formée une électrode de grille du dispositif.La profondeur et la largeur de la cavité 19 sont respectivement d'environ 0,2-0,4 Fm et d'environ 0,9-1,3 pm. Une électrode de grille dite en forme de T, 20, est disposée dans cette cavité 19. La longueur de l'électrode de grille 20, qui vient en contact avec la cavité 19, ctest-à-dire la longueur de grille effective Lg d'une jambe 21 de l'électrode de grille 20, est de 0,3 pm, ou d'une valeur comprise entre 0,1 pm et 0,6 pm. Une tête 22 se trouve au sommêt de la jambe 21. La tête 22 comporte une branche qui s'étend du côté d'une électrode de source 23 et une branche qui s'étend du côté d'une électrode de drain 24.
L'électrode de grille 20 a une hauteur verticale H, mesurée à partir de la surface de fond de la cavité 19, qui est de 1,0 pm, ou d'une valeur comprise entre 0,6 pm et 2,0 pm. La hauteur verticale Ha de la tête 22 est d'environ 0,3 pm, ou d'une valeur comprise entre 0,2 pm et 0,6 pm. La hauteur verticale H b de la jambe 21 est d'environ 0,7 pm ou d'une valeur comprise entre 0,4 pm et 1,4 um. Par conséquent, le rapport entre la hauteur H b de la jambe 21 et la hauteur H de l'électrode de grille 20 est de 0,7 pm/1,0 pm = 7/10, ce qui est supérieur à rapport 1/2 de l'électrode de grille classique 4 qui est représentée sur la figure 1.Dans ces conditions, même si la hauteur H de l'électrode de grille 20 doit être restreinte pour une raison quelconque, la hauteur H b de la jambe 21 peut être relativement supérieure, ce qui fait qu'il est possible de réduire la capacité électrostatique qui est formée entre la tête 22 et la couche active de semiconducteur 18.
Il en résulte que la vitesse de fonctionnement d'un circuit intégré qui comporte ce dispositif à semiconducteur est améliorée.
Les aires de section transversale de la jambe 21 dans les différents plans parallèles à la surface du substrat semiconducteur 17 sont constantes sur toute la hauteur de la jambe 21. Ainsi, la section de la jambe 218 ne va pas en diminuant, contrairement au cas de ltélec- trode de grille 4 qui est représentée sur la figure 1. Par conséquent, la hauteur verticale de la jambe 21 peut être plus grande que dans des dispositifs classiques, ce qui fait que la capacité électrostatique entre la tête 22 de l'électrode de grille 20 et la couche active de semiconducteur 18 sur le substrat 17 peut être réduite, par rapport à des dispositifs classiques.En outre, du fait que la section de la jambe 21 ne vas pas en diminuant, la longueur de grille Lg à la base de la jambe 21 peut être plus petite que dans des dispositifs classiques, ce qui permet d'améliorer le facteur de bruit (NF) du dispositif.
On peut par exemple utiliser de l'aluminium pour le matériau de l'électrode de grille 20. L'électrode de grille 20 peut être placée en une position plus proche de l'électrode de source 23 à l'intérieur de la cavité 19.
On va maintenant expliquer, en se référant à la figure 3, un procédé de fabrication du dispositif à semiconducteurs qui est représenté sur la figure 2.
En premier lieu, on forme sur un substrat semiconducteur en GaAs ou InP, 17, ayant une épaisseur d'environ 500 pm, une couche active de semiconducteur 17 consistant en GaAs de type N, en AlGaAs/GaAs de type N ou en InGaAs/GaAs de type N, ayant une épaisseur d'environ 0,5 pm, et on forme ensuite sur la couche active 18 une première couche de matière de réserve 25 ayant une épaisseur d'environ 0,5 pm. On définit un motif dans la couche de matière de réserve 25, par photolithographie, comme par exemple par lithographie avec écriture directe par faisceau d'électrons, ou par exposition optique, pour former ainsi une première ouverture 26 à une position qui correspond à la position d'une cavité 19 à former dans la couche active de semiconducteur 18 (voir la figure 3(a)).
La première couche de matière de réserve 25 peut être une pellicule de nitrure de silicium, une pellicule de SiON,- une pellicule de SiO, etc. La première ouverture a une largeur t2 qui est par exemple d'environ 1,0 pin, ou qui a une valeur comprise entre 0,8 pin et 1,2 pin.
Ensuite, comme représenté sur la figure 3(b), on utilise une première couche de matière de réserve 25 à titre de masque pour enlever une partie de la couche active de semiconducteur 18, jusqu'à une profondeur désirée, de façon à former la cavité 19 dans cette couche.
On peut employer une attaque par voie humide, par exemple un agent d'attaque du type acide phosphorique ou un agent d'attaque du type acide sulfurique, pour former la cavité 19. La cavité 19 a une épaisseur t2 d'environ 1,0 pm, ou d'une valeur comprise entre 0,9 pm et 1,3 pin, et une profondeur d1 d'environ 0,3 pin.
Ensuite, comme représenté sur la figure 3(c), on utilise un solvant organique, tel que l'acétone, pour enlever par dissolution la première couche de matière de réserve 25, et on forme une couche de matériau amorphe 27, consistant par exemple en nitrure de siiicium,enSiON, ou en
SiO, sur la couche active de semiconducteur 18, en utilisant par exemple le dépôt chimique en phase vapeur assisté par plasma avec résonance cyclotron d'électrons (ou ECR).
La couche de matériau amorphe 27 a une surface plane et elle a une épaisseur d'environ 0,4 pm, ou d'une valeur comprise entre 0,2 pin et 1,0 pin. On forme sur la couche de matériau amorphe 27 une seconde couche de matière de réserve 28 ayant une épaisseur d'environ 0,5 pin, ou d'une valeur comprise entre 0,3 pin et 1,0 pin.
En employant une opération de photolithographie appropriée, comme la lithographie avec écriture directe par faisceau d'électrons, on forme un motif dans la seconde couche de matière de réserve 28 pour définir une seconde ouverture 29 dans la seconde couche de matière de réserve 28, à une position à laquelle doit se trouver la jambe 21 de l'électrode de grille 20 (figure 2). Comme représenté sur la figure 3(d), ltouverture 29 est placée plus près du bord gauche (côté de l'électrode de source) de la cavité 19. On peut utiliser les substances Spis10,
THMRiP2000 ou des substances semblables pour le matériau de la seconde couche de matière de réserve 28. La largeur t3 de la seconde ouverture 29 est d'environ 0,3 pin, ou d'une valeur comprise entre 0,1 pin et 0,6 pin.
On utilise la seconde couche de matière de réserve 28 à titre de masque pour l'attaque de la couche de matériau amorphe 27, par exemple par attaque anisotrope par voie sèche. La procédure d'attaque produit un trou traversant 30 qui communique avec la seconde ouverture 29 et qui s'étend jusqu a la cavité 19 dans la couche de matériau amorphe 27, comme représenté sur la figure 3(e).
La largeur t4 du trou traversant 30 est d'environ 0,3 pin.
A titre d'exemple, on peut utiliser pour l'attaque anisotrope par voie sèche l'attaque ionique réactive (ou RIE), l'attaque réactive par faisceau d'ions (ou RIBE), l'attaque par résonance cyclotron d'électrons (ou ECR), ou un autre type approprié d'attaque par voie sèche.
Ensuite, on enlève la seconde couche de matière de réserve 28 en la dissolvant avec un solvant organique, tel que de l'acétone. Ensuite, comme représenté sur la figure 3(f), on dépose sélectivement sur la cavité 19 dans la couche active de semiconducteur 18 un métal, tel que de l'aluminium, pour former l'électrode de grille 20, en utilisant la technique de dépôt chimique en phase vapeur aux organométalliques (ou MOCVD) qui tire parti de la décomposition thermique d'un hydrure de diméthylaluminium.
On forme ainsi l'électrode de grille 20, en forme de T, ayant une jambe 21 qui est jointe à sa base à la cavité 19, et ayant une tête agrandie 22, comme représenté sur la figure 3(f).
On forme l'électrode de grille 20 en faisant croître sélectivement de l'aluminium ou un autre métal d'électrode de grille approprié sur la cavité 19, par
MOCVD, ce qui permet de former la jambe 21 dont la partie supérieure a pratiquement les mêmes dimensions, y compris la même longueur de grille Lg, que sa base. L'aire de section transversale de la jambe 21 est pratiquement constante sur la totalité de sa hauteur. En sélectionnant une épaisseur appropriée pour la couche de matériau amorphe 27, on obtient une hauteur désirée H b de la jambe 21. On obtient une hauteur désirée Ha de la tête 22 en choisissant de façon appropriée la durée du dépôt sélectif d'aluminium. Dans ce mode de réalisation, le rapport entre la hauteur de la jambe 21 et la hauteur totale de l'électrode de grille 20 est égal à 7:10, tandis que celui de l'art antérieur est de 1:2.
Ensuite, on enlève la couche de matériau amorphe 27 par attaque isotrope par voie sèche, comme par exemple par attaque par plasma. Ensuite, comme représenté sur la figure 2, on forme l'électrode de source 23 et l'électrode de drain 24 sur la couche active de semiconducteur 18. Le dispositif à semiconducteurs est ainsi terminé.
La figure 4 montre un dispositif à semiconducteurs conforme à un second mode de réalisation de la présente invention. Sur la figure 4, on utilise les mêmes références numériques que sur la figure 2 pour désigner les éléments ou les fonctions identiques ou similaires, et par conséquent leur explication est omise. Une électrode de grille 31 est disposée dans la cavité 19. L'électrode de grille 31 comporte une jambe 32 qui est disposée perpendiculairement au plan du substrat semiconducteur 17.
Une tête 33 de l'électrode de grille 31 s'étend dans la même direction que la jambe 32, avec sa base jointe à la surface de la partie supérieure de la jambe 32 qui se trouve du côté de l'électrode de drain, comme représenté sur la figure 4. Avec cette structure, la capacité électrostatique entre l'électrode de source 23 et l'électrode de grille 31 est minimisée. La longueur de grille effective Lg de l'électrode de grille 31 équivaut à celle de l'électrode de grille 20 du premier mode de réalisation représenté sur la figure 2. La hauteur verticale H de l'électrode de grille 31, à partir de la surface de fond de la cavité 19, est d'environ 1,4 pin, ou d'une valeur comprise entre 1,0 pin et 2,2 pin. La hauteur verticale H c de la tête 33 est d'environ 0,8 pin ou d'une valeur comprise entre 0,6 pin et 1,2 pin, et la hauteur verticale H de la jambe 32 est d'environ 0,8 pin ou d'une valeur
e comprise entre 0,6 pm et 1,2 pin. Le matériau de l'électrode de grille 31 peut être le même que celui de l'électrode de grille 20 qui est représentée sur la figure 2, et il consiste par exemple en aluminium.L'électrode de grille 31 est disposée dans une position dans la cavité 19 qui est plus proche de l'électrode de source 23 que de l'électrode de drain 24, comme représenté sur la figure 2.
On peut fabriquer le dispositif à semiconducteurs représenté sur la figure 4, en utilisant par exemple un procédé qui est représenté sur les figures 5(a)-5(i).
Les mêmes symboles et références numériques que sur la figure 4 désignent des éléments ou des fonctions similaires. Les étapes de formation de la couche active de semiconducteur 18 sur le substrat semiconducteur 17, de dépôt de la première couche de matière de réserve 25 sur la couche active de semiconducteur 18, de formation de la première ouverture 26 dans la première couche de matière de réserve 25 représentée sur la figure 5(a), de formation de la cavité 19 représentée sur la figure 5(b), et de formation de la couche de matériau amorphe 27 (que l'on appelle ci-après la première couche de matériau amorphe) sur la couche active de semiconducteur 18 qui est représentée sur la figure 5(c), sont pratiquement les mêmes que celles du premier mode de réalisation, et on ne donnera donc pas d'explication les concernant.J
En se référant à la figure 5(c), on note qu'après avoir formé dans la cavité 19 la première couche de matériau amorphe 27 ayant une épaisseur d'environ 0,3 pin, on forme une couche de métal cristallin, tel que de l'aluminium, 34, par un procédé approprié, tel que le dépôt en phase vapeur et la pulvérisation cathodique. La couche d'aluminium 34 a une épaisseur d'environ 0,05 pin, ou d'une valeur comprise entre 0,03 et 0,1 pm.
Ensuite, comme représenté sur la figure 5(d), on forme une seconde couche de matière de réserve 28 avec une épaisseur d'environ 0,8 pm ou d'une valeur comprise entre 0,3 pm et 1,0 pm. On utilise une technique photolithographique appropriée, comme la lithographie avec écriture directe par faisceau d'électrons, pour former une seconde ouverture 29 dans la seconde couche de matière de réserve 28, à une position qui correspond à une position dans la cavité 19 à laquelle la jambe 32 de 1' électrode de grille 31 doit être formée (c'est-à-dire une position adjacente au bord de la cavité 19 du côté de l'électrode de source), comme représenté sur la figure 5(d). On peut utiliser le même matériau pour la seconde couche de matière de réserve 28.La largeur t3 de la seconde ouverture 29 est d'environ 0,3 pin.
Comme représenté sur la figure 5(e), on utilise la seconde couche de matière de réserve 28 à titre de masque pour enlever une partie de la couche d'aluminium 34 qui est mise à nu dans la seconde ouverture 29, en procédant par exemple par attaque par pulvérisation cathodique. Ensuite, en utilisant à titre de masque la couche de matière de réserve 28, on soumet la première couche de matériau amorphe 27 à une opération d'attaque, par exemple une attaque anisotrope par voie sèche. Ceci produit un premier trou traversant 30 ayant une largeur t4 d'environ 0,3 pin dans la première couche de matière amorphe 27, qui communique avec la seconde ouverture 29 et qui s'étend jusqu'à la cavité 19. L'attaque anisotrope par voie sèche qui est utilisée ici peut être par exemple l'attaque ionique réactive (ou RIE) ou l'attaque réactive par faisceau d'ions (ou RIBE).
On enlève ensuite la seconde matière de réserve 28 en la dissolvant par exemple dans un solvant organique, tel que de l'acétone, et on forme ensuite une seconde couche de matériau amorphe 35 sur la couche active de semiconducteur 18 qui est mise à nu à travers le premier trou traversant 30, et sur la couche d'aluminium 34. On forme la seconde couche de matériau amorphe 35 de façon qu'elle ait une surface supérieure plane, comme représenté sur la figure 5(f). La seconde couche de matériau amorphe 35 peut être par exemple une pellicule de nitrure de silicium, une pellicule de SiO, une pellicule de SiON, etc., et elle a une épaisseur d'environ 0,1 jira ou d'une valeur comprise entre 0,5 pin et 1,5 pm.
On forme ensuite une troisième couche de matière de réserve 36 (figure 5(f)) sur la seconde couche de matière amorphe 35, jusqu a une épaisseur d'environ 0,4 pin. On utilise une technique photolithographique appropriée, telle que la lithographie avec écriture directe par faisceau d'électrons, pour former une troisième ouverture 41 dans la troisième couche de matière de réserve 36, de façon que le bord 37 de l'ouverture 41 du côté de l'électrode de source soit pratiquement aligné avec le bord 38 du premier trou traversant 30 du côté de l'électrode de source, et que le bord 39 du côté de l'électrode de drain soit situé plus près de l'électrode de drain 24 que le bord 40 du premier trou traversant 30, du côté de l'électrode de drain.La largeur t5 de la troisième ouverture 41 est d'environ 0,7 pm, ou d'une valeur comprise entre 0,3 pin et 1,0 Fm.
On applique une opération d'attaque à la seconde couche de matériau amorphe 35, en procédant par exemple par attaque anisotrope par voie sèche, en utilisant la troisième couche de matière de réserve 36 à titre de masque. Ceci produit un second trou traversant 42 qui communique avec la troisième ouverture 41 et qui s'étend jusqu'à la cavité 19, comme représenté sur la figure 5(g).
Le second trou traversant 42 a une largeur t6 d'environ 0,6 pin au-dessus de la couche d'aluminium 34, et il a une largeur t7 d'environ 0,3 pm au-dessous de la couche d'aluminium 34 qui est pratiquement égale à la largeur t4 du premier trou traversant 30. On peut par exemple utiliser l'attaque ionique réactive (ou RIE) ou l'attaque réactive par faisceau d'ions (ou RIBE) pour attaquer la seconde couche de matériau amorphe 35.
Ensuite, on enlève la troisième matière de réserve 36 en la dissolvant dans un solvant organique, tel que de l'acétone. Après cette opération, on dépose sélectivement un matériau d'électrode de grille, tel que de l'aluminium, sur la couche active de semiconducteur 18 et sur la couche d'aluminium 34 qui est mise à nu à travers le second trou traversant 42, en utilisant par exemple la technique MOCVD qui utilise la décomposition thermique d'hydrure de diméthylaluminium, comme représenté sur la figure 5(h). L'aluminium qui est déposé sélectivement sur la couche active de semiconducteur 18 dans la cavité 19 forme la jambe 32 de l'électrode de grille 31, et l'aluminium qui est déposé sélectivement sur la couche d'aluminium 34 devient la tête 33.On poursuit le dépôt sélectif d'aluminium jusqu'à ce que la partie supérieure de la jambe 32 et la partie d'extrémité inférieure de la tête 33 se rejoignent, comme représenté sur la figure 5(h).
L'électrode de grille ainsi terminée a une aire de section transversale de la jambe 32 qui est pratiquement constante sur toute la hauteur de la jambe 32. En sélectionnant une épaisseur appropriée de la couche amorphe 27, on obtient une jambe 32 ayant une hauteur désirée Hd, mesurée à partir de la surface de la cavité 19 jusqu'à la surface inférieure de la tête 33 (voir la figure 4). La hauteur Hd correspond effectivement à la hauteur Hb du premier mode de réalisation représenté sur la figure 2. De plus, on peut obtenir une hauteur désirée H de la tête 33 en déterminant de façon appropriée la
c durée du dépôt sélectif d'aluminium.
Ensuite, on enlève la seconde couche de matériau amorphe 35, par attaque isotrope par voie sèche, comme par exemple par attaque par plasma. Après ceci, on utilise une opération d'attaque par pulvérisation cathodique Qu d'attaque ionique réactive, etc., pour enlever la couche d'aluminium 34. Ensuite, on enlève la première couche de matériau amorphe 27 par attaque isotrope par voie sèche, par exemple par attaque par plasma. Après ceci, comme représenté sur la figure 5(i), on forme l'électrode de source 23 et l'électrode de drain 24 sur la couche active de semiconducteur 18, de part et d'autre de l'électrode de grille 31. Sur la figure 5(i), une ligne en pointillés au sommet de l'électrode de grille 31 indique une partie de la tête 33 qui a été enlevée au moment de l'enlèvement de la couche d'aluminium 34 par attaque par pulvérisation cathodique.
Comme décrit ci-dessus, et conformément à la présente invention, on fait croître sélectivement un métal d'électrode de grille sur la couche d'aluminium 34 à l'intérieur du second trou traversant 42, par MOCVD, comme représenté sur les figures 5(g) et 5(h), de façon que la tête 33 puisse être placée du côté de l'extrémité supérieure de la jambe 32 de l'électrode de grille 31 qui correspond à l'électrode de drain, qui est éloigné de l'électrode de source 23. Par conséquent, on peut minimiser la capacité électrostatique entre l'électrode de source 23 et l'électrode de grille 31.
On a décrit la présente invention en utilisant la technique MOCVD pour déposer sélectivement un métal d'électrode de grille, mais on peut utiliser à la place n'importe quelle autre technique appropriée connue. En outre, on peut utiliser des métaux autres que l'aluminium pour l'électrode de grille De plus, on peut utiliser une couche de n'importe quel métal cristallin approprié autre que l'aluminium, à la place de la couche d'aluminium 34 dans le second mode de réalisation.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention.

Claims (5)

REVENDICATIONS
1. Dispositif à semiconducteurs comprenant une électrode de grille (20) ayant une jambe (21) et une tête agrandie (22) au sommet de la jambe, caractérisé en ce que la jambe (21) comporte une partie de base qui vient en contact avec une couche active de semiconducteur (18) disposée sur un substrat semiconducteur (17) et qui s'étend de façon pratiquement perpendiculaire au plan du substrat semiconducteur (17), le rapport entre la hauteur verticale de la jambe (Hb) et la hauteur verticale de l'électrode de grille (H) étant supérieur à 1/2.
2. Dispositif à semiconducteurs comprenant une électrode de grille (20) ayant une jambe (21) et une tête agrandie (22) au sommet de la jambe, caractérisé en ce que la jambe (21) comporte une partie de base qui vient en contact avec une couche active de semiconducteur (18) disposée sur un substrat semiconducteur (17) et qui s'étend de façon pratiquement perpendiculaire au plan du substrat semiconducteur (17), cette jambe (21) ayant une aire de section transversale pratiquement constante sur toute la hauteur (Hb) de la jambe (21).
3. Dispositif à semiconducteurs comprenant une électrode de grille (20) ayant une jambe (21) et une tête agrandie (22) au sommet de la jambe, caractérisé en ce que la jambe (21) comporte une partie de base qui vient en contact avec une couche active de semiconducteur (18) disposée sur un substrat semiconducteur (17) et qui s'étend de façon pratiquement perpendiculaire au plan du substrat semiconducteur (17), le rapport entre la hauteur verticale (Hb) de la jambe (21) et la hauteur verticale (H) de l'électrode de grille (20) étant supérieur à 1/2, et la jambe (21) ayant une aire de section transversale pratiquement constante sur toute la hauteur (Hb) de la jambe (21).
4. Procédé de fabrication d'un dispositif à semiconducteurs ayant une électrode de grille (20), une électrode de drain (24) et une électrode de source (23), caractérisé en ce qu'il comprend les étapes suivantes : on dépose une couche de matériau amorphe (27) sur une couche active de semiconducteur (18) qui est formée sur un substrat semiconducteur (17); on forme une couche de matière de réserve (28) sur la couche amorphe (27), cette couche de matière de réserve (28) contenant une ouverture (29) pour définir les dimensions et la position d'une jambe (21) de l'électrode de grille (20); on utilise la couche de matière de réserve (28) à titre de masque et on attaque la couche amorphe (27) pour former un trou traversant (30) dans la couche de matériau amorphe (27), qui communique avec l'ouverture (29) dans la couche de matière de réserve (28) et qui s'étend jusqu'à la couche active de semiconducteur (18); on enlève la couche de matière de réserve (28); on dépose sélectivement un métal d'électrode de grille sur la couche active de semiconducteur (18) qui est mise à nu à travers le trou traversant dans la couche de matériau amorphe (27), pour former ainsi une électrode de grille (20) ayant une jambe (21) qui a une hauteur (Hb) telle que le rapport entre la hauteur de cette jambe (21) et la hauteur totale (H) de l'électrode de grille soit supérieur à 1/2; et on effectue une opération d'attaque pour enlever la couche de matériau amorphe (27).
5. Procédé de fabrication d'un dispositif à semiconducteurs ayant une électrode de grille (31), une électrode de drain (24) et une électrode de source (23), caractérisé en ce qu'il comprend les étapes suivantes : on forme une première couche de matériau amorphe (27) sur une couche active de semiconducteur (18) qui est formée sur un substrat semiconducteur (17); on forme une couche de métal cristallin (34) sur la première couche de matériau amorphe (27); on forme une première couche de matière de réserve (28) sur la couche de métal cristallin (34), cette couche de matière de réserve contenant une première ouverture (29) pour définir les dimensions et la position d'une jambe (32) de l'électrode de grille (31) qui doit être formée; en utilisant à titre de masque la première couche de matière de réserve (28), on enlève une partie de la couche de métal cristallin (34), et on attaque ensuite la première couche de matériau amorphe (27) pour former un premier trou traversant (30) qui communique avec la première ouverture (29) dans la première couche de matière de réserve (28), et qui s'étend à travers la première couche de matériau amorphe (27) et la couche de métal cristallin (34); on enlève la première couche de matière de réserve (28); on forme une seconde couche de matériau amorphe (35) pour recouvrir la couche de métal cristallin (34) et pour remplir le premier trou traversant (30); on forme une seconde couche de matière de réserve (36) sur la seconde couche de matériau amorphe (35), cette seconde couche de matière de réserve (36) contenant une seconde ouverture (41), le bord de la seconde ouverture (41) du côté de l'électrode de source étant pratiquement aligné avec le bord du premier trou traversant (30) du côté de l'électrode de source, le côté de l'électrode de drain de la seconde ouverture (41) étant plus proche de l'électrode de drain (24) que le bord du premier trou traversant (30) du côté de l'électrode de drain; on utilise la seconde couche de matière de réserve (36) à titre de masque pour attaquer la seconde couche amorphe (35), afin de former un second trou traversant (42) qui communique avec la seconde ouverture (41) dans la seconde couche de matière de réserve (36), et qui s'étend à travers la seconde couche amorphe (35); on enlève la seconde couche de matière de réserve (36); on dépose sélectivement un métal d'électrode de grille sur la couche active de semiconducteur (18) et sur la couche de métal cristallin (34) qui est mise à nu à travers le second trou traversant (42), pour former ainsi l'électrode de grille (31); on enlève la seconde couche de matériau amorphe (35) et, ensuite, on enlève la couche de métal cristallin (34); et on enlève la première couche de matériau amorphe (27).
FR9309741A 1992-08-06 1993-08-06 Dispositif a semiconducteurs et procede de fabrication. Expired - Fee Related FR2694657B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4209940A JPH0661266A (ja) 1992-08-06 1992-08-06 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
FR2694657A1 true FR2694657A1 (fr) 1994-02-11
FR2694657B1 FR2694657B1 (fr) 1996-02-23

Family

ID=16581185

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9309741A Expired - Fee Related FR2694657B1 (fr) 1992-08-06 1993-08-06 Dispositif a semiconducteurs et procede de fabrication.

Country Status (3)

Country Link
US (1) US5470767A (fr)
JP (1) JPH0661266A (fr)
FR (1) FR2694657B1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
US6596591B1 (en) * 2000-12-18 2003-07-22 Advanced Micro Devices, Inc. Methods to form reduced dimension bit-line isolation in the manufacture of non-volatile memory devices
US6482688B2 (en) 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
CN110828377B (zh) * 2018-08-08 2022-06-21 联华电子股份有限公司 一种具有不对称功函数金属层的半导体元件
CN110581170A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 具有Г型栅的GaN基MIS-HEMT器件及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594173A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS62114276A (ja) * 1985-11-14 1987-05-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH01117071A (ja) * 1987-10-29 1989-05-09 Fujitsu Ltd 半導体装置の製造方法
JPH0246740A (ja) * 1988-08-08 1990-02-16 Mitsubishi Electric Corp ゲート電極形成方法
JPH02105424A (ja) * 1988-10-14 1990-04-18 Nec Corp 電界効果型半導体装置の製造方法
JPH02232940A (ja) * 1989-03-06 1990-09-14 Nec Corp 半導体装置の製造方法
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
JPH04186848A (ja) * 1990-11-21 1992-07-03 Nec Corp 電界効果トランジスタの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159881A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JPS62156876A (ja) * 1985-12-28 1987-07-11 Matsushita Electronics Corp 半導体装置
JPS6315475A (ja) * 1986-07-07 1988-01-22 Fujitsu Ltd 電界効果型半導体装置の製造方法
US4700462A (en) * 1986-10-08 1987-10-20 Hughes Aircraft Company Process for making a T-gated transistor
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH02105423A (ja) * 1988-10-14 1990-04-18 Nec Corp 電界効果型半導体装置の製造方法
US5196358A (en) * 1989-12-29 1993-03-23 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing InP junction FETS and junction HEMTS using dual implantation and double nitride layers
MY107475A (en) * 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594173A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS62114276A (ja) * 1985-11-14 1987-05-26 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH01117071A (ja) * 1987-10-29 1989-05-09 Fujitsu Ltd 半導体装置の製造方法
JPH0246740A (ja) * 1988-08-08 1990-02-16 Mitsubishi Electric Corp ゲート電極形成方法
JPH02105424A (ja) * 1988-10-14 1990-04-18 Nec Corp 電界効果型半導体装置の製造方法
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
JPH02232940A (ja) * 1989-03-06 1990-09-14 Nec Corp 半導体装置の製造方法
JPH04186848A (ja) * 1990-11-21 1992-07-03 Nec Corp 電界効果トランジスタの製造方法

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
K. NUMMILA ET AL: "Fabrication of sub-100-nm T gates with SiN passivation layer", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B NOV/DEC 1991, vol. 9, no. 6, NEW YORK US, pages 2870 - 2874 *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 325 (E - 551) 22 October 1987 (1987-10-22) *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 356 (E - 803) 9 August 1989 (1989-08-09) *
PATENT ABSTRACTS OF JAPAN vol. 14, no. 210 (E - 922) 27 April 1990 (1990-04-27) *
PATENT ABSTRACTS OF JAPAN vol. 14, no. 316 (E - 949) 6 July 1990 (1990-07-06) *
PATENT ABSTRACTS OF JAPAN vol. 14, no. 546 (E - 1008) 4 February 1990 (1990-02-04) *
PATENT ABSTRACTS OF JAPAN vol. 16, no. 505 (E - 1281) 19 October 1992 (1992-10-19) *
PATENT ABSTRACTS OF JAPAN vol. 8, no. 84 (E - 239) 18 April 1984 (1984-04-18) *

Also Published As

Publication number Publication date
US5470767A (en) 1995-11-28
JPH0661266A (ja) 1994-03-04
FR2694657B1 (fr) 1996-02-23

Similar Documents

Publication Publication Date Title
FR2694657A1 (fr) Dispositif à semiconducteurs et procédé de fabrication.
EP0322960B1 (fr) Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
EP0472452B1 (fr) Transistor de puissance et procédé de réalisation
EP2963674A1 (fr) Procédé de réalisation d'un dispositif microélectronique
EP0690506A1 (fr) Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
EP4006996B1 (fr) Dispositif quantique et procédé de réalisation
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor
EP0420322B1 (fr) Procédé de réalisation d'un circuit semiconducteur intégré incluant un transistor bipolaire à hétérojonction et/ou des résistances enterrées
FR2776126A1 (fr) Procede de formation d'une isolation par tranchee depourvue de partie vide
EP3701567B1 (fr) Procede de fabrication d'un composant electronique a doubles boites quantiques
EP0696053A1 (fr) Procédé de réalisation d'un transistor à effet de champ à canal creusé
FR2889622A1 (fr) Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
EP0750375B1 (fr) Procédé pour former un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur
EP3968388B1 (fr) Procédé de fabrication d'une zone dopée d'un dispositif microélectronique
EP1137062A1 (fr) Procédé de formation de zone isolante
EP0227561B1 (fr) Procédé de gravure de matériaux organiques par plasma
JP2004363150A (ja) パターン形成方法
FR2901058A1 (fr) Dispositif a fonction dissymetrique et procede de realisation correspondant.
JP2776053B2 (ja) 半導体装置の製造方法
EP3900018A1 (fr) Procede de fabrication d'un composant semiconducteur a base d'un compose iii-n
EP0394092A1 (fr) Procédé de réalisation d'un transistor autoaligné
WO2022043053A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
FR2926163A1 (fr) Procede de realisation d'un dispositif a partir d'un materiau catalyseur
WO2023078692A1 (fr) Procede de traitement de surface
EP2229689B1 (fr) Procede d'hetero epitaxie localisee sur dielectrique, en particulier de germanium sur silicium oxyde, et procede de realisation d'une base de fabrication de circuit integre homogene ou heterogene

Legal Events

Date Code Title Description
ST Notification of lapse