FR2901058A1 - Dispositif a fonction dissymetrique et procede de realisation correspondant. - Google Patents
Dispositif a fonction dissymetrique et procede de realisation correspondant. Download PDFInfo
- Publication number
- FR2901058A1 FR2901058A1 FR0653492A FR0653492A FR2901058A1 FR 2901058 A1 FR2901058 A1 FR 2901058A1 FR 0653492 A FR0653492 A FR 0653492A FR 0653492 A FR0653492 A FR 0653492A FR 2901058 A1 FR2901058 A1 FR 2901058A1
- Authority
- FR
- France
- Prior art keywords
- cavity
- resin
- substrate
- gate
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 110
- 239000011347 resin Substances 0.000 title claims abstract description 110
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000010894 electron beam technology Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 abstract description 24
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 239000012528 membrane Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010019345 Heat stroke Diseases 0.000 description 1
- 208000007180 Sunstroke Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
La présente invention concerne un dispositif semi-conducteur (50, 100, 200, 300, 400) comportant au moins une cavité (9, 104), formée dans ou sur un substrat (1, 102) à base d'au moins un matériau semi-conducteur, et comportant au moins un premier matériau (19, 38, 106, 119) remplissant partiellement ladite cavité (9, 104).
Description
DISPOSITIF A FONCTION DISSYMETRIQUE ET PROCEDE DE REALISATION
CORRESPONDANT
DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR La présente invention concerne un dispositif comportant un ou plusieurs matériaux sous une membrane ou dans une cavité, cette dernière étant par exemple en matériau semi-conducteur. Ces matériaux permettent la mise en oeuvre de fonctions dissymétriques, c'est-à-dire la réalisation de plusieurs fonctionnements différents du dispositif. La présente invention s'applique en particulier à la réalisation d'un dispositif semi- conducteur, et notamment d'un transistor, du type à double grille. D'une manière générale, à l'heure actuelle, il est difficile d'obtenir, sur un même dispositif, des fonctions dissymétriques sans que cela ait un impact sur la complexité du procédé de réalisation. Un autre problème qui se pose avec les transistors connus, aussi performants soient ils, est lié à l'existence d'un transistor parasite dû à l'interface grille-substrat.
EXPOSÉ DE L'INVENTION L'invention concerne un dispositif et un procédé de réalisation d'un tel dispositif permettant de réaliser des fonctions dissymétriques et de résoudre ces différents problèmes de complexité de réalisation.
Pour cela, la présente invention propose un dispositif semi-conducteur comportant au moins une cavité, formée dans ou sur un substrat à base d'au moins un matériau semi-conducteur, et comportant au moins un premier matériau remplissant partiellement ladite cavité. Ce premier matériau peut être de la résine photosensible, tel que de la résine de type HSQ (Hydrogen SilsesQuioxane) ou une résine à base de 10 résine de type HSQ. Le dispositif peut comporter au moins un second matériau disposé dans la cavité. Le second matériau peut également être de la résine photosensible, tel que de la résine de type 15 HSQ ou une résine à base de résine de type HSQ. L'un des premier ou second matériaux peut être de la résine insolée par faisceau d'électrons, l'autre étant de la résine non insolée. Le dispositif peut comporter une pluralité 20 de matériaux disposés dans la cavité. La cavité peut être remplie par le premier matériau et des zones de vide. Dans ce cas, le premier matériau disposé dans la cavité peut former des éléments disjoints 25 s'étendant entre deux parois de la cavité parallèles un plan contenant une face principale du substrat. Le ou les matériaux disposés dans la cavité peuvent former une ou plusieurs couches parallèles ou perpendiculaires a un plan contenant une face 30 principale du substrat.
Le premier matériau disposé dans la cavité peut former, dans un plan perpendiculaire à une face principale du substrat, une forme sensiblement rectangulaire en contact avec une paroi de la cavité ou une seule paroi de la cavité. L'invention concerne également un procédé de réalisation, dans ou sur un substrat à base d'un matériau semi-conducteur, d'une cavité comportant au moins une résine photosensible remplissant ladite cavité, ce procédé comportant : - la formation de ladite cavité, - le remplissage de la cavité par une résine, - l'insolation d'une partie de la résine, pour définir deux parties dans cette résine, une première partie, insolée, et une deuxième partie, non insolée. L'invention concerne donc également une cavité, dans ou sur un substrat, comportant une résine dont une partie est insolée et une autre partie n'est pas insolée. L'insolation peut être réalisée par faisceau d'électrons. La résine peut être de type HSQ ou à base d'une résine de type HSQ. L'invention concerne également un procédé de réalisation, dans ou sur un substrat, d'une cavité comportant au moins une résine photosensible remplissant partiellement ladite cavité, ce procédé comportant : - la réalisation, dans ledit substrat, d'une cavité comportant au moins une résine remplissant ladite cavité, selon un procédé tel que décrit ci-dessus, - la suppression d'une des deux parties de la résine. L'invention concerne donc également une cavité, dans ou sur un substrat, comportant une résine remplissant partiellement la cavité.
L'invention concerne aussi un procédé de réalisation, dans ou sur un substrat à base d'un matériau semi-conducteur, d'une cavité comportant au moins un premier matériau remplissant partiellement ladite cavité, ce procédé comportant : - la réalisation, dans ledit substrat, d'une cavité comportant au moins une résine remplissant partiellement ladite cavité, selon un procédé tel que décrit ci-dessus, - le remplacement de la partie supprimée de la résine par le premier matériau dans la cavité. L'invention concerne donc également une cavité, dans ou sur un substrat, comportant un premier matériau remplissant partiellement la cavité. L'invention concerne également un procédé de réalisation, dans ou sur un substrat à base d'un matériau semi-conducteur, d'une cavité comportant au moins un premier matériau et un deuxième matériau, ce procédé comportant : - la réalisation, dans ledit substrat, d'une cavité comportant ledit premier matériau remplissant partiellement ladite cavité, selon un procédé tel que décrit ci-dessus, - le remplacement de l'autre partie de la résine par le deuxième matériau.
L'invention concerne donc également une cavité, dans ou sur un substrat, comportant un premier et un deuxième matériau. L'invention concerne aussi un transistor comportant, dans un substrat à base d'un matériau semi-conducteur, une zone de drain, une zone de source, une zone de canal, et une cavité, formée dans ou sur le substrat, accolée à la zone de canal, et comportant au moins une grille remplissant partiellement ladite cavité, le volume restant de la cavité étant occupé par du diélectrique. La grille peut être disposée dans la cavité et former, dans un plan perpendiculaire à une face principale du substrat, une forme sensiblement rectangulaire en contact avec une paroi de la cavité du côté opposé à la zone de canal. La grille peut également être en contact avec une paroi de la cavité se trouvant du côté de la zone de canal. Ainsi, avec une grille partiellement entourée de diélectrique, elle peut être isolée du substrat et le transistor parasite dû à l'interface grille-substrat peut être supprimé. Le transistor peut comporter en outre une deuxième grille disposée sur le substrat, au niveau de la zone de canal.
L'invention concerne également un procédé de réalisation d'un transistor, comportant la formation, dans un substrat à base d'un matériau semi-conducteur, d'une zone de drain, d'une zone de source, d'une zone de canal, et d'une cavité selon un procédé tel que décrit ci-dessus, le premier matériau étant un matériau de grille, formant une première grille. Un tel procédé peut en outre comporter la réalisation d'une deuxième grille, sur le substrat, au niveau de la zone de canal. La deuxième grille peut être réalisée par dépôt d'une couche de résine au moins sur la cavité, gravure dans cette couche d'une zone de grille, dépôt d'un matériau de grille dans cette zone et élimination de la résine située de part et d'autre de la grille. Dans un tel procédé, la première grille peut être isolée du matériau semi-conducteur du substrat par des zones de matériau isolant. L'invention permet d'obtenir une membrane sous laquelle, ou une cavité dans laquelle, il est possible de réaliser une fonction dissymétrique.
L'invention met en oeuvre un faisceau d'électrons et une résine, par exemple de type HSQ pour créer une fonction dissymétrique, sans augmenter pour autant son degré de complexité. Par le procédé selon l'invention, il est 25 possible d'isoler toute structure et, par extension, de créer du SOI partiel avec isolation des flancs. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation 30 donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - la figure 1 représente un dispositif, objet de la présente invention, - les figures 2A à 2U représentent des étapes d'un procédé de réalisation, objet de la présente invention, d'un dispositif semi-conducteur, également objet de la présente invention, selon un premier mode de réalisation, -les figures 3A à 3F représentent des étapes d'un procédé de réalisation, objet de la présente invention, d'un dispositif semi-conducteur, également objet de la présente invention, selon un second mode de réalisation, - les figures 4A à 4D représentent des étapes d'un procédé de réalisation, objet de la présente invention, d'un dispositif selon l'invention, - les figures 5 à 7 représentent des exemples de dispositifs, objets de la présente 20 invention. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. 25 Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. 15 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS La figure 1 représente un dispositif 100, objet de la présente invention. Il comporte un substrat 102 à base d'un matériau semi-conducteur, par exemple en silicium ou en arséniure de gallium (AsGa) ou en silicium germanium (SiGe) ou en matériau de type III-V (c'est-à- dire à base d'éléments des colonnes III et V du tableau périodique des éléments de Mendeleïev). Une cavité 104 est réalisée dans le substrat 102. Une première couche d'un premier matériau 106, par exemple un matériau diélectrique ou encore un matériau métallique, est disposée dans cette cavité 104. Cette première couche 106 remplit partiellement la cavité 104. Une seconde couche à base d'un deuxième matériau 108, différent du premier matériau 106, est empilée sur la première couche du premier matériau 106. Dans cet exemple de réalisation, une paroi supérieure 103 de la cavité 104 est partiellement gravée. Dans cet exemple de réalisation, on voit que les couches de matériaux 106 et 108 sont parallèles à un plan contenant une face principale 120 du substrat 102. On désigne ici, et dans tout le reste du document, par face principale la face du substrat 102 qui comporte la plus grande surface. Un exemple d'une telle structure est un transistor 50 à deux grilles superposées, dont un procédé de réalisation va être décrit. Ce transistor 50 est illustré sur la figure 2U et est également objet de la présente invention.
On se réfère tout d'abord aux figures 2A à 2U qui représentent des étapes d'un procédé de réalisation d'un transistor à double grille superposée, selon un premier mode de réalisation de l'invention.
On sélectionne tout d'abord, comme représenté sur la figure 2A, un substrat 1 en matériau semi-conducteur avec reprise d'épitaxie 2, 3. Le matériau du substrat 1 est choisi pour pouvoir réaliser par exemple une reprise d'épitaxie monocristalline.
Dans ce premier mode de réalisation, le substrat 1 est en silicium, en SOI (silicium sur isolant) ou plus généralement en un matériau du type III-V, et comporte sur une de ses faces un empilement d'une couche de silicium-germanium 2 et d'une couche de silicium 3.
Comme autres exemples pour les matériaux des couches 2 et 3, on peut citer les matériaux de type III-V, ou encore des nanotubes de carbone pour la couche 3. Le matériau de la couche 2 est choisi pour pouvoir réaliser par la suite un retrait sélectif de ce matériau, par exemple par gravure, par rapport aux matériaux du substrat 1 et de la couche 3. L'épaisseur de la couche 2 est par exemple d'environ 50 à 60 nanomètres et l'épaisseur de la couche 3 par exemple d'environ 10 à 20 nanomètres.
Un masque de grille 4 est déposé sur la couche de silicium 3, comme cela est représenté sur la figure 2B. Ce masque de grille 4 permet de graver la couche 3 et la couche 2, sauf à l'emplacement réservé pour la réalisation de la grille du dispositif (figure 2C).
On réalise ensuite une reprise de l'épitaxie du substrat 1 afin de connecter des zones de source 5 et de drain 6 avec la partie restante de la couche 3, comme cela est représenté en figure 2D. Cette partie restante de la couche 3 forme donc un pont , par exemple en silicium, réalisant un canal reliant les zones de source 5 et de drain 6. Cette partie restante de la couche 3, ou pont, est désignée dans la suite de la description comme le canal 3.
La figure 2E représente une étape au cours de laquelle le masque de grille 4 est supprimé et un masque actif 7 est déposé sur une partie du substrat 1 et du pont 3. La figure 2F représente une vue du dessus du masque actif 7 déposé sur le substrat 1 et le pont 3. Ce masque actif 7 permet de définir les zones pour la réalisation d'une gravure active. Seules les parties du dispositif se trouvant sous le masque actif 7 ne sont pas gravés, comme cela est représenté sur la figure 2G.
On réalise ensuite, par une ouverture latérale, une gravure sélective supprimant la couche de silicium-germanium 2 se trouvant sous le canal 3, sans supprimer le silicium restant du canal 3 et du substrat 1, comme cela est représenté sur la figure 2H. On forme ainsi une cavité 9 sous le canal 3. Un dépôt 10 de résine de type HSQ, ou tout autre type possible de résine pouvant être insolée et se transformer ensuite en diélectrique grâce à l'insolation est réalisé sur cet ensemble (figure 2I).
Par une ouverture latérale de la cavité 9 laissée sous le canal 3, la résine 10 vient également combler cette cavité 9. Une telle résine photosensible a la propriété de se transformer en diélectrique après son insolation. Un recuit permet ensuite de densifier ce diélectrique. Une insolation partielle de la résine est réalisée à l'aide d'un faisceau d'électrons 34 (figure 2J), dont la tension d'accélération est par exemple de 10 keV ou de quelques dizaines de keV. Une insolation partielle de la résine 10 est donc réalisée de part et d'autre du canal 3 (ces zones insolées sont désignées par les références 20 et 22), ainsi que dans la cavité 9 (figure 2K). Dans cette dernière, on distingue une zone 18 de résine insolée et une zone 19 de résine non insolée. La concentration en électrons du faisceau d'électrons 34 est ici modulée pour réaliser une zone 18 insolée et une zone 19 non insolée dans la cavité. Cette concentration sera plus faible lors du passage du faisceau 34 au dessus de la zone 19. Il est également possible de moduler l'énergie, ou tension, d'accélération du faisceau 34 afin de réaliser l'insolation de la zone 18 et de ne pas insoler la zone 19. Sur la vue en coupe de la figure 2K, la zone de résine non insolée 19 a une forme sensiblement rectangulaire entourée partiellement de résine insolée 18. La forme relative des zones insolées et non insolées 18 et 19 de la résine dans la cavité 9 peut être différente de celle représentée sur la figures 2K. Cette forme dépend des zones vers lesquelles le faisceau 34 est dirigé et qui sont atteintes par le faisceau 34. La concentration en électrons, l'énergie d'accélération, la largeur du faisceau 34, en fonction des zones atteintes par ce faisceau 34, définissent la forme du motif insolé. Ces zones peuvent être modulées, par exemple par utilisation d'un masque sur le trajet du faisceau d'électrons. Il est procédé au développement, c'est à dire au retrait de la portion 19 non insolée de la résine (figure 2L), puis au dépôt (figure 2M), par les ouvertures latérales du composant, d'un premier matériau 38, à la place de la résine 19. On obtient ainsi, dans la cavité 9, une première zone 18, en résine HSQ insolée, et une deuxième zone 38 en un premier matériau, autre que la résine. Le procédé peut être poursuivi par exemple 15 par élimination de la résine HSQ insolée 18, au moins dans la cavité 9, et son remplacement par un deuxième matériau 38', différent du premier matériau 38 (figure 2N). Si cette élimination de la résine HSQ est réalisée, le premier matériau 38 peut par exemple être 20 du nitrure ou de l'oxyde d'hafnium (HfO2), ou tout autre matériau permettant de réaliser une élimination sélective de la résine HSQ devenue diélectrique 18 sans altérer ou modifier ce premier matériau 38 si l'on désire remplacer cette résine 18. 25 Dans la suite du procédé décrit, la résine 18 n'est pas éliminée. Le procédé passe donc de la figure 2M à la figure 20. La résine HSQ 10 insolée, localisée au-dessus du canal 3 et formant les zones latérales 20 et 22, peut être retirée, par exemple par 30 gravure anisotrope (figure 20). Puis on procède, de nouveau, à un dépôt d'une résine HSQ 10' (figure 2P) 10 dont les zones latérales sont désignées par les références 20', 22'. On pourrait également effectuer les mêmes opérations, de même que les opérations suivantes, à partir de la structure de la figure 2N. Dans ce cas, la résine 18 est remplacée par le second matériau 38'. Sur la figure 2Q, on réalise ensuite une insolation par lithographie électronique, c'est-à-dire par faisceaux d'électrons 24 d'une partie de la résine 10'. Seule une partie 30 sensiblement centrée au dessus du canal 3 n'est pas insolée par les faisceaux d'électrons 24 (figure 2R). La résine non insolée de la zone 30 est développée, puis retirée (figure 2S), et un troisième matériau 48, par exemple un matériau de grille tel que de l'aluminium, polysilicium, ou tout autre matériau adapté, est déposé, par exemple par PVD ou CVD dans cette zone 30 (figure 2T). Une gravure anisotrope (figure 2U) permet alors de libérer les flancs de ce troisième matériau 48, par élimination de la résine insolée 22' et 20' transformée en diélectrique. On obtient donc une structure de transistor 50 double grille, comportant deux matériaux différents 38, 48 de chaque côté du canal 3, et surtout une cavité (sous le canal 3) comportant deux matériaux 38 et 18 différents. Le matériau 38, situé dans la cavité 9, est isolé du canal 3 par la résine 18 devenue un diélectrique. Les deux grilles permettent au transistor de remplir deux fonctions différentes en pilotant le canal 3 de manière différente et indépendante, donc de présenter une dissymétrie de fonctions.
Les figures 3A à 3F présentent un procédé de réalisation d'un transistor 50 à double grille superposée, objet de la présente invention, selon un second mode de réalisation, permettant de supprimer des effets de transistor parasite entre source et drain d'un transistor et/ou entre grille et substrat. Les premières étapes sont similaires à celles décrites ci-dessus en liaison avec les figures 2A à 2I.
Une insolation partielle est ensuite réalisée à l'aide d'un faisceau d'électrons 34 à faible ou moyenne énergie (figure 3A), sensiblement au milieu de la zone de grille. Le faisceau traverse le canal 3 et atteint une partie de la résine HSQ 10 dans la cavité 9. L'insolation atteint une partie de la résine 10 située dans la cavité 9. La figure 3B représente la structure obtenue. On voit qu'une zone de résine insolée 18 est réalisée en dessous du canal 3. Cette zone est en contact avec le canal 3, mais pas avec le substrat 1 ni avec les parois latérales de la cavité sous le canal 3, c'est-à-dire les zones de source et de drain. Une partie de la résine 10, la résine 18' disposée dans la future seconde zone de grille, déposée sur le canal 3 est également insolée. La résine non insolée dans la cavité est désignée par la référence 19. La résine 10 non insolée, y compris la partie 19 située dans la cavité, est éliminée (figure 3C). On peut ensuite procéder au dépôt, dans l'espace laissé par le retrait de la résine non insolée dans la cavité, par les ouvertures latérales, d'un matériau 40, par exemple un matériau diélectrique tel qu'un nitrure, ou du HfO2 ou d'oxynitrure de silicium (SiON). Ce matériau va constituer une isolation de la partie supérieure de la cavité 9, occupée par la résine 18, par rapport au matériau du substrat 1. Ce même matériau est également déposé de part et d'autre de la portion de résine 18' au dessus du canal 3. Il est ensuite possible d'éliminer la partie insolée 18, 18' de la résine HSQ (figure 3E), y compris dans la cavité sous le pont 3, puis de la remplacer par le ou les matériaux 42, 44 souhaités (figure 3F). Le matériau 44 est dans la zone de grille au dessus du canal 3. Là encore, ce matériau peut par exemple être du polysilicium, de l'étain, ou tout autre matériau adapté. Le matériau 42 situé dans la cavité est isolé du reste du substrat 1 par le matériau 40, ce qui permet de supprimer les effets de transistors parasites apparaissant entre cette grille 42 et le substrat 1 et/ou entre cette grille 42 et les zones de source et de drain. Les parties 40a, 40b du matériau 40, situées sur le substrat 1 de part et d'autre du matériau 44 peuvent éventuellement être éliminées pour terminer la fabrication du transistor. Plus généralement, un dispositif 100 tel 25 que celui de la figure 1 peut être réalisé de la manière suivante. Partant d'un substrat 102, on réalise, par exemple par masquage et gravure, une cavité 104 (figure 4A). 30 Une première couche 112 de matériau tel que du SiGe est formée dans cette cavité, ainsi qu'une deuxième couche 103, par exemple (mais pas nécessairement) du même matériau que le substrat 100. La partie 112 en SiGe est éliminée, et remplacée par une résine 110 de type HSQ (figure 4B).
On procède ensuite à une insolation par faisceau d'électrons 134, pour insoler partiellement cette résine. Une insolation partielle de la résine 110 est donc réalisée dans la cavité 104 (figure 4B). Dans cette dernière, on distingue une zone 118 de résine insolée devenue diélectrique et une zone 119 de résine non insolée. Là encore, la forme relative de ces deux zones dépend des conditions d'insolation (zones traversées par le faisceau, que l'utilisateur peut sélectionner comme il l'entend). L'élimination de la zone non insolée 119 de la résine et son remplacement par un premier matériau, par exemple un matériau métallique 106, conduit à la structure de la figure 4C. L'élimination de la zone insolée 118 de la résine HSQ et son remplacement par un deuxième matériau, par exemple un matériau 108, conduit à la structure de la figure 4D.
Il est également possible de graver la couche 103 superficielle pour obtenir une cavité 104 qui soit partiellement ouverte, comme dans l'exemple de la figure 1. D'une manière générale, l'invention met en oeuvre une insolation partielle par faisceau d'électrons d'un matériau, par exemple une résine de type HSQ, par exemple dans une cavité, afin d'y définir deux zones, une zone insolée et une zone non insolée. On peut ensuite éliminer une des zones de résine, la remplacer par un premier matériau, puis laisser l'autre zone de résine en l'état, le deuxième matériau étant alors constitué par cette résine : c'est le cas par exemple des figures 2T et 2U où, dans la cavité 9 localisée sous le canal 3, sont disposées une zone de matériau 38 et une portion de résine insolée 18 devenue un diélectrique. On peut également éliminer cette autre zone 18 de résine et la remplacer par un deuxième matériau. On obtient dans tous les cas une cavité comportant un premier et un deuxième matériau. Par cavité on entend dans la présente demande également une structure telle que celle du dispositif 200 de la figure 5, sur laquelle les références numériques sont identiques à celles de la figure 1, mais où la cavité est en surplomb par rapport à la surface 120 du substrat 102. L'empilement des couches 106 et 108 peut être obtenu par les mêmes techniques d'insolation partielle que celles décrites ci-dessus. Notons que dans ce dispositif 200, le premier matériau 106 est de la résine HSQ non insolée, le second matériau 108 étant de la résine HSQ insolée.
L'invention s'applique non seulement à la réalisation de transistors, mais également de dispositifs tels que des MEMS, par exemple des résonateurs BAW (résonateurs à ondes de volume). Il est également possible de réaliser un dispositif 300 tel que celui représenté sur la figure 6A, sur laquelle les références numériques sont identiques à celles de la figure 1. Ce dispositif 300 comporte une membrane 103 solidaire de la surface 120 du substrat 102. L'espace formé sous cette membrane 103 forme la cavité 104. Des éléments 106, par exemple de forme cylindrique, sont réalisés à partir de résine insolée. Ce dispositif est par exemple réalisé en remplissant la cavité 104 de résine HSQ, en insolant les zones formant les éléments 106 et en retirant le reste de résine non insolée. Ainsi, les éléments 106 forment des piliers soutenant la membrane 103. Ce dispositif 300 est également représenté vu de dessus sur la figure 6B. On peut noter qu'il est possible de réaliser plus de deux matériaux dans la cavité 9, par exemple un empilement de trois matériaux, comme c'est le cas sur l'exemple de la figure 7. Les formes des zones réalisées dans la cavité du dispositif peuvent être différentes de celles réalisées dans les exemples de réalisation précédents. Par exemple, comme cela est représenté sur le dispositif 400 de la figure 7, les zones des matériaux 106, 108 et 109 forment un empilement de couches. Cet empilement est réalisé perpendiculairement à un plan comportant une face principale du substrat, par exemple la face 120.
L'invention permet notamment de réaliser une structure semi-conductrice à fonctions dissymétriques, comportant : - une zone semi-conductrice, - une première zone en un premier matériau, cette première zone étant enterrée sous ladite zone semi-conductrice, - une deuxième zone en un deuxième matériau, différent du premier, localisée au-dessus de la zone de matériau semi-conducteur. Chaque zone en premier et deuxième matériau peut être obtenue par retrait d'une résine et le remplacement de cette résine par, respectivement, le premier et le deuxième matériau.
Claims (23)
1. Dispositif semi-conducteur (50, 100, 200, 300, 400) comportant au moins une cavité (9, 104), formée dans ou sur un substrat (1, 102) à base d'au moins un matériau semi-conducteur, et comportant au moins un premier matériau (19, 38, 106, 119) remplissant partiellement ladite cavité (9, 104).
2. Dispositif (200) selon la revendication 1, le premier matériau (106) étant de la résine photosensible de type HSQ.
3. Dispositif (50, 100, 200, 400) selon l'une des revendications précédentes, comportant au moins un second matériau (18, 38', 108, 118) disposé dans la cavité (9, 104).
4. Dispositif (200) selon la revendication 3, le second matériau (108) étant de la résine photosensible de type HSQ.
5. Dispositif (200) selon la revendication 4, l'un des premier ou second matériaux (108) étant de la résine insolée par faisceau d'électrons (134), l'autre étant de la résine non insolée (106).
6. Dispositif (400) selon l'une des revendications précédentes, comportant une pluralité de matériaux (106, 108, 109) disposés dans la cavité (104).
7. Dispositif (300) selon l'une des revendications 1 ou 2, la cavité (104) étant remplie par le premier matériau (106) et des zones de vide.
8. Dispositif (100, 200) selon l'une des revendications précédentes, le ou les matériaux (106, 108) disposés dans la cavité (104) formant une ou plusieurs couches parallèles à un plan contenant une face principale (120) du substrat (102).
9. Dispositif (400) selon l'une des revendications 1 à 7, le ou les matériaux (106, 108, 109) disposés dans la cavité (104) formant une ou plusieurs couches perpendiculaires à un plan contenant une face principale (120) du substrat (102).
10. Dispositif (50) selon l'une des revendications 1 à 7, le premier matériau (38) disposé dans la cavité (9) formant, dans un plan perpendiculaire à une face principale (120) du substrat (1), une forme sensiblement rectangulaire en contact avec une paroi de la cavité (9).
11. Dispositif (300) selon la revendication 7, le premier matériau (106) disposé dans la cavité (104) formant des éléments disjoints s'étendant entre deux parois de la cavité (104) parallèles un plan contenant une face principale (120) du substrat (1).
12. Procédé de réalisation, dans ou sur un substrat (1, 102) à base d'un matériau semi-conducteur, d'une cavité (9, 104) comportant au moins une résine photosensible (18, 19, 118, 119) remplissant ladite cavité (9, 104), ce procédé comportant : - la formation de ladite cavité (9, 104), -le remplissage de la cavité (9, 104) par la résine, - l'insolation d'une partie de la résine, pour définir au moins deux parties dans résine, une première partie insolée (18, 118) et une deuxième partie non insolée (19, 119).
13. Procédé selon la revendication 12, l'insolation étant réalisée par faisceau d'électrons (24, 34, 134).
14. Procédé selon l'une des revendications 12 ou 13, la résine étant de type HSQ ou à base d'une résine de type HSQ. 20
15. Procédé de réalisation, dans ou sur un substrat (1, 102) à base d'un matériau semi-conducteur, d'une cavité (9, 104) comportant au moins une résine photosensible (18, 118) remplissant partiellement ladite cavité, ce procédé comportant : 25 - la réalisation, dans ledit substrat (1, 102), d'une cavité (9, 104) comportant au moins une résine (18, 19, 118, 119) remplissant ladite cavité (9, 104), selon l'une des revendications 12 à 14, - la suppression d'une des deux parties de 30 la résine (19, 119).15
16. Procédé de réalisation, dans ou sur un substrat (1, 102) à base d'un matériau semi-conducteur, d'une cavité (9, 104) comportant au moins un premier matériau (38, 40, 106) remplissant partiellement ladite cavité (9, 104), ce procédé comportant : - la réalisation, dans ledit substrat (1, 102), d'une cavité (9, 104) comportant au moins une résine (18, 118) remplissant partiellement ladite cavité, selon la revendication 15, - le remplacement de la partie supprimée de la résine (19, 119) par le premier matériau (38, 40, 106) dans la cavité (9, 104).
17. Procédé de réalisation, dans ou sur un substrat (1, 102) à base d'un matériau semi-conducteur, d'une cavité (9, 104) comportant au moins un premier matériau (38, 40, 106) et un deuxième matériau (38', 42, 108), ce procédé comportant : - la réalisation, dans ledit substrat (1, 102), d'une cavité (9, 104) comportant ledit premier matériau (38, 40, 106) remplissant partiellement ladite cavité, selon la revendication 16, - le remplacement de l'autre partie de la résine (18, 118) par le deuxième matériau (38', 42, 108).
18. Transistor (50) comportant, dans un substrat (1) à base d'un matériau semi-conducteur, une zone de drain (6), une zone de source (5), une zone de canal (3), et une cavité (9), formée dans ou sur le substrat (1), accolée à la zone de canal (3), etcomportant au moins une grille (38, 42) remplissant partiellement ladite cavité (9), le volume restant de la cavité étant occupé par un diélectrique (18, 38', 40).
19. Transistor (50) selon la revendication 18, comportant en outre une deuxième grille (44, 48) disposée sur le substrat (1), au niveau de la zone de canal (3). 10
20. Procédé de réalisation d'un transistor (50), comportant la formation, dans un substrat (1) à base d'un matériau semi-conducteur, d'une zone de drain (6), d'une zone de source (5), d'une zone de canal (3), 15 et d'une cavité (9) selon un procédé selon l'une des revendications 16 ou 17, le premier matériau étant un matériau de grille (38, 42), formant une première grille. 20
21. Procédé selon la revendication 20, comportant en outre la réalisation d'une deuxième grille (44, 48), sur le substrat (1), au niveau de la zone de canal (3). 25
22. Procédé selon la revendication 21, la deuxième grille étant réalisée par : - dépôt d'une couche de résine (10') au moins sur la cavité (9), -gravure dans cette couche d'une zone de 30 grille, 5- dépôt d'un matériau de grille (48) dans cette zone, et - élimination de la résine située de part et d'autre de la grille.
23. Procédé selon l'une des revendications 20 à 22, la première grille étant isolée du matériau semi-conducteur du substrat par des zones de matériau isolant (40).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0653492A FR2901058A1 (fr) | 2006-08-29 | 2006-08-29 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0653492A FR2901058A1 (fr) | 2006-08-29 | 2006-08-29 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2901058A1 true FR2901058A1 (fr) | 2007-11-16 |
Family
ID=37898259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0653492A Pending FR2901058A1 (fr) | 2006-08-29 | 2006-08-29 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2901058A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2325873A1 (fr) * | 2009-11-23 | 2011-05-25 | STMicroelectronics (Crolles 2) SAS | Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille |
| US8785297B2 (en) | 2009-11-20 | 2014-07-22 | Stmicroelectronics (Tours) Sas | Method for encapsulating electronic components on a wafer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023619A1 (en) * | 2003-07-31 | 2005-02-03 | Orlowski Marius K. | Method of forming a transistor having multiple channels and structure thereof |
| EP1507286A2 (fr) * | 2003-08-12 | 2005-02-16 | St Microelectronics S.A. | Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide |
| US20050064669A1 (en) * | 2003-09-23 | 2005-03-24 | Orlowski Marius K. | Method for forming a semiconductor device having isolation regions |
| US20060189086A1 (en) * | 2005-02-24 | 2006-08-24 | Il-Woong Kwon | SON MOSFET using a beam structure and method for fabricating thereof |
-
2006
- 2006-08-29 FR FR0653492A patent/FR2901058A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023619A1 (en) * | 2003-07-31 | 2005-02-03 | Orlowski Marius K. | Method of forming a transistor having multiple channels and structure thereof |
| EP1507286A2 (fr) * | 2003-08-12 | 2005-02-16 | St Microelectronics S.A. | Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide |
| US20050064669A1 (en) * | 2003-09-23 | 2005-03-24 | Orlowski Marius K. | Method for forming a semiconductor device having isolation regions |
| US20060189086A1 (en) * | 2005-02-24 | 2006-08-24 | Il-Woong Kwon | SON MOSFET using a beam structure and method for fabricating thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785297B2 (en) | 2009-11-20 | 2014-07-22 | Stmicroelectronics (Tours) Sas | Method for encapsulating electronic components on a wafer |
| EP2325873A1 (fr) * | 2009-11-23 | 2011-05-25 | STMicroelectronics (Crolles 2) SAS | Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille |
| US8586445B2 (en) | 2009-11-23 | 2013-11-19 | Stmicroelectronics (Crolles 2) Sas | Method for manufacturing a suspended membrane and dual-gate MOS transistor |
| US9184295B2 (en) | 2009-11-23 | 2015-11-10 | Stmicroelectronics (Crolles 2) Sas | Method for manufacturing a suspended membrane and dual-gate MOS transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1869712B1 (fr) | Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors | |
| FR3086456A1 (fr) | Procede de realisation de transistors superposes | |
| FR2949904A1 (fr) | Circuit integre a transistors mos couples electrostatiquement et procede de realisation d'un tel circuit integre | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| EP1589572B1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR3033665A1 (fr) | Transistor a electron unique et son procede de realisation | |
| FR2899381A1 (fr) | Procede de realisation d'un transistor a effet de champ a grilles auto-alignees | |
| FR2917896A1 (fr) | Transistor a effet de champ a contacts electriques alternes. | |
| FR2754391A1 (fr) | Structure de contact a facteur de forme eleve pour circuits integres | |
| FR2901058A1 (fr) | Dispositif a fonction dissymetrique et procede de realisation correspondant. | |
| EP2963674A1 (fr) | Procédé de réalisation d'un dispositif microélectronique | |
| FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
| FR3007198A1 (fr) | Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication | |
| EP2325873A1 (fr) | Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille | |
| FR2718287A1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant. | |
| EP3038149A1 (fr) | Procede de realisation d'un circuit integre en trois dimensions | |
| EP3401953A1 (fr) | Puce à transistors nmos et pmos contraints | |
| WO2017182739A1 (fr) | Dispositif avec plaques de champ segmentees | |
| EP0413645B1 (fr) | Procédé de fabrication de transistor MOS mésa de type silicium sur isolant | |
| EP3903340A1 (fr) | Structure de type semi-conducteur pour applications digitales et radiofréquences | |
| EP3944322B1 (fr) | Procédé de fabrication d'un dispositif microélectronique | |
| EP0219370B1 (fr) | Procédé de réalisation d'une tête magnétique horizontale enterrée et tête magnétique obtenue par ce procédé | |
| EP3968388B1 (fr) | Procédé de fabrication d'une zone dopée d'un dispositif microélectronique | |
| FR2889622A1 (fr) | Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles |