FR3086456A1 - Procede de realisation de transistors superposes - Google Patents

Procede de realisation de transistors superposes Download PDF

Info

Publication number
FR3086456A1
FR3086456A1 FR1858712A FR1858712A FR3086456A1 FR 3086456 A1 FR3086456 A1 FR 3086456A1 FR 1858712 A FR1858712 A FR 1858712A FR 1858712 A FR1858712 A FR 1858712A FR 3086456 A1 FR3086456 A1 FR 3086456A1
Authority
FR
France
Prior art keywords
nanowire
nanowires
etching
source
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1858712A
Other languages
English (en)
Other versions
FR3086456B1 (fr
Inventor
Shay REBOH
Remi COQUAND
Nicolas Loubet
Tenko Yamashita
Jingyun Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
International Business Machines Corp
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA, International Business Machines Corp filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1858712A priority Critical patent/FR3086456B1/fr
Priority to US16/580,396 priority patent/US11081547B2/en
Publication of FR3086456A1 publication Critical patent/FR3086456A1/fr
Application granted granted Critical
Publication of FR3086456B1 publication Critical patent/FR3086456B1/fr
Priority to US17/362,369 priority patent/US11515392B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

Procédé de réalisation de premier et deuxième transistors (100.1, 100.2) superposés, comportant : - réalisation, sur un substrat (102), d'un empilement de plusieurs nanofils semi-conducteurs ; - gravure d'au moins un premier nanofil telle qu'une portion restante (116.1) du premier nanofil soit destinée à former un canal du premier transistor ; - gravure d'au moins un deuxième nanofil disposé entre le substrat et le premier nanofil, telle qu'une portion restante (116.2) du deuxième nanofil soit destinée à former un canal du deuxième transistor et ait une longueur supérieure à celle de la portion restante du premier nanofil ; - réalisation de deuxièmes régions de source et de drain (128) en contact avec des extrémités de la portion restante du deuxième nanofil ; - réalisation de premières régions de source et de drain (132) en contact avec des extrémités de la portion restante du premier nanofil.

Description

PROCEDE DE REALISATION DE TRANSISTORS SUPERPOSES DESCRIPTION
DOMAINE TECHNIQUE
L'invention porte sur la réalisation de transistors, notamment de type FET («Field Effect Transistor», ou transistor à effet de champ), superposés, et avantageusement de type GAAFET (« Gate-AII-Around Field Effect Transistor», ou transistor à effet de champ à grille enrobante). L'invention s'applique avantageusement à la réalisation de transistors destinés à des applications logiques à hautes performances et basse consommation de la microélectronique.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
Les transistors de type GAAFET font partie de la famille des transistors ayant une architecture dite 3D. Dans une telle architecture, la grille du transistor entoure le canal, ce qui permet d'améliorer le contrôle électrostatique du canal réalisé par la grille.
Dans un transistor GAAFET, le canal est formé par un ou plusieurs nanofils, ou nano-couches, superposés et chacun entouré par la grille du transistor. Cette configuration a pour avantage d'offrir un bon compromis entre le contrôle électrostatique du canal par la grille et le courant de commande obtenus. Un canal formé de plusieurs nanofils superposés permet notamment, par rapport à un canal formé d'un seul nanofil, de multiplier la valeur du courant circulant dans ce canal. Le nombre de nanofils superposés est généralement inférieur ou égal à trois en raison de l'augmentation des capacités parasites engendrées par la superposition d'un plus grand nombre de nanofils.
Outre l'amélioration de la performance intrinsèque de chaque transistor, on cherche également à améliorer la densité des transistors au sein des dispositifs semiconducteurs. Une solution existante consiste à réaliser plusieurs transistors superposés sous la forme d'un empilement 3D. Le document US 2009/0294822 Al décrit par exemple la réalisation d'un tel empilement.
Les procédés existants pour réaliser des transistors superposés ne sont toutefois pas adaptés à tous les types de transistors FET, et notamment pas adaptés pour former plusieurs transistors GAA-FET superposés.
Un autre problème rencontré est que les transistors superposés réalisés ne peuvent pas toujours être commandés indépendamment les uns des autres.
Ces problèmes se retrouvent également lors de la réalisation de transistors superposés de type autre que FET, comme par exemple pour la réalisation de transistors monoélectroniques (ou SET pour « Single Electron Transistor ») superposés.
EXPOSÉ DE L'INVENTION
Un but de la présente invention est de proposer un procédé de réalisation de transistors superposés pouvant être commandés indépendamment et qui puisse être mis en œuvre pour réaliser différents types de transistors, et qui soit notamment compatible avec la réalisation de transistors GAAFET superposés.
Pour cela, il est proposé un procédé de réalisation d'au moins un premier et un deuxième transistors superposés, comportant au moins :
- réalisation, sur un substrat, d'un empilement de plusieurs nanofils de semi-conducteur ;
- gravure d'au moins un premier des nanofils telle qu'au moins une partie d'une portion restante du premier nanofil soit destinée à former un canal du premier transistor ;
- gravure d'au moins un deuxième des nanofils disposé entre le substrat et le premier nanofil, telle qu'au moins une partie d'une portion restante du deuxième nanofil soit destinée à former un canal du deuxième transistor et ait une longueur supérieure à celle de la portion restante du premier nanofil ;
- réalisation de régions de source et de drain, appelées deuxièmes régions de source et de drain, en contact avec, ou disposées contre, des extrémités de la portion restante du deuxième nanofil ;
- réalisation de premières régions de source et de drain en contact avec, ou disposées contre, des extrémités de la portion restante du premier nanofil.
Dans ce procédé, des étapes de gravure distinctes sont mises en œuvre pour former séquentiellement les canaux des transistors. Ces canaux sont donc réalisés indépendamment l'un de l'autre, ou indépendamment les uns des autres, par des étapes distinctes. Les régions de source et de drain des transistors sont également formées par la mise en œuvre d'étapes distinctes d'un transistor à l'autre. Cette indépendance des étapes mises en œuvre pour la réalisation des canaux et des régions de source et de drain de chacun des transistors superposés permet de réaliser ces transistors tels qu'ils puissent être commandés indépendamment l'un de l'autre ou les uns des autres. Cela permet également de réaliser soit des transistors superposés de même type, par exemple nFET ou pFET, soit des transistors de types opposés, c'est-à-dire par exemple nFET et pFET. Les dimensions et/ou les matériaux et/ou les dopages des éléments (canal, régions de source et de drain, etc.) de chaque transistor peuvent notamment être différents d'un transistor à l'autre.
Les transistors superposés peuvent également être réalisés avec des géométries différentes, ce qui peut leur conférer des caractéristiques électriques différentes.
Ce procédé a également pour avantage de permettre d'intégrer les transistors sur le substrat avec une forte densité, à la fois verticalement (selon une direction d'empilement des transistors qui est perpendiculaire à la face du substrat sur laquelle les transistors sont réalisés) et horizontalement (selon une direction parallèle à la face du substrat sur laquelle les transistors sont réalisés les uns à côté des autres).
Ce procédé peut être mis en œuvre pour former plus de deux transistors superposés. De plus, le canal du premier transistor peut être formé par la portion restante du premier nanofil ou par les portions restantes de plusieurs premiers nanofils, par exemple les portions restantes de deux ou trois premiers nanofils. De même, le canal du deuxième transistor peut être formé par la portion restante du deuxième nanofil ou par les portions restantes de plusieurs deuxièmes nanofils, par exemple les portions restantes de deux ou trois deuxièmes nanofils.
Le terme « nanofil » désigne ici une portion de forme allongée dont les dimensions perpendiculaires à la plus grande dimension, appelée « longueur», de cette portion sont inférieures à environ 1 pm, c'est-à-dire sont nanométriques.
L'empilement de nanofils est tel que les nanofils comportent leur plus grande dimension orientée sensiblement parallèlement à la face du substrat sur laquelle l'empilement de nanofils est réalisé.
Chacun des nanofils peut avoir une section, dans un plan perpendiculaire à sa longueur, de forme sensiblement circulaire ou ovale ou polygonale, par exemple rectangulaire ou carrée. Le diamètre ou la dimension d'un côté de cette section est donc nanométrique.
L'expression « régions de source et de drain » est utilisée ici et dans tout le reste du document pour désigner les régions formant chacune soit la source soit le drain du transistor auquel ces régions appartiennent.
Les deuxièmes régions de source et de drain sont ici disposées directement contre les extrémités de la portion restante du deuxième nanofil, et les premières régions de source et de drain sont ici disposées directement contre les extrémités de la portion restante du premier nanofil.
Le procédé peut être tel que :
- au moins un troisième des nanofils est disposé entre le deuxième nanofil et le substrat ;
- au moins un quatrième des nanofils est disposé entre les premier et deuxième nanofils ;
- les troisième et quatrième nanofils comportent un deuxième semiconducteur apte à être gravé sélectivement vis-à-vis d'un premier semi-conducteur des premier et deuxième nanofils ;
- lors de la gravure du deuxième nanofil, les troisième et quatrième nanofils sont également gravés tels que des portions restantes des troisième et quatrième nanofils aient chacune une longueur sensiblement égale à celle de la portion restante du deuxième nanofil.
A l'issue de la gravure des deuxième, troisième et quatrième nanofils, des faces latérales des extrémités des troisième et quatrième nanofils peuvent être alignées avec des faces latérales des extrémités du deuxième nanofil.
Le quatrième nanofil peut servir de surface d'arrêt lors de la gravure du premier nanofil.
Le procédé peut comporter en outre, entre la réalisation de l'empilement de nanofils et la gravure du premier nanofil, la réalisation d'au moins une grille factice et de premiers espaceurs diélectriques externes entre lesquels est disposée la grille factice, recouvrant une partie de l'empilement dont font partie les portions restantes des premier et deuxième nanofils et formant un masque de gravure lors de la gravure du premier nanofil.
Dans ce cas, le procédé peut comporter en outre, entre la gravure du premier nanofil et la gravure du deuxième nanofil, la réalisation de deuxièmes espaceurs diélectriques externes entre lesquels sont disposés la grille factice, les premiers espaceurs diélectriques externes et la portion restante du premier nanofil, recouvrant une partie de l'empilement dont fait partie la portion restante du deuxième nanofil, et dans lequel :
- la grille factice et les premiers et deuxièmes espaceurs diélectriques externes forment ensemble un masque de gravure lors de la gravure du deuxième nanofil ;
- au moins une partie des deuxièmes espaceurs diélectriques externes recouvrant des faces latérales des extrémités de la portion restante du premier nanofil est supprimée entre la réalisation des deuxièmes régions de source et de drain et la réalisation des premières régions de source et de drain.
Le procédé peut comporter en outre, après la réalisation des premières régions de source et de drain :
- suppression de la grille factice et des portions restantes des troisième et quatrième nanofils ;
- réalisation d'une grille autour des portions restantes des premier et deuxième nanofils.
La grille ainsi réalisée est commune aux premier et deuxième transistors superposés.
Les premier et deuxième transistors réalisés peuvent être de type MOSFET ou SET. Toutefois, de manière générale, les premier et deuxième transistors peuvent être de type FET ou de type autre que MOSFET, par exemple GAAFET.
De manière avantageuse, les premier et deuxième nanofils peuvent comporter du silicium, et les troisième et quatrième nanofils peuvent comporter du SiGe.
Le procédé peut être tel que :
- l'empilement de nanofils comporte en outre au moins un cinquième nanofil disposé entre les premier et quatrième nanofils et comprenant le premier semiconducteur ;
- lors de la gravure du premier nanofil, le cinquième nanofil est également gravé tel qu'une portion restante du cinquième nanofil ait une longueur sensiblement égale à celle de la portion restante du premier nanofil.
Ce cinquième nanofil permet de former une région d'espacement entre les canaux des premier et deuxième transistors permettant de réduire les contraintes de mise en œuvre de certaines étapes du procédé, comme par exemple lors de la réalisation d'espaceurs ou pour la réalisation d'une couche diélectrique d'encapsulation.
Le procédé peut être tel que :
- l'empilement de nanofils comporte en outre au moins un sixième nanofil disposé entre les premier et quatrième nanofils et comprenant le deuxième semiconducteur ;
- lors de la gravure du premier nanofil, le sixième nanofil est également gravé tel qu'une portion restante du sixième nanofil ait une longueur sensiblement égale à celle de la portion restante du premier nanofil ;
et le procédé peut comporter en outre, entre la gravure des premier et sixième nanofils et la gravure des deuxième, troisième et quatrième nanofils, une gravure d'extrémités de la portion restante du sixième nanofil, formant des premières cavités entre les extrémités des premier et quatrième nanofils, puis la réalisation de premiers espaceurs diélectriques internes dans les premières cavités.
Le procédé peut comporter en outre, entre la gravure des deuxième, troisième et quatrième nanofils et la réalisation des deuxièmes régions de source et de drain, une gravure d'extrémités des portions restantes des troisième et quatrième nanofils, formant des deuxièmes cavités autour des extrémités du deuxième nanofil, puis la réalisation de deuxièmes espaceurs diélectriques internes dans les deuxièmes cavités.
Ainsi, avec ce procédé, les espaceurs diélectriques internes peuvent être réalisés de manière indépendante pour chacun des transistors, ce qui permet d'avoir par exemple des dimensions et/ou des matériaux différents pour ces espaceurs diélectriques internes d'un transistor à l'autre. Les espaceurs diélectriques internes permettent de réduire, au sein d'un transistor, les capacités entre les régions de source et de drain et la grille grâce à la séparation physique formée entre ces éléments par les espaceurs diélectriques internes.
Les premières et deuxièmes régions de source et de drain peuvent être réalisées avantageusement par épitaxie depuis des faces latérales des extrémités des premier et deuxième nanofils.
Le procédé peut comporter en outre, entre la réalisation des deuxièmes régions de source et de drain et la réalisation des premières régions de source et de drain, un dépôt d'une première couche diélectrique d'encapsulation recouvrant au moins les deuxièmes régions de source et de drain, les premières régions de source et de drain étant réalisées au moins en partie sur la première couche diélectrique d'encapsulation.
Le procédé peut comporter en outre, après la réalisation des premières régions de source et de drain, la réalisation de contacts électriques reliés électriquement à chacune des premières et deuxièmes régions de source et de drain et tels qu'au moins deux des contacts électriques soit chacun relié à une seule des premières et deuxièmes régions de source et de drain. Ainsi, dans une configuration avantageuse, il est possible d'avoir un premier contact électrique relié aux régions des sources des deux transistors (les deux transistors sont donc reliés l'un à l'autre en source commune), un deuxième contact électrique relié à la région de drain du premier transistor, et un troisième contact électrique (distinct et isolé électriquement du deuxième contact électrique) relié à la région de drain du deuxième transistor.
Selon un exemple de réalisation particulier, l'empilement de nanofils peut être réalisé tel que les nanofils aient des largeurs différentes, et notamment que le premier nanofil ait une largeur différente de celle du deuxième nanofil. La largeur du premier nanofil peut être inférieure à celle du deuxième nanofil.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
- les figures 1 à 12B représentent les étapes d'un procédé de réalisation de transistors superposés, objet de la présente invention, selon un mode de réalisation particulier,
- la figure 13 représente des transistors superposés obtenus par la mise en œuvre d'un procédé de réalisation, objet de la présente invention, selon une variante de réalisation.
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Les figures 1 à 12B représentent les étapes mises en œuvre pour la réalisation de transistors 100 superposés, selon un mode de réalisation particulier. Dans ce mode de réalisation particulier décrit ici, deux transistors FET, référencés 100.1 et 100.2, sont réalisés.
Les transistors 100 sont réalisés à partir d'un empilement de couches de deux matériaux semi-conducteurs cristallins différents formées sur un substrat 102. Dans le mode de réalisation particulier décrit ici, le substrat 102 correspond à un substrat massif, ou «bulk», de semi-conducteur, par exemple de silicium, sur lequel est disposé l'empilement comprenant des premières et deuxièmes couches formées des deux matériaux semi-conducteurs différents et disposées de manière alternée les unes audessus des autres.
Dans le mode de réalisation particulier décrit ici, l'empilement comporte par exemple au moins trois premières couches d'un premier matériau semi-conducteur, chacune de ces premières couches étant disposée entre deux deuxièmes couches d'un deuxième matériau semi-conducteur différent du premier matériau semi-conducteur.
En outre, le deuxième matériau semi-conducteur est apte à être gravé sélectivement par rapport au premier matériau semi-conducteur, ainsi que par rapport aux matériaux des espaceurs externes (et éventuellement des espaceurs internes) qui seront réalisés ultérieurement.
Les premiers et deuxièmes matériaux semi-conducteurs sont ici cristallins et formés par épitaxie sur le substrat 102. Dans l'exemple décrit ici, le substrat 102 et les premières couches comportent du silicium, et les deuxièmes couches comportent du SiGe avec une proportion de germanium par exemple comprise entre environ 20 % (Sio.sGeoy) et 50 % (Sio,5Geo,s).
En variante, le substrat utilisé peut correspondre à un substrat de type semi-conducteur sur isolant, par exemple SOI (silicium sur isolant), avec dans ce cas la couche superficielle, ou couche mince, du substrat SOI qui peut former l'une des deuxièmes couches de l'empilement. Dans le premier mode de réalisation décrit ici dans lequel les deuxièmes couches comportent du SiGe, un substrat de type SiGeOI peut être utilisé, ce substrat SiGeOI pouvant être réalisé à partir d'un substrat SOI.
Chacune des premières et deuxièmes couches a par exemple une épaisseur comprise entre environ 5 nm et 9 nm. Ces épaisseurs dépendent notamment des épaisseurs (par exemple diamètres) souhaitées pour les canaux des transistors 100 ainsi que des espacements souhaités autour de ces canaux.
L'empilement de couches comprenant les premières et deuxièmes couches est gravé sous la forme de nanofils, ou portions allongées, tels que représentés sur la figure 1 et formant un empilement 104 de nanofils disposé sur le substrat 102.
Un premier nanofil 106.1, issu d'une des premières couches comprenant le premier semi-conducteur, est destiné à être utilisé pour former le canal du premier transistor 100.1. Un deuxième nanofil 106.2, également issu d'une des premières couches comprenant le premier semi-conducteur, est destiné à être utilisé pour former le canal du deuxième transistor 100.2. Du fait que le premier transistor 100.1 est destiné à être disposé au-dessus du deuxième transistor 100.2, c'est-à-dire tel que le deuxième transistor 100.2 soit disposé entre le substrat 102 et le premier transistor 100.1, le deuxième nanofil 106.2 est disposé entre le substrat 106 et le premier nanofil 106.1.
Le deuxième nanofil 106.2 est disposé entre un troisième nanofil 106.3 et un quatrième nanofils 106.4 chacun issu d'une des deuxièmes couches comprenant le deuxième semi-conducteur. Le troisième nanofil 106.3 est disposé entre le substrat 102 et le quatrième nanofil 106.4. Les troisième et quatrième nanofils seront utilisés par la suite pour former la grille tout autour du canal du deuxième transistor 100.2.
L'empilement 104 comporte en outre un cinquième nanofil 106.5, issu d'une des premières couches comprenant le premier semi-conducteur, et un sixième nanofil 106.6, issu d'une des deuxièmes couches comprenant le deuxième semiconducteur, qui serviront par la suite pour former une région d'espacement entre les premier et deuxième transistors 100.1, 100.2. Les cinquième et sixième nanofils 106.5,
106.6 sont disposés entre les premier et quatrième nanofils 106.1,106.4.
Enfin, l'empilement 104 comporte un septième nanofil 106.7 se trouvant au sommet de l'empilement et recouvrant le premier nanofil 106.1.
En variante, l'empilement 104 peut comporter un nombre différent de nanofils, ce nombre de nanofils dépendant notamment du nombre de transistors superposés réalisés, du nombre de nanofils utilisés pour former le canal de chacun des transistors, éventuellement de l'espacement souhaité entre les transistors, etc. Le nombre de nanofils formant chacune des régions de canal des transistors est indépendant du nombre de nanofils formant les régions de canal des autres transistors.
De plus, dans le mode de réalisation particulier décrit ici, l'empilement initial des couches de semi-conducteur correspond à un empilement de couches de deux matériaux semi-conducteurs disposées de manière alternée les unes sur les autres. En variante, il est possible que l'empilement soit formé de couches comprenant plus de deux matériaux différents.
Il est également possible que l'épaisseur (dimension selon l'axe Z, c'està-dire selon la direction sensiblement perpendiculaire à la face du substrat 102 sur laquelle se trouve l'empilement 104) des nanofils soit similaire ou non d'un nanofil à l'autre. Dans une variante de réalisation, le cinquième nanofil 106.5 formant la séparation entre les deux transistors 100.1 et 100.2 peut avoir une épaisseur supérieure à celle des autres nanofils, par exemple supérieure à celle des premier et deuxième nanofils 106.1, 106.2, afin d'obtenir la distance souhaitée entre les transistors 100.
La largeur de l'empilement 104, qui correspond à la dimension sensiblement parallèle à l'axe Y visible sur la figure 1, est ici égale à la largeur souhaitée des nanofils destinés à former les canaux des transistors (ici les premier et deuxième nanofils
106.1 et 106.2), et donc égale à la largeur souhaitée des canaux des transistors 100.
Une grille factice 110 est ensuite réalisée, par exemple par lithographie et gravure, sur l'empilement 104, à un emplacement destiné à la réalisation de la future grille des transistors 100. La grille factice 110 est formée sur une partie de l'empilement 104 incluant notamment une partie du premier nanofil 106.1 destinée à former le canal du premier transistor 100.1. La grille factice 110 recouvre également des flancs latéraux de cette partie de l'empilement 104 (au niveau des faces de l'empilement 104 parallèles au plan (X,Z)).
Comme représenté sur la figure 2, des premiers espaceurs diélectriques externes 112 sont ensuite réalisés, par exemple par dépôt et gravure, sur l'empilement 104, la grille factice 110 étant disposée entre ces premiers espaceurs diélectriques externes 112. Ces premiers espaceurs diélectriques externes 112 recouvrent des parties de l'empilement 104 incluant notamment des parties du premier nanofil 106.1 destinées à former des régions d'extension de source et de drain du premier transistor 100.1. La longueur, ou profondeur, de ces premiers espaceurs diélectriques externes 112 (dimension parallèle à l'axe X représenté sur la figure 2) est par exemple comprise entre environ 3 nm et 8 nm. Les premiers espaceurs diélectriques externes 112 sont destinés à isoler les grilles (qui seront réalisées à une étape ultérieure du procédé) vis-à-vis des régions de source et drain des transistors 100. La figure 3 représente une vue en coupe parallèle au plan (X,Z) de la structure obtenue à ce stade du procédé.
La grille factice 110 comporte par exemple du silicium amorphe ou polycristallin, et les premiers espaceurs diélectriques externes 112 comportent par exemple du Si N et/ou du S13N4 et/ou du SiBCN.
Les parties de l'empilement 104 non recouvertes par la grille factice 110 et par les premiers espaceurs diélectriques externes 112 sont ensuite gravées partiellement, sur une partie seulement de la hauteur de l'empilement 104 (voir la figure 4). Cette partie de l'empilement 104 gravée correspond à une partie supérieure de l'empilement 104, du côté opposé à celui où se trouve le substrat 102. Dans l'exemple de réalisation décrit ici, les premier, cinquième, sixième et septième nanofils 106.1, 106.5,
106.6 et 106.7 sont gravés selon le motif du masque de gravure formé par la grille factice 110 et les premiers espaceurs diélectriques externes 112. Le deuxième nanofil 106.2 et les troisième et quatrième nanofils 106.3,106.4 ne sont pas gravés, ou peu gravés (le matériau du quatrième nanofil 106.4 pouvant servir de couche d'arrêt de gravure). Plus généralement, les nanofils destinés à former des parties du premier transistor 100.1 et le ou les nanofils destinés à former la région d'espacement entre les premier et deuxième transistors 100.1, 100.2 sont gravés lors de cette étape de gravure, contrairement au(x) nanofil(s) destiné(s) à former des parties du deuxième transistor 100.2 qui ne sont pas impactés par cette gravure.
Une telle gravure peut correspondre à une gravure anisotrope mise en œuvre pendant une durée prédéfinie qui correspond au temps nécessaire pour graver les nanofils souhaités.
En variante, il est possible que la gravure soit mise en œuvre avec un équipement fournissant, sous la forme d'un retour d'information, la nature du matériau gravé. Cette information peut par exemple être obtenue par un contrôle de la nature des gaz rejetés lors de la gravure, ou par un contrôle optique (par exemple par spectroscopie) des gaz ambiants pendant la gravure. Dans ce cas, la durée de cette gravure peut ne pas être prédéfinie, et la gravure peut être stoppée lorsque l'équipement de gravure indique que la nature du matériau qui commence à être gravé correspond à celui sur lequel la gravure doit être stoppée, c'est-à-dire ici le quatrième nanofil 106.4 (en sachant le nombre de nanofils différents qui ont été précédemment gravés).
Selon une autre variante, du fait que les nanofils 106 comportent des matériaux pouvant être gravés sélectivement l'un par rapport à l'autre (comme c'est le cas ici entre le silicium et le SiGe), il est possible de graver successivement chacun des nanofils 106 souhaités avec un agent de gravure supprimant sélectivement le matériau à graver, par exemple de manière à arrêter la gravure du silicium après le retrait du SiGe et inversement. Une solution de HCl peut être utilisée, par exemple pour une gravure sélective du SiGe vis-à-vis du silicium.
Au moins une partie d'une portion restante 116.1 du premier nanofil
106.1 obtenue à l'issue de cette gravure est destinée à former le canal du premier transistor 100.1. Cette portion restante 116.1 est interposée entre deux portions restantes 116.6 et
116.7 des sixième et septième nanofils 106.6 et 106.7.
Une portion restante 116.5 du cinquième nanofil 106.5 est destinée à former une zone de séparation entre les canaux des transistors 100.1,100.2. Cette portion 116.5 est disposée entre la portion restante 116.6 du sixième nanofil 106.6 et le quatrième nanofil 106.4 se trouvant dans la partie non gravée de l'empilement 104.
Les portions restantes 116.1, 116.5, 116.6 et 116.7 ont chacune une forme correspondant à celle d'un nanofil de longueur inférieure à celle des nanofils 106 initiaux.
Des premières cavités peuvent être ensuite réalisées sous les premiers espaceurs externes 112 en gravant les extrémités des portions restantes 116.6 et 116.7 (quelques nanomètres selon la direction parallèle à la longueur de ces portions, ici parallèle à l'axe X, par exemple entre environ 3 nm et 8 nm). La profondeur de ces premières cavités peut être égale ou différente de la longueur des premiers espaceurs externes 112. Des premiers espaceurs diélectriques internes 118 peuvent ensuite être réalisés dans ces premières cavités, en déposant un matériau diélectrique dans ces premières cavités (voir la figure 5). Les premiers espaceurs diélectriques internes 118 comportent par exemple du SiN et/ou au moins un matériau diélectrique à faible permittivité (matériau dit « Low-k ») comme par exemple du SiBCN. L'excédent de matériau diélectrique déposé se trouvant en dehors des premières cavités peut être supprimé en utilisant par exemple de l'acide ortho phosphorique H3PO4.
Selon une variante de réalisation, il est possible de ne pas réaliser les premiers espaceurs diélectriques internes 118 et de conserver les portions 116.6 et 116.7 de longueur similaire à celle des portions 116.1 et 116.5. De plus, les premiers espaceurs diélectriques internes 118 réalisés au niveau de la portion 116.6 peuvent être similaires ou non (dimensions, matériaux, etc.) à ceux réalisés au niveau de la portion 116.7.
La partie supérieure de la structure, c'est-à-dire l'ensemble formé des portions 116.1,116.5,116.6,116.7, des premiers espaceurs diélectriques internes 118 ainsi que des parties de la grille factice 110 et des premiers espaceurs diélectriques externes 112 formées autour de ces éléments, est ensuite isolée en formant des deuxièmes espaceurs diélectriques externes 120 autour de cette partie supérieure de la structure (voir la figure 5). Ces deuxièmes espaceurs diélectriques externes 120 sont par exemple réalisés par dépôt et gravure anisotrope. Ces deuxièmes espaceurs diélectriques externes 120 recouvrent des parties de l'empilement 104 qui sont destinées à ne pas être gravées lors de l'étape ultérieure de gravure (décrite en lien avec la figure 6). Ces deuxièmes espaceurs diélectriques externes 120 recouvrent des parties de l'empilement 104 incluant notamment des parties de la portion restante 116.2 destinées à former des régions d'extension de source et de drain du deuxième transistor 100.2. La longueur, ou profondeur, de ces deuxièmes espaceurs diélectriques externes 120 (dimension parallèle à l'axe X représenté sur la figure 5) est par exemple comprise entre environ 3 nm et 8 nm.
Les deuxièmes espaceurs diélectriques externes 120 comportent par exemple du Si N et/ou du S13N4 et/ou du SiBCN. Afin d'avoir une sélectivité de gravure entre le matériau des deuxièmes espaceurs diélectriques externes 120 et celui des premiers espaceurs diélectriques externes 112 (étape de gravure décrite plus loin en lien avec la figure 9), les premiers espaceurs diélectriques externes 112 peuvent comporter du SiBCN et les deuxièmes espaceurs diélectriques externes 120 peuvent comporter du Si N.
Comme représenté sur la figure 6, les parties restantes de l'empilement 104 non recouvertes par les deuxièmes espaceurs diélectriques externes 120 ainsi que par les premiers espaceurs diélectriques externes 112 et par la grille factice 110 sont ensuite gravées, avec arrêt sur le substrat 102. Au moins une partie d'une portion restante 116.2 du deuxième nanofil 106.2 obtenue à l'issue de cette gravure est destinée à former le canal du deuxième transistor 100.2. Cette portion restante 116.2 est interposée entre deux portions restantes 116.3 et 116.4 des troisième et quatrième nanofils 106.3 et 106.4.
Des deuxièmes cavités peuvent être ensuite réalisées sous les deuxièmes espaceurs diélectriques externes 120 en gravant les extrémités des portions restantes 116.3 et 116.4 (quelques nanomètres selon la direction parallèle à la longueur de ces portions, ici parallèle à l'axe X, par exemple entre environ 3 nm et 8 nm). La profondeur de ces deuxièmes cavités peut être égale ou différente de la longueur des deuxièmes espaceurs diélectriques externes 120. Des deuxièmes espaceurs diélectriques internes 126 peuvent ensuite être réalisés dans ces deuxièmes cavités, en déposant un matériau diélectrique, par exemple du SiN et/ou du SiBCN, dans ces deuxièmes cavités (voir la figure 7). L'excédent de matériau diélectrique déposé se trouvant en dehors des deuxièmes cavités peut être supprimé en utilisant par exemple de l'acide ortho phosphorique H3PO4.
Selon une variante de réalisation, il est possible de ne pas réaliser les deuxièmes espaceurs diélectriques internes 126 et de conserver les portions 116.3 et 116.4 de longueur similaire à celle de la deuxième portion 116.2.
Comme représenté sur la figure 8, des deuxièmes régions de source et de drain 128 du deuxième transistor 100.2 sont réalisées par épitaxie depuis les extrémités de la deuxième portion 116.2 formant les régions d'extension de source et de drain du deuxième transistor 100.2 (et éventuellement depuis la face supérieure du substrat 102 si la surface exposée comporte du semi-conducteur cristallin). Le semi-conducteur des deuxièmes régions de source et de drain 128 est par exemple dopé in-situ, c'est-à-dire dopé lors de la réalisation dans l'équipement de dépôt. Le type de dopant ainsi que le type de semi-conducteur réalisé dépendent du type du deuxième transistor 100.2. Ainsi, si ce transistor 100.2 est de type nMOS, le semi-conducteur formé par épitaxie pour la réalisation des deuxièmes régions de source et de drain 128 peut correspondre à du silicium dopé avec du phosphore. Si le transistor 100.2 est de type pMOS, le semiconducteur formé par épitaxie pour la réalisation des deuxièmes régions de source et de drain 128 peut correspondre à du SiGe dopé avec du bore.
Une première couche diélectrique d'encapsulation 130 est ensuite formée en recouvrant au moins les deuxièmes régions de source et de drain 128 afin de protéger ces régions vis-à-vis des étapes mises en œuvre ultérieurement. Cette première couche diélectrique d'encapsulation 130 correspond par exemple à une couche d'oxyde déposée de manière conforme puis gravée partiellement de manière à ce que la face supérieure de la partie conservée de cette couche forme une surface d'arrêt de gravure.
Les deuxièmes espaceurs diélectriques externes 120 sont ensuite gravés partiellement jusqu'à la surface d'arrêt formée par la première couche diélectrique d'encapsulation 130. L'agent de gravure utilisé est tel que les deuxièmes espaceurs diélectriques externes 120 sont gravés sélectivement vis-à-vis des premiers espaceurs diélectriques externes 112. Cette gravure révèle les faces latérales de la portion restante
116.1 à partir desquelles une épitaxie est mise en œuvre pour former des premières régions de source et de drain 132 du premier transistor 100.1, c'est-à-dire celui dont la région de canal est formée par la portion restante 116.1 (voir la figure 9).
Comme pour les deuxièmes régions de source et de drain 128, la nature du matériau semi-conducteur formé par croissance ainsi que le dopage de ce matériau formant les premières régions de source et de drain 132 sont choisis notamment en fonction du type N ou P du premier transistor 100.1.
Comme représenté sur la figure 10, les deuxièmes régions de source et de drain 132 sont recouvertes par une deuxième couche diélectrique d'encapsulation 134, par exemple similaire à la première couche diélectrique d'encapsulation 130. La grille factice 110 ainsi que les portions restantes 116.3,116.4,116.6 et 116.7, qui correspondent aux portions restantes de SiGe, sont ensuite supprimées. L'espace libéré par la suppression de la grille factice 110 et des portions restantes 116.3, 116.4, 116.6 et 116.7 est ensuite rempli par des matériaux formant les grilles des transistors 100.1 et 100.2. Ces grilles sont par exemple formées par un premier dépôt conforme d'un premier matériau diélectrique, par exemple du S1O2, avec une épaisseur par exemple inférieure ou égale à environ 1 nm, recouvrant notamment les parties des portions semi-conductrices 116.1, 116.2 et 116.5 (qui correspondent aux portions restantes de silicium ayant résisté lors de la précédente gravure) accessibles depuis l'espace libéré, d'un deuxième dépôt conforme d'un deuxième matériau diélectrique, par exemple un diélectrique de type « High-k », ou à forte permittivité (c'est-à-dire supérieure à celle du S1O2) et formant ensemble un diélectrique de grille. Un matériau électriquement conducteur, par exemple métallique et correspondant par exemple à du TiN, est ensuite déposé en remplissant l'espace restant pour former les grilles 136 des transistors 100.1,100.2. Une troisième couche diélectrique d'encapsulation 138 peut être déposée pour recouvrir l'ensemble de la structure réalisée (figure 11).
Comme représenté sur les figures 12A et 12B, des contacts électriques reliés aux électrodes des transistors 100.1,100.2 sont ensuite réalisés à travers les couches diélectriques d'encapsulation 138,134,130. Sur ces figures, un premier contact électrique 140 est formé à travers la troisième couche diélectrique d'encapsulation 138 et est relié électriquement aux grilles 136 des transistors 100.1,100.2. Un deuxième contact électrique 142 est formé à travers les couches diélectriques d'encapsulation 138, 134 et 130 et est relié électriquement à l'une des premières régions de source et de drain 132 du premier transistor 100.1 ainsi qu'à l'une des deuxièmes régions de source et de drain 128 du deuxième transistor 100.2 qui correspondent toutes les deux aux régions de source de ces transistors (ces deux transistors étant donc relié électriquement l'un à l'autre en source commune). Un troisième contact électrique 144 est formé à travers les couches diélectriques d'encapsulation 138, 134 et est relié à l'autre des régions de source et de drain 132 du premier transistor 100.1 qui correspond à la région de drain de ce transistor. Un quatrième contact électrique 146, distinct du troisième contact électrique 144, traversent les couches diélectriques d'encapsulation 130,134,138 et est relié à l'autre des deuxièmes régions de source et de drain 128 du deuxième transistor 100.2 qui correspond à la région de drain de ce transistor, sans être en contact électriquement avec la région de drain du premier transistor 100.1.
Le fait que les contacts de drain 144,146 des deux transistors 100.1,100.2 soient distincts est possible du fait que les deux transistors comportent leur régions de source et de drain 128, 132 qui sont décalées les unes des autres dans un plan parallèle à la face du substrat 102 sur laquelle les transistors sont réalisés (plan perpendiculaire à la direction principale selon laquelle s'étendent les contacts 144, 146), et également disposées à des profondeurs différentes (distances différentes vis-à-vis du substrat 102).
Les contacts électriques 140, 142, 144 et 146 sont réalisés par exemple par la mise en œuvre d'étapes commune de lithographie, gravure et dépôt de matériau électriquement conducteur, par exemple métallique. Des détails de réalisation de tels contacts électriques sont décrits dans le document US 2009/294822 Al.
Chacun des premier et deuxième transistors 100.1, 100.2 peut être commandé indépendamment l'un de l'autre, de manière non simultanée du fait que le contact de grille 140 est commun aux deux transistors 100.1,100.2. Il est toutefois possible que les deux transistors 100.1,100.2 soit commandés simultanément, mais de manière non indépendante.
La portion restante 116.5 qui se trouve entre les portions 116.1 et 116.2 formant les canaux des deux transistors 100.1,100.2 n'a pas de rôle électrique mais forme une zone tampon, ou une région d'espacement, entre ces deux transistors. La hauteur de la couche initiale à partir de laquelle cette portion 116.5 est réalisée peut notamment être choisie en fonction de la hauteur de l'espacement souhaité entre les transistors. Cette zone d'espacement facilite notamment la formation des différents espaceurs.
Dans le mode de réalisation particulier précédemment décrit, le semiconducteur de la portion 116.5 est similaire à celui des portions 116.1, 116.2 formant les canaux des transistors. Toutefois, il est possible que cette portion 116.5 comporte un matériau cristallin différent des autres semi-conducteurs de l'empilement 104, comme par exemple du silicium dopé ou du SiGe avec une concentration en germanium différente, par exemple supérieure, à celle du SiGe des autres couches de SiGe de l'empilement 104. Ainsi, au cours d'une étape du procédé où le semi-conducteur de cette portion est accessible, il est possible de réaliser une oxydation sélective de ce semi-conducteur, ce qui permet de former une couche tampon ou couche d'espacement comprenant de l'oxyde de semiconducteur formant une meilleure isolation vis-à-vis des courants électriques.
En variante, il est possible de ne pas avoir cette portion 116.5 servant de zone d'espacement entre les deux transistors.
Les premier et deuxième transistors 100.1,100.2 peuvent être de même type ou bien être de types différents.
Dans le mode de réalisation particulier précédemment décrit, les premier et deuxième transistors 100.1, 100.2 ont des géométries similaires (hormis les longueurs des canaux qui sont différentes). En variante, le procédé précédemment décrit peut être mis en œuvre afin que la géométrie du premier transistor 100.1 soit différente de celle du deuxième transistor 100.2, afin de conférer des caractéristiques électriques différentes à ces deux transistors.
Par exemple, lors de la gravure de l'empilement initial pour former l'empilement 104, le procédé de gravure peut être ajusté afin de former un empilement 104 de forme trapézoïdale. Les transistors 100 obtenus à l'issue du procédé ont donc des canaux formés par des portions semi-conductrices 116.1, 116.2 de largeurs différentes, comme cela est visible sur la figure 13 qui représente une vue en coupe de tels transistors 100.1,100.2. A titre d'exemple, la largeur de la portion 116.2 formant le canal du deuxième transistor 100.2 peut être égale à environ 40 nm, et celle de la portion 116.1 formant le canal du premier transistor 100.1 peut être égale à environ 20 nm.
Le procédé de réalisation des transistors 100 décrit ci-dessus peut être mis en œuvre pour la réalisation de transistors 100 de type autre que FET, comme par exemple la réalisation de transistors SET.

Claims (14)

1. Procédé de réalisation d'au moins un premier et un deuxième transistors (100.1,100.2) superposés, comportant au moins :
- réalisation, sur un substrat (102), d'un empilement (104) de plusieurs nanofils (106.1 - 106.7) de semi-conducteur ;
- gravure d'au moins un premier des nanofils (106.1) telle qu'au moins une partie d'une portion restante (116.1) du premier nanofil (106.1) soit destinée à former un canal du premier transistor (100.1) ;
- gravure d'au moins un deuxième des nanofils (106.2) disposé entre le substrat (102) et le premier nanofil (106.1), telle qu'au moins une partie d'une portion restante (116.2) du deuxième nanofil (106.2) soit destinée à former un canal du deuxième transistor (100.2) et ait une longueur supérieure à celle de la portion restante (116.1) du premier nanofil (106.1) ;
- réalisation de régions de source et de drain, appelées deuxièmes régions de source et de drain (128), en contact avec des extrémités de la portion restante (116.2) du deuxième nanofil (106.2) ;
- réalisation de premières régions de source et de drain (132) en contact avec des extrémités de la portion restante (116.1) du premier nanofil (106.1).
2. Procédé selon la revendication 1, dans lequel :
- au moins un troisième des nanofils (106.3) est disposé entre le deuxième nanofil (106.2) et le substrat (102) ;
- au moins un quatrième des nanofils (106.4) est disposé entre les premier et deuxième nanofils (106.1,106.2) ;
- les troisième et quatrième nanofils (106.3, 106.4) comportent un deuxième semi-conducteur apte à être gravé sélectivement vis-à-vis d'un premier semiconducteur des premier et deuxième nanofils (106.1,106.2) ;
- lors de la gravure du deuxième nanofil (106.2), les troisième et quatrième nanofils (106.3, 106.4) sont également gravés tels que des portions restantes (116.3, 116.4) des troisième et quatrième nanofils (106.3, 106.4) aient chacune une longueur sensiblement égale à celle de la portion restante (116.2) du deuxième nanofil (106.2).
3. Procédé selon la revendication 2, comportant en outre, entre la réalisation de l'empilement (104) de nanofils (106.1 - 106.7) et la gravure du premier nanofil (106.1), la réalisation d'au moins une grille factice (110) et de premiers espaceurs diélectriques externes (112) entre lesquels est disposée la grille factice (110), recouvrant une partie de l'empilement (104) dont font partie les portions restantes (116.1,116.2) des premier et deuxième nanofils (106.1, 106.2) et formant un masque de gravure lors de la gravure du premier nanofil (106.1).
4. Procédé selon la revendication 3, comportant en outre, entre la gravure du premier nanofil (106.1) et la gravure du deuxième nanofil (106.2), la réalisation de deuxièmes espaceurs diélectriques externes (120) entre lesquels sont disposés la grille factice (110), les premiers espaceurs diélectriques externes (112) et la portion restante (116.1) du premier nanofil (106.1), recouvrant une partie de l'empilement (104) dont fait partie la portion restante (116.2) du deuxième nanofil (106.2), et dans lequel :
- la grille factice (110) et les premiers et deuxièmes espaceurs diélectriques externes (112, 120) forment ensemble un masque de gravure lors de la gravure du deuxième nanofil (106.2) ;
- au moins une partie des deuxièmes espaceurs diélectriques externes (120) recouvrant des faces latérales des extrémités de la portion restante (116.1) du premier nanofil (106.1) est supprimée entre la réalisation des deuxièmes régions de source et de drain (128) et la réalisation des premières régions de source et de drain (132).
5. Procédé selon l'une des revendications 3 et 4, comportant en outre, après la réalisation des premières régions de source et de drain (132) :
- suppression de la grille factice (110) et des portions restantes (116.3,
116.4) des troisième et quatrième nanofils (106.3,106.4) ;
- réalisation d'une grille (136) autour des portions restantes (116.1, 116.2) des premier et deuxième nanofils (106.1,106.2).
6. Procédé selon la revendication 5, dans lequel les premier et deuxième transistors (100.1,100.2) réalisés sont de type MOSFET ou SET.
7. Procédé selon l'une des revendications 2 à 6, dans lequel les premier et deuxième nanofils (106.1, 106.2) comportent du silicium, et dans lequel les troisième et quatrième nanofils (106.3,106.4) comportent du SiGe.
8. Procédé selon l'une des revendications 2 à 7, dans lequel :
- l'empilement (104) de nanofils (106.1 - 106.7) comporte en outre au moins un cinquième nanofil (106.5) disposé entre les premier et quatrième nanofils (106.1,
106.4) et comprenant le premier semi-conducteur ;
- lors de la gravure du premier nanofil (106.1), le cinquième nanofil (106.5) est également gravé tel qu'une portion restante (116.5) du cinquième nanofil (106.5) ait une longueur sensiblement égale à celle de la portion restante (116.1) du premier nanofil (106.1).
9. Procédé selon l'une des revendications 2 à 8, dans lequel :
- l'empilement (104) de nanofils (106.1 - 106.7) comporte en outre au moins un sixième nanofil (106.6) disposé entre les premier et quatrième nanofils (106.1,
106.4) et comprenant le deuxième semi-conducteur ;
- lors de la gravure du premier nanofil (106.1), le sixième nanofil (106.6) est également gravé tel qu'une portion restante (116.6) du sixième nanofil (106.6) ait une longueur sensiblement égale à celle de la portion restante (116.1) du premier nanofil (106.1) ;
et comportant en outre, entre la gravure des premier et sixième nanofils (106.1,106.6) et la gravure des deuxième, troisième et quatrième nanofils (106.2 - 106.4), une gravure d'extrémités de la portion restante (116.6) du sixième nanofil (106.6), formant des premières cavités entre les extrémités des premier et quatrième nanofils (106.1,
106.4), puis la réalisation de premiers espaceurs diélectriques internes (118) dans les premières cavités.
10. Procédé selon l'une des revendications 2 à 9, comportant en outre, entre la gravure des deuxième, troisième et quatrième nanofils (106.2 - 106.4) et la réalisation des deuxièmes régions de source et de drain (128), une gravure d'extrémités des portions restantes (116.3, 116.4) des troisième et quatrième nanofils (106.3, 106.4), formant des deuxièmes cavités autour des extrémités du deuxième nanofil (106.2), puis la réalisation de deuxièmes espaceurs diélectriques internes (126) dans les deuxièmes cavités.
11. Procédé selon l'une des revendications précédentes, dans lequel les premières et deuxièmes régions de source et de drain (128,132) sont réalisées par épitaxie depuis des faces latérales des extrémités des premier et deuxième nanofils (106.1,106.2).
12. Procédé selon l'une des revendications précédentes, comportant en outre, entre la réalisation des deuxièmes régions de source et de drain (128) et la réalisation des premières régions de source et de drain (132), un dépôt d'une première couche diélectrique d'encapsulation (130) recouvrant au moins les deuxièmes régions de source et de drain (128), les premières régions de source et de drain (132) étant réalisées au moins en partie sur la première couche diélectrique d'encapsulation (130).
13. Procédé selon l'une des revendications précédentes, comportant en outre, après la réalisation des premières régions de source et de drain (132), la réalisation de contacts électriques (142, 144, 146) reliés électriquement à chacune des premières et deuxièmes régions de source et de drain (128,132) et tels qu'au moins deux des contacts électriques (144, 146) soit chacun relié à une seule des premières et deuxièmes régions de source et de drain (128,132).
14. Procédé selon l'une des revendications précédentes, dans lequel l'empilement (104) de nanofils (106.1 -106.7) est réalisé tel que les nanofils (106.1 -106.7) aient des largeurs différentes.
FR1858712A 2018-09-25 2018-09-25 Procede de realisation de transistors superposes Active FR3086456B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1858712A FR3086456B1 (fr) 2018-09-25 2018-09-25 Procede de realisation de transistors superposes
US16/580,396 US11081547B2 (en) 2018-09-25 2019-09-24 Method for making superimposed transistors
US17/362,369 US11515392B2 (en) 2018-09-25 2021-06-29 Semiconductor divice having a carbon containing insulation layer formed under the source/drain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1858712A FR3086456B1 (fr) 2018-09-25 2018-09-25 Procede de realisation de transistors superposes

Publications (2)

Publication Number Publication Date
FR3086456A1 true FR3086456A1 (fr) 2020-03-27
FR3086456B1 FR3086456B1 (fr) 2021-01-29

Family

ID=65494300

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1858712A Active FR3086456B1 (fr) 2018-09-25 2018-09-25 Procede de realisation de transistors superposes

Country Status (2)

Country Link
US (2) US11081547B2 (fr)
FR (1) FR3086456B1 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404325B2 (en) * 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
KR20210081679A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 장치
DE102020120432B4 (de) 2019-12-31 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungsstruktur und deren Herstellungsverfahren
US11393925B2 (en) * 2019-12-31 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with nanostructure
CN113539966A (zh) * 2020-04-14 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113629141B (zh) * 2020-05-06 2024-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11502167B2 (en) * 2020-10-02 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor device having stepped multi-stack transistor structure
US12009267B2 (en) * 2021-03-16 2024-06-11 Nxp B.V. Nanosheet device with different gate lengths in same stack
US12051697B2 (en) * 2021-04-19 2024-07-30 Samsung Electronics Co., Ltd. Integrated circuit devices including stacked gate structures with different dimensions
US11843001B2 (en) * 2021-05-14 2023-12-12 Samsung Electronics Co., Ltd. Devices including stacked nanosheet transistors
US11778803B2 (en) 2021-09-29 2023-10-03 Advanced Micro Devices, Inc. Cross FET SRAM cell layout
US11881393B2 (en) * 2021-09-29 2024-01-23 Advanced Micro Devices, Inc. Cross field effect transistor library cell architecture design
TW202329256A (zh) * 2021-10-21 2023-07-16 日商東京威力科創股份有限公司 半導體裝置的製造方法及半導體裝置
US20230178440A1 (en) * 2021-12-02 2023-06-08 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices including stacked transistors and integrated circuit devices formed by the same
US20230268390A1 (en) * 2022-02-23 2023-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294822A1 (en) 2008-06-02 2009-12-03 Commissariat A L'energie Atomique Circuit with transistors integrated in three dimensions and having a dynamically adjustable threshold voltage vt
US20150243733A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Semiconductor device including multiple nanowire transistor
US20170040321A1 (en) * 2015-08-06 2017-02-09 Imec Vzw Gate-all-around nanowire device and method for manufacturing such a device
US20170178971A1 (en) * 2015-12-22 2017-06-22 Imec Vzw Method for Manufacturing a Si-Based High-Mobility CMOS Device With Stacked Channel Layers, and Resulting Devices
US20170194431A1 (en) * 2016-01-05 2017-07-06 International Business Machines Corporation Stacked nanowire semiconductor device
US9837414B1 (en) * 2016-10-31 2017-12-05 International Business Machines Corporation Stacked complementary FETs featuring vertically stacked horizontal nanowires

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101270B2 (en) * 2017-06-29 2021-08-24 Intel Corporation Techniques and mechanisms for operation of stacked transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294822A1 (en) 2008-06-02 2009-12-03 Commissariat A L'energie Atomique Circuit with transistors integrated in three dimensions and having a dynamically adjustable threshold voltage vt
US20150243733A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Semiconductor device including multiple nanowire transistor
US20170040321A1 (en) * 2015-08-06 2017-02-09 Imec Vzw Gate-all-around nanowire device and method for manufacturing such a device
US20170178971A1 (en) * 2015-12-22 2017-06-22 Imec Vzw Method for Manufacturing a Si-Based High-Mobility CMOS Device With Stacked Channel Layers, and Resulting Devices
US20170194431A1 (en) * 2016-01-05 2017-07-06 International Business Machines Corporation Stacked nanowire semiconductor device
US9837414B1 (en) * 2016-10-31 2017-12-05 International Business Machines Corporation Stacked complementary FETs featuring vertically stacked horizontal nanowires

Also Published As

Publication number Publication date
US20200098859A1 (en) 2020-03-26
US11081547B2 (en) 2021-08-03
US11515392B2 (en) 2022-11-29
US20210328014A1 (en) 2021-10-21
FR3086456B1 (fr) 2021-01-29

Similar Documents

Publication Publication Date Title
FR3086456A1 (fr) Procede de realisation de transistors superposes
EP1869712B1 (fr) Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
FR3060840A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
EP1993138B1 (fr) Dispositif à transistor à canal contraint
FR3016237A1 (fr) Dispositif a nanofils de semi-conducteur partiellement entoures par une grille
FR3060839A1 (fr) Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
EP1889296A1 (fr) Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor
EP2654083A1 (fr) Procédé ameliore de réalisation d'une structure de transistor a nano-fils superposes et a grille enrobante
FR3090998A1 (fr) Architecture à transistors n et p superposes a structure de canal formee de nanofils
FR3043837A1 (fr) Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes
EP3502049B1 (fr) Procede de realisation d'un dispositif semi-conducteur comprenant une ou plusieurs nanostructures
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3057703B1 (fr) Procede de fabrication d’un transistor a effet de champ a grille enrobante
FR3005309A1 (fr) Transistors a nanofils et planaires cointegres sur substrat soi utbox
EP1690297B1 (fr) Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors
FR3073666B1 (fr) Procede de fabrication d'un transistor a effet de champ
FR2917896A1 (fr) Transistor a effet de champ a contacts electriques alternes.
FR3057702A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille enrobante
FR3089343A1 (fr) Procede de realisation d’un transistor fet
FR3057105A1 (fr) Dispositif a boite(s) quantique(s) comportant des dopants localises dans une couche semi-conductrice mince
EP4033540A1 (fr) Dispositif comprenant des grilles de commande électrostatique reparties sur deux faces opposées d'une portion de semiconducteur
EP3701567B1 (fr) Procede de fabrication d'un composant electronique a doubles boites quantiques
EP2567418B1 (fr) Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif
EP3038149A1 (fr) Procede de realisation d'un circuit integre en trois dimensions

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200327

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7