TWI389252B - 互連結構與其製造方法 - Google Patents

互連結構與其製造方法 Download PDF

Info

Publication number
TWI389252B
TWI389252B TW095112007A TW95112007A TWI389252B TW I389252 B TWI389252 B TW I389252B TW 095112007 A TW095112007 A TW 095112007A TW 95112007 A TW95112007 A TW 95112007A TW I389252 B TWI389252 B TW I389252B
Authority
TW
Taiwan
Prior art keywords
layer
trench
dielectric
forming
hard mask
Prior art date
Application number
TW095112007A
Other languages
English (en)
Other versions
TW200636917A (en
Inventor
Chih Chao Yang
Lawrence A Clevenger
Andrews P Cowley
Timothy J Dalton
Meeyoung H Yoon
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200636917A publication Critical patent/TW200636917A/zh
Application granted granted Critical
Publication of TWI389252B publication Critical patent/TWI389252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

互連結構與其製造方法
本發明有關於積體電路製造領域，更明確而言，是有關於一種互連結構與製造該互連結構的方法，以作為一積體電路中的層層線路。
先進積體電路係於互連或線路層中使用銅與其他冶金金屬，以提高該積體電路的效能。由於銅及其他冶金金屬可能會擴散至所有的層間介電層，因此在製造銅與其他金屬互連時，會於該等線路的底面與側壁上製造出導電性擴散阻障內襯層，以及於該等線路的頂面上製造出介電性之銅及其他金屬的擴散阻障覆蓋層。然而，曾發現到使用介電擴散阻障層的線路容易發生可靠度不良的問題。
因此，需要一種具擴散阻障覆蓋的改良互連結構。
本發明利用多個導電擴散阻障層來密封該些未被可作為擴散阻障層之導電內襯層或介電層所覆蓋住的鑲嵌(damascene)與雙鑲嵌(dual damascene)互連結構。該等覆蓋層(與該些作為擴散阻障層的導電內襯層與介電層)對於該核心電性導體或鑲嵌或雙鑲嵌線路中所含的物質具有擴散阻障的作用。
本發明之第一態樣為一種方法，該方法包括：提供一 具有一介電層的基材；於該介電層的頂面上形成一硬罩幕層；於該硬罩幕層中形成一開孔；於未被該硬罩幕層所保護的該介電層中形成一溝渠，該溝渠具有一底面與多個側壁；使該硬罩幕下方的該等溝渠側壁凹陷；於該溝渠的所有暴露表面及該硬罩幕層上形成一共形導電內襯層；以一核心電性導體填滿該溝渠；將該導電內襯層延伸超出該介電層的部份移除，並移除該硬罩幕層；以及，於該核心電性導體的頂面上形成一導電覆蓋層。
本發明第二態樣為一種方法，該方法包括：提供一具有一介電層的基材；於該介電層的頂面上形成一硬罩幕層；於該硬罩幕層中形成一開孔；於未被該硬罩幕層所保護的該介電層中形成一溝渠，該溝渠具有一底面與多個側壁，且該溝渠的該等側壁對準該硬罩幕層中的該開孔；對該溝渠的底面與該等側壁執行一等向性蝕刻，該等向性蝕刻對該硬罩幕層進行底切，並形成一延伸超出該溝渠的硬罩幕凸緣；於該溝渠的所有暴露表面及該硬罩幕層的所有暴露面上形成一共形導電內襯層，該導電內襯層的上部份直接實體接觸該硬罩幕凸緣，且形成一延伸超出該溝渠的導電性凸緣；於該導電性內襯層上形成一核心電性導體，該核心電性導體填滿該溝渠；執行一化學機械研磨步驟，以移除該硬罩幕層及所有延伸超出該介電層頂面的核心電性導體，該化學機械研磨步驟使該介電層頂面、該導電內襯層頂面以及該溝渠中之核心內襯層的頂面形成共平面，該導電層延伸超出該核心電性導體，並與其直接實體接 觸；以及，於該核心電性導體的頂面上形成一導電覆蓋層。
本發明之第三態樣為一種結構，其包含：一核心電性導體，其具有一頂面、一相反底面與多個介於該頂面與底面之間的側壁；一導電內襯層，其直接實體接觸且覆蓋該核心電性導體的該底面與該等側壁，該導電內襯層的多個包覆部份係在鄰近該核心電性導體之頂面與該等側壁的區域中直接實體接觸並延伸超出該核心電性導體；以及，一導電覆蓋層，其與暴露在該等導電內襯層之包覆部份間的該核心電性導體之頂面直接實體接觸。
本發明之第四態樣為一種結構，其包含：一核心電性導體，其具有一頂面、一相反底面與多個介於該頂面與底面之間的側壁；一介電內襯層，其形成於該核心電性導體的該等側面上；一導電內襯層，其直接實體接觸且覆蓋該核心電性導體的該底面與該介電內襯層，該導電內襯層的多個包覆部份係在鄰近該核心電性導體之頂面與該等側壁的區域中延伸超出該介電內襯層與該核心電性導體；以及，一導電覆蓋層，其與暴露在該等導電內襯層之包覆部份間的該核心電性導體之頂面直接實體接觸。
為了說明本發明，「導體(conductor)」與「傳導(conductive)」一詞應解釋為電性導體與導電之意。
一(單)鑲嵌製程係於一介電層中形成線路溝渠或介電窗開孔，並於該具有足夠厚度之介電層的頂面上沉積電性 導體以填滿該等溝渠，執行化學機械研磨(CMP)方法移除過多的導體而使該導體之表面與該介電層的表面形成共平面，而產生鑲嵌線路(或鑲嵌介電窗)。
雙鑲嵌製程則是於一介電層中形成多個貫穿該介電層全部厚度的介電窗開孔，並隨後形成一個從各剖面看來為一部分深入該介電層的溝渠。所有介電窗開孔均與其上下方的積體線路溝渠相交，但並非所有的溝渠皆須與一介電窗開孔相交。一電性導體沉積在該具有足夠厚度之介電層的表面上，以填滿該等溝渠與介電窗開孔，並執行一CMP步驟來使該溝渠中之導體表面與該介電層表面共平面，而得以形成雙鑲嵌線路與具有整合雙鑲嵌介電窗的雙鑲嵌線路。
以下將敘述如何利用雙鑲嵌銅冶金製程來製造本發明結構以連接積體電路晶片中的接觸層(contact level)，且本發明亦可應用於冶鍊除了銅以外的其他金屬。接觸層係一轉換層，用來將諸如金屬氧化物矽場效電晶體(MOSFETs)等元件連接至積體電路中的第一層線路，使得每個獨立元件被連線至電路中。需明白的是，本發明結構可被製造成如第4和5圖中所顯示之任何或所有連線層，並使用單鑲嵌製程。
第1A至1H圖為多個剖面圖，顯示出根據本發明第一與第二實施例來製造一互連結構的一般製程步驟。在第1A圖中，形成在基材100上方的一介電層105。一介電擴散阻障層110形成於該介電層105的頂面115上。一插塞接 觸窗(stud contact)120貫穿該介電擴散阻障層110與該介電層105。該插塞接觸窗的頂面與該擴散阻障層110的頂面共平面。在一範例中，該介電擴散阻障層110對於後續形成之線路中所含材料而言具有擴散阻障能力。在一範例中，該阻障層110能阻擋銅的擴散。
在第1B圖中，一介電層135形成於該擴散阻障層110的頂面130上，且一硬罩幕層140形成於該介電層135的頂面145上。在一範例中，介電層135係一低介電常數材料(low k)，其範例可包括但不限於氫基倍半矽氧烷聚合物(hydrogen silsesquioxane polymer，HSQ)、甲基倍半矽氧烷聚合物(MSQ)與聚伸苯寡聚物(SiOx (CH3 )y )。低k介電材料具有約4或更低的相對介電常數值。在第二範例中，介電層135包含二氧化矽(SiO2 )。介電層135之厚度可為，介於例如約50奈米(nm)至1000奈米之間。在一範例中，硬罩幕層140可包含諸如二氧化矽、氮化矽(Si3 N4 )、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫摻雜矽玻璃(SiCOH)、電漿強化氮化矽(PSiNx )或NBLoK(SiC(N,H))等。硬罩幕層140之厚度可介於諸如5奈米至100奈米之間。該硬罩幕層140有可能包含一金屬。
在第1C圖中，一圖案化光阻層150形成於該硬罩幕層140的頂面155上，該光阻層是一層藉由任何已知的光微影製程加以圖案化後的膜層，且一溝渠155蝕穿該硬罩幕層140，而暴露出該介電層135的頂面145。
在第1D圖中，該圖案化光阻層150已被移除(請參閱 第1C圖)，並利用圖案化的硬罩幕層140作為蝕刻罩幕，以諸如反應性離子蝕刻(RIE)等步驟於介電層135中形成一溝渠160，而暴露出該插塞接觸窗120的頂面125。
在第1E圖中，於該硬罩幕層140的頂面155形成另一個圖案化光阻層165，該光阻層是一層藉由任何已知的光微影製程加以圖案化後的膜層，且多個溝渠155A(將第1C圖中的溝渠155拓寬)與170係蝕穿該硬罩幕層140，而暴露出該介電層135的頂面145。
在第1F圖中，該圖案化光阻層165被移除(請參閱第1E圖)，並利用諸如反應性離子蝕刻(RIE)等步驟於介電層135之部分深度中蝕刻出溝渠175與180。該溝渠180係與溝渠160相交。
在第1G圖中，藉著等向性(isotopic)地移除一層暴露在溝渠160、175與180中的介電層，而創造出多個硬罩幕層140的凸緣185。在第一範例中，該介電層135的等向性移除步驟可藉著在包含硝酸(HNO3 )、鹽酸(HCl)、硫酸(H2 SO4 )、氫氟酸(HF)、氫氧化銨(NH4 OH，俗稱氨水)、氟化銨(NH4 F)及上述化合物之組合物之溶液中進行濕蝕刻來達成。在第二範例中，該介電層135的等向性移除步驟可藉由具有低方向性之高壓電漿蝕刻步驟來達成。
以溝渠175作為例子，若該硬罩幕層140中之該開口最寬的部分為W1，且該凸緣之寬度為W2，則該W2/W1的比值可介於約0.03至約0.48之間。
在第1H圖中，一共形導電內襯層190覆蓋在於該硬 罩幕層140的頂面155、凸緣185的所有暴露面(包括凸緣底面195)、該溝渠160、175與180的暴露面200以及該插塞接觸窗120的頂面125A上。在一範例中，內襯層190對於將於後續形成在該內襯層上之核心導體210(參閱第2A或3C圖)中的材料(們)而言是一擴散阻障層。在一範例中，內襯層190對於銅來說是一擴散阻障層。在一範例中，該內襯層190包含鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、氮矽化鈦(TiSiN)、鎢(W)、釕(Ru)或其組合物。在一範例中，該內襯層190之厚度約介於2奈米至100奈米之間。內襯層190可利用諸如化學氣相沉積(CVD)或原子層沉積(ALD)來形成。
或者，內襯層190可藉著一內襯材料進行一共形沉積步驟，其係參照用如於2004年8月31日授與Yang等人之美國專利案6784105號中所教示金屬中性材料沉積製程(metal neutrals process)般，執行一同時濺射蝕刻(使用一帶電濺射物種)與內襯層沉積步驟而形成，並將該參考資料全文納入本文中以供參考。在一範例中，該等金屬中性材料包括鉭、氮化鉭、鈦、氮化鈦、氮矽化鈦、鎢、釕或其組合物，且用來產生該濺渡物種(sputtering spcecies)的氣體包括氬(Ar)、氦(He)、氖(Ne)、氙(Xe)、氮(N2)、氫(H2)、氨(NH3)、二亞胺(N2H2)或其組合物等。並將位於該溝渠底面上之先前所沉積的內襯層材料，連同任何可能出現在該插塞接觸窗120之頂面125A(或如第5與6圖所示之任何核心導體)上的金屬氧化物一併移除。當濺鍍停止但金屬 中性材料的沉積動作仍繼續時，會形成一新的內襯層190來取代該些已被移除掉的部分。
第2A至2C圖為多個剖面圖，顯示製造根據本發明第一實施例之互連結構的製程步驟。第2A圖延續自第1H圖。在第2A圖中，一核心導體210形成於該內襯層190的頂面上。在一範例中，該核心導體210包括鋁、銅鋁、銅、鎢、銀、金或上述材料之組合物。在一範例中，該核心導體210為銅時，係使一薄銅層被蒸發(evaporated)或沉積，隨後電鍍一層更薄的銅層。該核心導體210的厚度需足夠將該等溝渠160、175與180填滿。
在第2B圖中，係執行一化學機械研磨(CMP)步驟，以使該介電層135之頂面145A、該內襯層190之頂面與該核心導體210之頂面220共平面。於CMP步驟之後，便形成一鑲嵌線路225以及一具有一整合鑲嵌介電窗235的雙鑲嵌線路230。
在第2C圖中，選擇性地在該核心導體210的頂面220上形成多個導電擴散阻障覆蓋層240。在一範例中，該阻障覆蓋層240包含磷化鎢鈷(CoWP)、磷化錫鈷(CoSnP)、磷化鈷(CoP)與鈀(Pd)或其組合物。在一範例中，該阻障覆蓋層240之厚度約5奈米至80奈米之間。在一範例中，該阻障覆蓋層240對於該核心導體210的材料(們)而言是一種擴散阻障層。在一範例中，該阻障覆蓋層240對於銅來說是擴散阻障層。在一範例中，可利用包括無電電鍍(electroless plating)在內之方法來形成該阻障覆蓋層 240。用來形成磷化鎢鈷、磷化錫鈷、磷化鈷與鈀層的方法，係接示於1997年12月9號授與Bubin等人之美國專利案5695810號以及2002年1月29號授與Hu等人之美國專利案6342733號中，並將該等參考文獻全文納入本文中以供參考。該等阻障覆蓋層240係直接實體接觸該核心導體210的頂面220。
第3A至3E圖為多個剖面圖，其顯示製造根據本發明第二實施例之互連結構的製程步驟。第3A圖係接續著第1H圖。在第3A圖中，一介電內襯層245形成於該內襯層190的所有暴露面上。在一範例中，該介電內襯層245可能包含諸如二氧化矽、氮化矽(Si3 N4 )、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫摻雜矽玻璃(SiCOH)、電漿強化氮化矽(PSiNx )或NBLoK(SiC(N,H))或其組合物。在一範例中，該介電內襯層245的厚度約介於5奈米至100奈米之間。該介電內襯層245可藉由諸如化學氣相沉積或原子層沉積法來形成。
在第3B圖中，執行諸如反應性離子蝕刻(RIE)等方向性蝕刻步驟，從沉積在該等溝渠160、175與180底面上之內襯層190的水平面上移除該介電內襯層245。該方向性蝕刻步驟係參照如上文第1H圖中所述金屬中性材料沉積製程(metal neutrals process)般之同時濺射蝕刻與內襯層沉積步驟。
在第3C圖中，係如同描述第2A圖時所述方法般地形成該核心導體210。該核心導體210的厚度需足以填滿該 等溝渠160、175與180。
在第3D圖中，執行一化學機械研磨步驟，以使該介電層135之頂面145A、該內襯層190之頂面215、該核心導體210之頂面220以及該介電內襯層245之頂面250共平面。待化學機械研磨以後，便形成一鑲嵌線路255以及一具有一整合鑲嵌介電窗265的雙鑲嵌線路260。
在第3E圖中，多個覆蓋層240選擇性地形成在該核心導體210的頂面220上。該等覆蓋層240直接實體接觸並完全覆蓋住該核心導體210的頂面220。
第4圖係一剖面圖，其顯示根據本發明第一實施例所製造的多重線路層。在第4圖中，在介電層135上形成一層間介電層(interlevel dielectric layer)270，且該層間介電層270中含有一鑲嵌線路275與一具有整合鑲嵌介電窗285之雙鑲嵌線路280。該介電層135亦可視為一層間介電層。在該層間介電層270上形成有一層間介電層290，該層間介電層290內含一具有整合鑲嵌介電窗300之雙鑲嵌線路295，以及一具有整合鑲嵌介電窗310之雙鑲嵌線路305。層間介電層270與290類似於介電層135。鑲嵌線路275類似於該鑲嵌線路225，且分別具有整合介電窗285、300與310之該等雙鑲嵌線路280、295與305則類似於該雙鑲嵌線路230與該整合介電窗235。覆蓋層240A與240B係相似於覆蓋層240。雖然第4圖中繪示著三層線路層，但可將任意數目的類似線路層做如圖般的堆疊。具有如本發明第二實施例結構的鑲嵌線路與介電窗以及雙鑲嵌線路 與介電窗亦可以同樣地形成堆疊的層間介電層。
第5圖係一剖面圖，其顯示可應用至本發明第一與第二實施例中之具有額外擴散阻障層的多重線路。第5圖類似於第4圖，其差異在於第5圖之介電層135A包含介電層135與一介電擴散阻障層315；一層間介電層270A包含介電層270與一介電擴散阻障層320；以及，一層間介電層290A包含介電層290與一介電擴散阻障層325。擴散阻障層315係形成在該介電層135與層間介電層270之間；擴散阻障層320則形成在該層間介電層270的頂面上。該等擴散阻障層315、320與325係類似於該擴散阻障層110。在一範例中，擴散阻障層315、320與325對於線路225、230、275、280、295與305內含的多種材料來說具有防止擴散的作用。在一範例中，該等擴散阻障層315、320與325可阻障銅的擴散。雖然第5圖中顯示三層線路層，但可將任意數目的類似線路層做如圖般的堆疊。具有如本發明第二實施例結構的鑲嵌線路與介電窗以及雙鑲嵌線路與介電窗可同樣地形成堆疊的層間介電層。
因此，本發明提供多種改良性擴散阻障覆蓋的互連結構。
雖然本發明已提供其較佳實施例之描述以供了解本發明。但須明白，本發明並不侷限在文中所描述的特定實施例上，且該領域之習知技藝者均明白可在不偏離本發明精神與範圍的情況下，做出各種修飾、重新配置與取代等變化。因此，後附申請專利範圍涵蓋該些落入本發明範圍的 各種修飾與變化例。
100．．．基材
105．．．介電層
110．．．擴散阻障層
115．．．頂面
120．．．插塞接觸窗
125．．．接觸窗頂面
125A．．．接觸窗頂面
130．．．頂面
135．．．介電層
140．．．硬罩幕層
145．．．頂面
145A．．．頂面
150．．．圖案化光阻層
155．．．頂面
155A．．．溝渠
160．．．溝渠
165．．．圖案化光阻層
170．．．溝渠
175．．．溝渠
180．．．溝渠
185．．．凸緣
190．．．內襯層
195．．．凸緣底面
200．．．暴露面
210．．．核心導體
215．．．頂面
220．．．核心導體頂面
225．．．鑲嵌線路
230．．．雙鑲嵌線路
235．．．整合鑲嵌介電窗
240．．．擴散阻障覆蓋層
240A．．．覆蓋層
240B．．．覆蓋層
245．．．介電內襯層
250．．．介電內襯層頂面
255．．．鑲嵌線路
260．．．雙鑲嵌線路
265．．．整合鑲嵌介電窗
270．．．層間介電層
275．．．線路
280．．．線路
285．．．介電窗
290．．．層間介電層
295．．．線路
300．．．介電窗
305．．．線路
310．．．介電窗
315．．．擴散阻障層
320．．．擴散阻障層
325．．．擴散阻障層
本發明特徵係敘述於後附申請專利範圍中。然而配合附圖中來閱讀以上述詳細說明內容與所顯示之實施例能對本發明有最佳的了解，其中：第1A-1H圖為數個剖面圖，其顯示根據本發明第一與第二實施例來製造互連結構的共通製程步驟；第2A-2C圖係多個剖面圖，其顯示根據本發明第一實施例來製造互連結構的製程步驟；第3A-3E圖係多個剖面圖，其顯示根據本發明第二實施例來製造互連結構的製程步驟；第4圖係一剖面圖，其顯示根據本發明第一實施例所製造出來的多重線路層；第5圖一剖面圖，其顯示可應用至本發明第一與第二實施例中之具有額外擴散阻障層的多重線路層。
100．．．基材
105．．．介電層
110．．．擴散阻障層
120．．．插塞接觸窗
125A．．．接觸窗頂面
130．．．頂面
135．．．介電層
140．．．硬罩幕層
145．．．頂面
155．．．頂面
160．．．溝渠
175．．．溝渠
185．．．凸緣
190．．．內襯層
195．．．凸緣底面
200．．．暴露面

Claims (21)

  1. 一種製造一互連結構的方法，包括以下步驟：提供一基材，該基材具有一介電層；於該介電層之一頂面上形成一硬罩幕層；於該硬罩幕層中形成一開孔；於未被該硬罩幕層所保護的該介電層中形成一溝渠，且該溝渠具有多個側壁與一底面；使該硬罩幕層下方的該溝渠的該等側壁凹陷；於該硬罩幕層與該溝渠的所有暴露表面上形成一共形導電內襯層；在與該溝渠的該等側壁接觸的該導電內襯層上形成一介電內襯層；以一核心電性導體填滿該溝渠；移除該導電內襯層延伸超出該介電層之該頂面的多個部分，並且移除該硬罩幕層；形成一導電覆蓋層於該核心電性導體的一頂面上；在以該核心電性導體填滿該溝渠之前，於該導電內襯層的暴露表面上形成一介電內襯層；以及從與該溝渠的該底面接觸的該導電內襯層的表面上移除該介電內襯層。
  2. 如申請專利範圍第1項所述之方法，其中該導電內襯層與該導電覆蓋層對於構成該核心電性導體之一或多種 材料而言是擴散阻障物。
  3. 如申請專利範圍第1項所述之方法，其中該硬罩幕層包含一材料，該材料選自於由SiO2 、Si3 N4 、SiC、SiON、SiOC、SiCOH、PSiNx 與SiC(N,H)所構成之群組。
  4. 如申請專利範圍第1項所述之方法，其中該介電層包含一材料，該材料選自於下列物質所構成之群組：一相對介電常數約4或小於4之介電材料、氫基倍半矽氧烷聚合物(hydrogen silsesquioxane polymer)、甲基倍半矽氧烷聚合物、聚伸苯寡聚物(polyphenylene oligomer)、二氧化矽及其組合物。
  5. 如申請專利範圍第1項所述之方法，其中該導電內襯層包含一材料，該材料選自於由鉭、氮化鉭、鈦、氮化鈦、氮矽化鈦、鎢、釕及其組合物所構成之群組。
  6. 如申請專利範圍第1項所述之方法，其中該核心電性導體包含一材料，該材料選自於由鋁、銅鋁(AlCu)、銅、鎢、銀、金及其組合物所構成之群組。
  7. 如申請專利範圍第1項所述之方法，其中該導電覆蓋層包含一材料，該材料選自於由磷化鎢鈷(CoWP)、磷化 錫鈷(CoSnP)、磷化鈷(CoP)、鈀(Pd)及其組合物所構成之群組。
  8. 如申請專利範圍第1項所述之方法，其中該介電層包括一第一介電層，該第一介電層形成於一第二介電層的一頂面上，該第一介電層對於構成該核心電性導體的一或多種材料而言是一擴散阻障層。
  9. 如申請專利範圍第1項所述之方法，其中該形成一導電覆蓋層的步驟包括以下步驟：無電電鍍(electroless plating)至少一部分之該導電覆蓋層。
  10. 一種製造一互連結構之方法，包括以下步驟：提供一基材，該基材具有一介電層；於該介電層之一頂面上形成一硬罩幕層；於該硬罩幕層中形成一開孔；於未被該硬罩幕層所保護的該介電層中形成一溝渠，且該溝渠具有多個側壁與一底面；使該硬罩幕層下方的該溝渠的該等側壁凹陷；透過於該溝渠的該等側壁上同時沉積與濺射蝕刻一金屬層，於該硬罩幕層與該溝渠的所有暴露表面上形成一共形導電內襯層；以一核心電性導體填滿該溝渠； 移除該導電內襯層延伸超出該介電層之該頂面的多個部分，並且移除該硬罩幕層；以及形成一導電覆蓋層於該核心電性導體的一頂面上。
  11. 如申請專利範圍第10項所述之方法，其中該形成一共形導電內襯層的步驟更包括以下步驟：在該同時沉積與濺射蝕刻步驟之後，於該溝渠之該等側壁上之該金屬層上沉積另一金屬層。
  12. 如申請專利範圍第10項所述之方法，其中該濺射蝕刻步驟係從多種氣體產生出多種濺射物種，該等氣體係選自於由氬(Ar)、氦(He)、氖(Ne)、氙(Xe)、氮(N2 )、氫(H2 )、氨(NH3 )、二亞胺(N2 H2 )與其組合物所構成之群組。
  13. 如申請專利範圍第10項所述之方法，其中該金屬層包含一材料，該材料選自於由鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、氮矽化鈦(TiSiN)、鎢(W)、釕(Ru)及其組合物所構成之群組。
  14. 一種製造一互連結構的方法，包括以下步驟：提供具有一介電層的一基材；於該介電層的一頂面上形成一硬罩幕層；於該硬罩幕層中形成一開孔； 於未被該硬罩幕層所保護的該介電層中形成一溝渠，該溝渠具有多個側壁與一底面，該溝渠的該等側壁對準該硬罩幕層中的該開孔；執行該溝渠之該等側壁與底面的一等向性蝕刻，該等向性蝕刻對該硬罩幕層進行底切，且形成一超出該溝渠的硬罩幕凸緣；於該硬罩幕層的所有暴露面上與該溝渠的所有暴露面上形成一共形導電內襯層，該導電內襯層的一上部份實體接觸該硬罩幕凸緣，並形成超出該溝渠的一導電凸緣；形成一核心電性導體於該導電內襯層上，該核心電性導體填滿該溝渠；執行一化學機械研磨，以移除該硬罩幕層以及所有延伸超出該介電層之該頂面的核心電性導體，該化學機械研磨使該介電層的一頂面、該導電內襯層的一頂面、與位於該溝渠內之該核心電性導體的一頂面共平面，該導電內襯層延伸超出該核心電性導體並且與該核心電性導體直接實體接觸；以及形成一導電覆蓋層於該核心電性導體的該頂面上。
  15. 如申請專利範圍第14項所述之方法，更包括以下步驟：形成一介電內襯層於該導電內襯層的暴露表面上；從與該溝渠之該底面接觸之該導電內襯層的表面移除該介電內襯層。
  16. 如申請專利範圍第14項所述之方法，其中該形成一共形導電內襯層的步驟包括以下步驟：在該溝渠的該等側壁上同時沉積與濺射蝕刻一金屬層。
  17. 如申請專利範圍第16項所述之方法，其中該形成一共形導電內襯層之步驟更包括以下步驟：在該同時沉積與濺射蝕刻的步驟之後，於該溝渠的該等側壁上的該金屬層上沉積另一金屬層。
  18. 如申請專利範圍第14項所述之方法，其中該導電內襯層與該導電覆蓋層對於構成該核心電性導體的一或多種材料而言是擴散阻障層。
  19. 如申請專利範圍第14項所述之方法，其中該形成一導電覆蓋層之步驟包括以下步驟：無電電鍍至少一部分之該導電覆蓋層。
  20. 如申請專利範圍第14項所述之方法，其中該介電層包括一第一介電層，該第一介電層形成於一第二介電層的一頂面上，該第一介電層對於構成該核心電性導體的一或多種材料而言是一擴散阻障層。
  21. 如申請專利範圍第14項所述之方法，其中：該導電內襯層包含一材料，該材料選自於由鉭、氮化鉭、鈦、氮化鈦、氮矽化鈦、鎢、釕及其組合物所構成之群組；該核心電性導體包含一材料，該材料選自於由鋁、銅鋁、銅、鎢、銀、金及其組合物所構成之群組；以及該導電覆蓋層包含一材料，該材料選自於由磷化鎢鈷、磷化錫鈷、磷化鈷、鈀及其組合物所構成之群組。
TW095112007A 2005-04-15 2006-04-04 互連結構與其製造方法 TWI389252B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/107,074 US7335588B2 (en) 2005-04-15 2005-04-15 Interconnect structure and method of fabrication of same

Publications (2)

Publication Number Publication Date
TW200636917A TW200636917A (en) 2006-10-16
TWI389252B true TWI389252B (zh) 2013-03-11

Family

ID=37109075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095112007A TWI389252B (zh) 2005-04-15 2006-04-04 互連結構與其製造方法

Country Status (7)

Country Link
US (4) US7335588B2 (zh)
EP (1) EP1869700B1 (zh)
JP (1) JP5089575B2 (zh)
CN (1) CN101390203B (zh)
AT (1) ATE535013T1 (zh)
TW (1) TWI389252B (zh)
WO (1) WO2006113186A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825516B (zh) * 2021-11-30 2023-12-11 南亞科技股份有限公司 製造半導體裝置的方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744424B1 (ko) * 2006-08-29 2007-07-30 동부일렉트로닉스 주식회사 반도체소자의 제조방법
JP4740080B2 (ja) * 2006-09-26 2011-08-03 三洋電機株式会社 空気除菌装置
US20080157268A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Fuse Element Using Low-K Dielectric
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
JP2009146958A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US20090166867A1 (en) * 2007-12-31 2009-07-02 Harsono Simka Metal interconnect structures for semiconductor devices
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US7955971B2 (en) * 2009-06-11 2011-06-07 International Business Machines Corporation Hybrid metallic wire and methods of fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
KR101315173B1 (ko) * 2009-12-28 2013-10-08 후지쯔 가부시끼가이샤 배선 구조 및 그 형성 방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
KR20110089731A (ko) * 2010-02-01 2011-08-09 삼성전자주식회사 배선 랜더를 포함하는 반도체 소자 및 그 제조 방법
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
FR2963160A1 (fr) * 2010-07-22 2012-01-27 St Microelectronics Crolles 2 Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US8916405B2 (en) 2011-10-11 2014-12-23 International Business Machines Corporation Light emitting diode (LED) using carbon materials
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
US9349689B2 (en) 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
US8835305B2 (en) * 2012-07-31 2014-09-16 International Business Machines Corporation Method of fabricating a profile control in interconnect structures
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US9135719B1 (en) * 2014-06-26 2015-09-15 Amazon Technologies, Inc. Color name generation from images and color palettes
US9553044B2 (en) * 2014-11-05 2017-01-24 International Business Machines Corporation Electrically conductive interconnect including via having increased contact surface area
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
KR20160122364A (ko) * 2015-04-14 2016-10-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2017111803A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
WO2017111847A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
KR102582671B1 (ko) 2016-12-22 2023-09-25 삼성전자주식회사 반도체 소자
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10510657B2 (en) * 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US11004735B2 (en) * 2018-09-14 2021-05-11 International Business Machines Corporation Conductive interconnect having a semi-liner and no top surface recess
TWI801631B (zh) * 2018-11-09 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置的製造方法和半導體裝置
US11094580B2 (en) * 2019-10-01 2021-08-17 International Business Machines Corporation Structure and method to fabricate fully aligned via with reduced contact resistance
WO2021174415A1 (en) * 2020-03-03 2021-09-10 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
US12057395B2 (en) * 2021-09-14 2024-08-06 International Business Machines Corporation Top via interconnects without barrier metal between via and above line

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2663902B2 (ja) * 1995-03-17 1997-10-15 日本電気株式会社 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法
KR100189967B1 (ko) * 1995-07-20 1999-06-01 윤종용 반도체장치의 다층배선 형성방법
US5976970A (en) * 1996-03-29 1999-11-02 International Business Machines Corporation Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
JP3399786B2 (ja) * 1996-06-04 2003-04-21 シーメンス アクチエンゲゼルシヤフト 原動機付き車両内の回路装置
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6211084B1 (en) * 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6333560B1 (en) 1999-01-14 2001-12-25 International Business Machines Corporation Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6197681B1 (en) * 1999-12-31 2001-03-06 United Microelectronics Corp. Forming copper interconnects in dielectric materials with low constant dielectrics
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
JP5350571B2 (ja) * 2000-08-21 2013-11-27 ダウ グローバル テクノロジーズ エルエルシー マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂
US6461963B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
JP3812891B2 (ja) * 2002-01-30 2006-08-23 株式会社荏原製作所 配線形成方法
JP2004128239A (ja) * 2002-10-03 2004-04-22 Renesas Technology Corp スタティック型半導体記憶装置
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
JP4057972B2 (ja) * 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
US7094669B2 (en) * 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7332428B2 (en) * 2005-02-28 2008-02-19 Infineon Technologies Ag Metal interconnect structure and method
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825516B (zh) * 2021-11-30 2023-12-11 南亞科技股份有限公司 製造半導體裝置的方法

Also Published As

Publication number Publication date
US7528493B2 (en) 2009-05-05
JP5089575B2 (ja) 2012-12-05
US20080246151A1 (en) 2008-10-09
TW200636917A (en) 2006-10-16
EP1869700B1 (en) 2011-11-23
ATE535013T1 (de) 2011-12-15
CN101390203B (zh) 2012-03-21
JP2008537337A (ja) 2008-09-11
WO2006113186A2 (en) 2006-10-26
US7335588B2 (en) 2008-02-26
CN101390203A (zh) 2009-03-18
US7598616B2 (en) 2009-10-06
EP1869700A2 (en) 2007-12-26
EP1869700A4 (en) 2010-12-15
WO2006113186A3 (en) 2008-07-24
US20080006944A1 (en) 2008-01-10
US20080014744A1 (en) 2008-01-17
US7563710B2 (en) 2009-07-21
US20060234497A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
TWI389252B (zh) 互連結構與其製造方法
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
US7410894B2 (en) Post last wiring level inductor using patterned plate process
US6245663B1 (en) IC interconnect structures and methods for making same
US7741226B2 (en) Optimal tungsten through wafer via and process of fabricating same
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
KR101606178B1 (ko) 반도체 구조물 형성 방법
US8330275B2 (en) Interconnect structure for semiconductor devices
US20070085209A1 (en) Anchored damascene structures
US7846834B2 (en) Interconnect structure and method for Cu/ultra low k integration
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
US20080174018A1 (en) Semiconductor device and method for fabricating the same
US10923423B2 (en) Interconnect structure for semiconductor devices
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
US20030124838A1 (en) Method of forming cooper damascene interconnect
KR100784105B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees