JP2005529477A - 集積回路における可溶性リンクの形成方法 - Google Patents
集積回路における可溶性リンクの形成方法 Download PDFInfo
- Publication number
- JP2005529477A JP2005529477A JP2003509522A JP2003509522A JP2005529477A JP 2005529477 A JP2005529477 A JP 2005529477A JP 2003509522 A JP2003509522 A JP 2003509522A JP 2003509522 A JP2003509522 A JP 2003509522A JP 2005529477 A JP2005529477 A JP 2005529477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fusible link
- metal
- dielectric
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052802 copper Inorganic materials 0.000 claims abstract description 33
- 239000010949 copper Substances 0.000 claims abstract description 33
- 239000003989 dielectric material Substances 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005336 cracking Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008901 benefit Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 77
- 238000005530 etching Methods 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000052 poly(p-xylylene) Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical class [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000001257 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 低誘電率誘電体材料と銅メタライゼーションを備えた集積回路で使用しうる可溶性リンクを形成する方法を提供する。
【解決手段】 本発明に係る、集積回路に可溶性リンクを形成する方法は最終金属層（３８）に可溶性リンク（４０）を形成する工程を備えている。可溶性リンクはボンディング・パッド領域（４２）と同時に形成する。パッシベーション層（４４）を堆積したのちパターニングして、ボンディング・パッド領域と可溶性リンクの表面（４６、４８）を露出させる。可溶性リンクの露出した部分（４８）が溶断ゾーンを画定している。本発明に係る方法は銅メタライゼーションと低誘電率誘電体材料を用いた集積回路の製造に使用できるのが利点である。
【解決手段】 本発明に係る、集積回路に可溶性リンクを形成する方法は最終金属層（３８）に可溶性リンク（４０）を形成する工程を備えている。可溶性リンクはボンディング・パッド領域（４２）と同時に形成する。パッシベーション層（４４）を堆積したのちパターニングして、ボンディング・パッド領域と可溶性リンクの表面（４６、４８）を露出させる。可溶性リンクの露出した部分（４８）が溶断ゾーンを画定している。本発明に係る方法は銅メタライゼーションと低誘電率誘電体材料を用いた集積回路の製造に使用できるのが利点である。
Description
本発明は集積回路の製造、特に可溶性（fusible:ヒューズを溶断しうる) リンクを用いた集積回路の製造に関する。
集積回路の製造において現在、デバイスの世代が０．２５μｍの設計ルールを越えるのにつれて、相互接続用の金属材料がアルミニウムから銅へ移行しつつある。アルミニウム金属は小さなサイズの回路線に電流を信頼性をもって流せないことから、これらの設計ルールへの適用が限られている。銅は抵抗率がアルミニウムより小さいから、小さな領域に大電流を流すことができる。この結果、コンピューティング能力が増大したより高速でより高密度のチップを実現することができる。また、誘電体絶縁層も改良されている。絶縁用の主材料として伝統的に酸化シリコンが使用されてきた。酸化シリコンの誘電率は約３．９である。新たな絶縁材料（たとえば低誘電率（low k)誘電体）が提案されている。これらの絶縁材料によって相互接続容量と漏話ノイズが小さくなるから、回路性能が向上する。これらの低誘電率誘電体は通常、ポリマーから成り、その誘電率は約３．０未満である。低誘電率誘電体の例としては、ポリイミド、フッ化炭化水素、パリレン、水素シルセキオクサン（hydrogen silsequioxane）、ベンゾシクロブタン（benzocyclobutene）などがある。
銅と低誘電率誘電体を用いて集積回路を製造することになり、半導体メーカーは新たな課題と問題に直面している。その結果としての１つの変化が銅を回路に集積化するダマシン・プロセスの実現である。ダマシン・プロセスを用いる場合、誘電体の一方の表面から誘電体の他方の表面まで伸びる、配線パターンを画定する開口を誘電体層に設ける。次いで、これらの配線パターンをメタライゼーション金属で充填する。その際に用いる充填手法には、たとえば電気めっき、無電解めっき、ＣＶＤ（chemical vapor deposition)、ＰＶＤ（physical vapor deposition)、およびこれらの方法の組み合わせがある。このプロセスには過剰なメタライゼーションをＣＭＰ（chemical mechanical polishing)などの方法で除去する、誘電体表面における金属の平坦化が含まれる。
ダマシンは伝統的な構造体の大部分を使用するが、その構造体を構築する方法の点で異なる。金属膜をパターンにエッチングしてそれを誘電体材料で囲むのではなく、ダマシン・プロセスでは誘電体膜にパターンをエッチング形成し、そのパターンに銅を充填する。ダマシン・プロセスの利点は相互接続線の幅とスペースを画定する重要な工程であるエッチングを、金属のエッチングからより単純な誘電体のエッチングに置き換えている点である。シングル・ダマシン・プロセスでは、誘電体中にビア（バイア）すなわち開口を追加的に形成し、それをメタライゼーションで充填して配線レベル層の間の電気的なコンタクトを実現している。デュアル・ダマシン・プロセスでは、メタライゼーションで充填する前に、誘電体中にビア開口と配線パターン開口の双方を形成する。
集積回路は通常、シリコン基板に形成された多数の半導体デバイスを備えている。所望の機能を達成するために、複数の導体を備えて所定のデバイスを互いに電気的に接続している。一部の集積回路では、製造後に切断あるいは溶断するヒューズに導電リンクを接続している。これらのリンクは通常、レーザまたは電気パルスを用いて切断または溶断する。ＤＲＡＭ（dynamic random access memory）回路では、可溶性リンクを用いて、機能不全になったすなわち不良のメモリ・アレイ要素を冗長アレイ要素で置き換えている。このため、集積回路には、不良のすなわち機能不全になったセグメントの置換用にメモリ・アレイのセグメントを余分に備えている。論理回路では、ヒューズを用いて回路性能または回路機能を選択したり変更したりしている。可溶性リンクはレーザ・エネルギーまたは電気パルスの印加によって爆発的に溶断しうる金属線を備えている。この爆発的溶断によって、リンク材料の一部は気化し一部は溶解物になる。通常、可溶性リンクは薄く、アルミニウムまたはポリシリコンから成る。しかしながら、銅と低誘電率材料を集積化するようになり、可溶性リンクを使用する集積回路のメーカーは新たな問題に直面している。
可溶性リンクは一般に、集積回路の製造中に１つのメタライゼーション層の一部として形成する。通常、低レベル（たとえばポリシリコン）を使用する。このレベルには（たとえば）ＤＲＡＭのワード線が含まれている。レーザ・エネルギーによってリンクを溶断する前に、場合によっては可溶性リンクの上の層間誘電体層を全面的に除去して薄い保護層で置き換える。絶縁層を除去した部分によって、レーザ用の短く均一な経路が形成されるとともに、溶断の結果として発生するくずを閉じ込めることが可能になる。他の場合には、可溶性リンクの上の厚い誘電体層を所定の厚さまでエッチングして掘り下げる。ヒューズを溶断するのに必要なレーザ・エネルギーはヒューズの上の誘電体材料の厚さに比例する。
レーザ・アクセス窓は通常、最上部のメタライゼーション・レベルをパターニングし最終の保護層を付着した後の最終エッチング工程において開口する。保護層をパターニングして最上部のメタライゼーション・レベル中のボンディング・パッドに至るアクセス開口を形成するが、同時にヒューズに至るアクセス開口を形成する。ボンディング・パッドにおいては、エッチングは保護層と反射防止膜（anti-reflective coating:ＡＲＣ）を貫通する必要がある。しかし、ヒューズ開口の場合には、保護層だけでなく、その下にある絶縁層も追加の厚さだけ貫通する必要がある。たとえ、エッチングがメタライゼーションより絶縁材料に有利なエッチング速度選択性を有するエッチングを使用しても、ボンディング開口と同時にヒューズ開口全体をエッチングするのは困難である。したがって、次に示す問題が生じる。すなわち、（１）オーバー・エッチングによってボンディング・パッドが劣化する、あるいは、（２）ヒューズ上に絶縁物が過剰に残る、過少に残る、または全く残らない。現在の技術では、ボンディング・パッド上のＡＲＣは保護層パターニング工程によっても除去する必要がある。これにはボンディング・パッドをかなりオーバー・エッチングする必要があるから、ヒューズ上の絶縁層が過度にあるいは全面的に除去されてしまう。絶縁層が全面的に除去されてしまうと、ヒューズが大気中の水分と腐食にさらされるから、特に問題である。この結果、ヒューズは酸化と腐食にさらされる。
銅と低誘電率誘電体を集積化すると、可溶性リンクの形成がさらに複雑になる。一部の低誘電率誘電体は伝統的な誘電体（たとえば二酸化シリコン）と比べて酸素の拡散定数が比較的大きい。酸化銅の形成はデバイス性能にとって有害である。酸化と腐食に起因してコンタクト抵抗が大きくなる。これは、集積回路を流れる電流を阻害する。したがって、銅の酸化を最小にする、および／または無くすプロセスを設計することが重要である。（「Ａおよび／またはＢ」は「ＡおよびＢ、Ａ、またはＢ」を表わす。）また、プロセスの構築に当たっては、低誘電率誘電体材料の選定によってはその酸素拡散に起因して銅の酸化に影響するということを考慮する必要がある。したがって、プロセスは低誘電率誘電体を大気にさらすことを最小にする、および／または無くす必要がある。
したがって、半導体製造において使用される新たな材料で集積化しうる改良された可溶性リンクの構造およびその製造方法が求められている。
本発明によれば、低誘電率誘電体材料および銅メタライゼーションを備えた集積回路で使用しうる可溶性リンクを形成する方法が提供される。
本発明に係る方法は下に存在する金属相互接続および第１の誘電体層の平坦化した表面に第２の誘電体層を形成する工程を備えている。前記第２の誘電体層上に酸化層を、レーザ溶断プロセスの間に前記酸化層に亀裂を生じさせないようにしうる厚さに付着する。前記酸化層をパターニングして、前記第２の誘電体層を貫通し前記下に存在する金属相互接続まで伸びるビアを形成する。このビアを導電金属で充填する。基板上に最終金属層を付着した後、パターニングして可溶性リンク、ボンディング・パッド領域、および所望の配線パターンを形成する。パッシベーション層を付着した後、パターニングしてボンディング・パッド領域および可溶性リンクに至る開口を同時に形成する。本発明に係る方法は低誘電率誘電体および銅金属層を用いた集積回路の製造とともに使用するのが望ましい。
本発明の他の特徴および利点は以下に示す詳細な説明および図面から当業者が認識しうるとともに理解しうる。
以下の記述においては、低誘電率誘電体を集積回路などの製造で使用するのに好適で誘電率が約３．０未満であるような材料として理解する。低誘電率誘電体は一般に、有機、多孔質、およびドープト酸化物の３種類のうちの１つに分類することができる。本発明の使用に好適な有機低誘電率誘電体の例としては、ポリイミド、ベンゾシクロブタン、パリレン、およびフッ化炭化水素がある。多孔質低誘電率誘電体の例としては、ナノグラス（nanoglass)とエーロゲルがある。ドープト酸化物低誘電率誘電体の例としては、水素シルセキオクサン、ナノポーラス（nanoporous）酸化物、および炭素ドープ二酸化シリコンがある。他の低誘電率誘電体はこの開示に鑑み当業者にとって明らかである。
次に、図１〜図１５を参照する。図１〜図１５には、銅の相互接続と低誘電率誘電体層を備えた集積回路の製造で一般的に使用するデュアル・ダマシンのプロセス・フローが示されている。図示したダマシンのプロセス・フローは単なる例示にすぎない。理解すべき点を挙げると、様々なプロセスを使用して銅と低誘電率誘電体を集積回路に集積化することができ、ここに示すプロセスに限定されない。本発明の使用に好適な他の集積化プロセスはこの開示に鑑み当業者にとって明らかである。
以下、完全な金属相互接続と誘電体層を備え符号１０で一般的に指示する下に存在する金属層の上で行うダマシン・プロセスを示す。金属層は導電性金属、たとえばアルミニウム、銅、タングステン、アルミニウム合金、タングステン合金、または銅合金で形成する。金属相互接続は銅から成り、誘電体層は低誘電率材料から成るのが望ましい。低誘電率誘電体層はＳＩＬＫ（誘電率ｋ＝２．６５）なる商標で知られ、ダウ・ケミカル社（Dow Chemical Company）が市販している有機誘電体から成るのが望ましい。この実施形態の回路構成は主メモリ・アレイに隣接する領域に少なくとも１つの冗長セグメントを備えた論理回路、ＳＲＡＭアレイ、またはＤＲＡＭアレイから成る。論理集積回路、ＳＲＡＭ集積回路、またはＤＲＡＭ集積回路の構成要素はウェーハ上のどこかに同時並行的に形成する。各銅相互接続レベルを形成する第１の工程は窒化シリコンまたは炭化ケイ素から成る薄い誘電体キャップ層１２を付着することである（図１参照）。たとえば、本発明で使用するのに好適な薄い誘電体キャップ層にはＢＬＯＫなる商品名でアプライド・マテリアル社（Applied Materials)が市販しているものを使用する。誘電体キャップ層は金属レベル間における銅の拡散に対する障壁として機能するとともに、誘電体エッチング工程におけるエッチング停止層としても機能する。図２では、キャップ／エッチング停止層の付着の直後に厚い低誘電率誘電体層１４を付着する。低誘電率材料は表面に酸化物の薄層を備えている。フォトレジストをマスク材料として使用し既存のフォトリソグラフィ手法によって誘電体層をパターニングしてビア２０を形成する（図３参照）。それには、低誘電率誘電体層１４上にフォトレジスト１６を塗布し、活性化エネルギーにさらしてパターニングした後、現像して浮き上がり像を形成する。次いで図４では、当業者に知られた既存のエッチング手法を用いて浮き上がり像を誘電体層の途中までエッチングする。フォトリソグラフィ工程とエッチング工程を繰り返してトレンチ層を形成する（図５と図６を参照）。
図７〜図９に示すように、エッチング工程と剥離工程で残されたスペースを銅金属付着プロセスを用いて充填し追加の金属層を形成する。現在の銅付着プロセスでは、引き続く銅付着のためにシード層１７を付着する必要がある（図７参照）。次いで、銅１８を付着したら、通常はＣＭＰ（chemical-mechanical polishing)によってウェーハ表面を平坦化する。これらの工程を繰り返して集積回路などを形成する。
図１０に示すように、平坦化した表面に誘電体キャップ層３０を形成する。誘電体キャップ層は窒化シリコンまたは炭化ケイ素（たとえばＢＬＯＫ）で形成するのが望ましい。次いで、酸化層３２を付着する。この酸化層は亀裂を生じさせることなく、かつ下に存在する低誘電率誘電体層を露出させることなくレーザ・ヒューズ形成プロセスに耐えるのに十分な厚さにする必要がある。亀裂が形成されると下に存在する低誘電率誘電体層が大気にさらされるから、酸化層の亀裂は有害である。これが問題になりうるのは、低誘電率誘電体層の酸素拡散定数が伝統的な材料（たとえば二酸化シリコン）を使用した場合と比べて比較的大きいからである。このように、亀裂によって低誘電率誘電体が大気にさらされる可能性がある。これにより、埋め込まれた下に存在する銅金属領域が酸化および／または腐食する可能性がある。
既存のフォトリソグラフィを用いて酸化層と誘電体層にビア３４を形成する。ビアは薄い拡散障壁３６で下敷きするのが望ましい（図１１参照）。拡散障壁はスパッタリングによって付着する。この拡散障壁によって、銅金属領域と引き続いて形成する金属層（すなわちアルミニウム）とが相互拡散するのを防止することができる。また、障壁層はアルミニウム層用の下敷き層を実現している。障壁層として好適な材料には、チタン、窒化チタン、タンタル、窒化タンタル、タングステン、および窒化タングステンがある。他の障壁材料はこの開示に鑑み当業者にとって明らかである。
図１２〜図１４に示すように、ビアをメタライズして充填する。ビアはアルミニウムまたはアルミニウム合金で充填するのが望ましい。ビアを充填するのに使用しうる他の材料には、たとえば銅、タングステン、タングステン合金、銅合金などがある。次いで、アルミニウムを用いて集積回路に最終金属層３８を形成する。留意点を挙げると、ビアを充填するのに使用する導電材料が最終金属層用に使用する材料と同じである場合には、単一のメタライゼーション工程を使用することができる。アルミニウム金属が好ましいが、他の金属を使用してもよい。その金属は当業者にとって明らかである。アルミニウムを用いてビアを充填するとともに最終金属層を形成するのが望ましい。次いで、アルミニウム層をパターニングして可溶性リンク４０を形成するとともに、ボンディング・パッド領域４２を画定する。さらに、回路構成などのために所望の配線を形成してもよい。次いで、約１マイクロメートル〜数マイクロメートルの厚さにパッシベーション層４４を付着する。当技術分野で理解されているように、パッケージング工程における化学反応、腐食、取り扱いなどに起因して電子特性が劣化するのを避けるために、パッシベーション層は製造工程の最後で付加する。パッシベーション層（通常は二酸化シリコンまたは窒化シリコン）は下に存在する回路を水分や汚染から保護するものである。次いで、よく知られているフォトリソグラフィ手法とプラズマ・エッチング法またはＲＩＥ（reactive ion etching）法とにより、エッチャント・ガスなどを用いてパッシベーション層をパターニングし、その開口をパッシベーション層を貫通するまで深くして、ボンディング・パッド領域４２へ至る開口４６とヒューズ領域開口４８とを形成する。こうして、可溶性リンク４０画定する表面部分とボンディング・パッド領域４２を画定する表面部分とが露出する。留意点を挙げると、従来技術の可溶性リンクと異なり、この可溶性リンクは当該可溶性リンクの溶断部を画定する薄い酸化層を備えていない。あるいは、パッシベーション層は当技術分野で一般にＰＳＰＩと呼ばれている光感ポリイミドを用いてパターニングしてもよい。ヒューズ領域開口４８は可溶性リンク４０の溶断ゾーンを画定している。すなわち、可溶性リンクが溶断すると、発生したくずや物質はヒューズ領域開口４８内に止まる。
可溶性リンクは既存のレーザ処理を用いて溶断することができる。１つの利点は上述した工程によって、下に存在する酸化層に亀裂を生じさせることなくレーザ・ヒューズを溶断しうる点である。したがって、低誘電率誘電体中に銅金属層を埋め込んでも、大気中に露出するのを防止することができる。
以上、本発明の好適な実施形態を示しかつ説明したが、本発明の本旨と範囲の内で様々な変更と置換を行うことができる。したがって、以上は説明によって本発明を記述したのであり、限定によって記述したわけではないという点を理解すべきである。
以上、最終メタライゼーション層に可溶性リンクを形成する工程を備えた、集積回路に可溶性リンクを形成する方法を説明した。この方法および結果として得られる構造体によって、集積回路構造に銅および低誘電率誘電体を集積化することが可能になる。この結果、銅領域は大気にさらすことに起因する有害な効果からを保護されている。可溶性リンクは銅層および低誘電率誘電体層の上方にパターニングして形成するのが望ましい。この方法と構造体の重要な利点はより頑健でより単純なプロセス・フローが得られる点である。下に存在する銅金属領域の腐食と酸化を最小にし、および／または無くすことができるから、これらの材料の使用による性能の向上を最大化すことができる。最終メタライゼーション層は、それに可溶性リンクを形成することに加え、ワイヤボンディング・パッドおよび所望の配線パターンを形成するためにも使用することができる。
１０ 金属層
１２ 誘電体キャップ層
１４ 低誘電率誘電体層
１６ フォトレジスト
１７ シード層
１８ 銅
２０ ビア
３０ 誘電体キャップ層
３２ 酸化層
３４ ビア
３６ 拡散障壁
３８ 最終金属層
４０ 可溶性リンク
４２ ボンディング・パッド領域
４４ パッシベーション層
４６ ボンディング・パッド領域４２へ至る開口
４８ ヒューズ領域開口
１２ 誘電体キャップ層
１４ 低誘電率誘電体層
１６ フォトレジスト
１７ シード層
１８ 銅
２０ ビア
３０ 誘電体キャップ層
３２ 酸化層
３４ ビア
３６ 拡散障壁
３８ 最終金属層
４０ 可溶性リンク
４２ ボンディング・パッド領域
４４ パッシベーション層
４６ ボンディング・パッド領域４２へ至る開口
４８ ヒューズ領域開口
Claims (10)
- 集積回路に可溶性リンクを形成する方法であって、
下に存在する金属相互接続（１８）および第１の誘電体層（１４）の平坦化した表面に第２の誘電体層（３０）を形成する工程と、
酸化層（３２）を付着する工程であって、レーザ溶断プロセスの間に前記酸化層に亀裂を生じさせないようにしうる厚さに酸化層を付着する工程と、
前記酸化層および前記第２の誘電体層に前記下に存在する金属相互接続まで伸びるビア（３４）を形成する工程と、
前記ビアに導電金属を充填する工程と、
最終金属層（３８）を形成する工程と、
前記最終金属層をパターニングして可溶性リンク（４０）、ボンディング・パッド領域（４２）、および配線を形成する工程と、
パッシベーション層（４４）を付着する工程と、
前記パッシベーション層をパターニングし、前記ボンディング・パッド領域と前記可溶性リンクの一部とから前記パッシベーション層を同時に除去し、前記可溶性リンクの表面（４８）および前記ボンディング・パッド領域の表面（４６）を露出させる工程と
を備えた
方法。 - 前記第１の誘電体層（１４）および前記第２の誘電体層（３０）が、誘電率が約３．０未満の誘電体材料から成る
ことを特徴とする、
請求項１に記載の方法。 - 前記最終金属層（３８）がアルミニウム金属から成る
ことを特徴とする、
請求項１に記載の方法。 - 前記充填工程で使用する導電金属および前記最終金属層（３８）がアルミニウム金属から成る
ことを特徴とする、
請求項１に記載の方法。 - 前記下に存在する金属相互接続層（１８）が銅金属から成る
ことを特徴とする、
請求項１に記載の方法。 - さらに、
前記導電金属で前記ビアを充填する工程の前に、前記ビアに障壁層（３６）を付着する工程
を備えた、
請求項１に記載の方法。 - 前記パッシベーション層（４４）を前記可溶性リンク（４０）の全面に付着し、前記パッシベーション層をパターニングする前記工程において、前記可溶性リンク上のパッシベーション層を一部またはすべて除去して溶断ゾーンを画定する
ことを特徴とする、
請求項１に記載の方法。 - 前記パッシベーション層の厚さが約１マイクロメートルである
ことを特徴とする、
請求項１に記載の方法。 - 前記パッシベーション層が、酸化シリコン、窒化シリコン、シリコン・オキシナイトライド、およびこれらの混合物から成る群から選択した材料から成る
ことを特徴とする、
請求項１に記載の方法。 - 前記溶断ゾーンが、前記パッシベーション層が存在しない、前記可溶性リンクの領域を画定している
ことを特徴とする、
請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/894,337 US6559042B2 (en) | 2001-06-28 | 2001-06-28 | Process for forming fusible links |
| PCT/US2002/020749 WO2003003443A1 (en) | 2001-06-28 | 2002-06-27 | Process for forming fusible links |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005529477A true JP2005529477A (ja) | 2005-09-29 |
Family
ID=25402938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003509522A Pending JP2005529477A (ja) | 2001-06-28 | 2002-06-27 | 集積回路における可溶性リンクの形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6559042B2 (ja) |
| EP (1) | EP1399958A4 (ja) |
| JP (1) | JP2005529477A (ja) |
| CN (1) | CN1315166C (ja) |
| DE (1) | DE10226571A1 (ja) |
| TW (1) | TW583750B (ja) |
| WO (1) | WO2003003443A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| US6975016B2 (en) | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6887769B2 (en) * | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6709980B2 (en) * | 2002-05-24 | 2004-03-23 | Micron Technology, Inc. | Using stabilizers in electroless solutions to inhibit plating of fuses |
| US6737345B1 (en) * | 2002-09-10 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Scheme to define laser fuse in dual damascene CU process |
| US6750129B2 (en) * | 2002-11-12 | 2004-06-15 | Infineon Technologies Ag | Process for forming fusible links |
| TW200531253A (en) * | 2003-09-19 | 2005-09-16 | Koninkl Philips Electronics Nv | Fuse structure for maintaining passivation integrity |
| US6876058B1 (en) * | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| US7397968B2 (en) * | 2003-10-29 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | System and method for tone composition |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| US7300825B2 (en) * | 2004-04-30 | 2007-11-27 | International Business Machines Corporation | Customizing back end of the line interconnects |
| US20050250256A1 (en) * | 2004-05-04 | 2005-11-10 | Bing-Chang Wu | Semiconductor device and fabricating method thereof |
| JP4401874B2 (ja) * | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
| CN100390952C (zh) * | 2005-05-27 | 2008-05-28 | 联华电子股份有限公司 | 切断熔丝结构的方法 |
| JP4610008B2 (ja) * | 2005-09-26 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| US20070238304A1 (en) * | 2006-04-11 | 2007-10-11 | Jui-Hung Wu | Method of etching passivation layer |
| US20070241411A1 (en) * | 2006-04-12 | 2007-10-18 | International Business Machines Corporation | Structures and methods for forming sram cells with self-aligned contacts |
| KR100969946B1 (ko) * | 2007-07-24 | 2010-07-14 | 주식회사 이오테크닉스 | 레이저 빔 분할을 이용한 레이저 가공 장치 및 방법 |
| US8310056B2 (en) * | 2009-05-29 | 2012-11-13 | Renesas Electronics Corporation | Semiconductor device |
| EP2492675B1 (en) * | 2011-02-28 | 2019-01-30 | Nxp B.V. | A biosensor chip and a method of manufacturing the same |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| US8946000B2 (en) | 2013-02-22 | 2015-02-03 | Freescale Semiconductor, Inc. | Method for forming an integrated circuit having a programmable fuse |
| US9070687B2 (en) * | 2013-06-28 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self-protecting fuse |
| US20160260794A1 (en) * | 2015-03-02 | 2016-09-08 | Globalfoundries Inc. | Coil inductor |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| EP0762498A3 (en) * | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| US5760674A (en) | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
| KR100241061B1 (ko) * | 1997-07-26 | 2000-02-01 | 윤종용 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
| JPH1187646A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
| US6033939A (en) | 1998-04-21 | 2000-03-07 | International Business Machines Corporation | Method for providing electrically fusible links in copper interconnection |
| US6160302A (en) | 1998-08-31 | 2000-12-12 | International Business Machines Corporation | Laser fusible link |
| US6277737B1 (en) * | 1998-09-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor processing methods and integrated circuitry |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| US6375159B2 (en) * | 1999-04-30 | 2002-04-23 | International Business Machines Corporation | High laser absorption copper fuse and method for making the same |
| JP4037561B2 (ja) * | 1999-06-28 | 2008-01-23 | 株式会社東芝 | 半導体装置の製造方法 |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| JP3506369B2 (ja) * | 1999-07-06 | 2004-03-15 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
| US6180503B1 (en) | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| US6753563B2 (en) * | 2000-12-05 | 2004-06-22 | Texas Instruments Incorporated | Integrated circuit having a doped porous dielectric and method of manufacturing the same |
| US6348398B1 (en) * | 2001-05-04 | 2002-02-19 | United Microelectronics Corp. | Method of forming pad openings and fuse openings |
-
2001
- 2001-06-28 US US09/894,337 patent/US6559042B2/en not_active Expired - Lifetime
-
2002
- 2002-06-14 DE DE10226571A patent/DE10226571A1/de not_active Withdrawn
- 2002-06-27 CN CNB028128249A patent/CN1315166C/zh not_active Expired - Fee Related
- 2002-06-27 JP JP2003509522A patent/JP2005529477A/ja active Pending
- 2002-06-27 EP EP02744765A patent/EP1399958A4/en not_active Withdrawn
- 2002-06-27 WO PCT/US2002/020749 patent/WO2003003443A1/en active Application Filing
- 2002-06-28 TW TW091114364A patent/TW583750B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003003443A1 (en) | 2003-01-09 |
| DE10226571A1 (de) | 2003-01-16 |
| CN1628378A (zh) | 2005-06-15 |
| EP1399958A4 (en) | 2010-08-25 |
| CN1315166C (zh) | 2007-05-09 |
| US6559042B2 (en) | 2003-05-06 |
| EP1399958A1 (en) | 2004-03-24 |
| TW583750B (en) | 2004-04-11 |
| US20030003703A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005529477A (ja) | 集積回路における可溶性リンクの形成方法 | |
| US6013581A (en) | Method for preventing poisoned vias and trenches | |
| US6911397B2 (en) | Method of forming dual damascene interconnection using low-k dielectric | |
| US6468894B1 (en) | Metal interconnection structure with dummy vias | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| US6268283B1 (en) | Method for forming dual damascene structure | |
| US6864124B2 (en) | Method of forming a fuse | |
| US6468898B1 (en) | Method of manufacturing semiconductor device | |
| US6235628B1 (en) | Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
| US6750129B2 (en) | Process for forming fusible links | |
| US6521524B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
| US20060131756A1 (en) | Semiconductor device with a metal line and method of forming the same | |
| US6383919B1 (en) | Method of making a dual damascene structure without middle stop layer | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| JP5613272B2 (ja) | 半導体装置 | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| US6465340B1 (en) | Via filled dual damascene structure with middle stop layer and method for making the same | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR20050071027A (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |