CN1315166C - 形成可熔断连接的方法 - Google Patents
形成可熔断连接的方法 Download PDFInfo
- Publication number
- CN1315166C CN1315166C CNB028128249A CN02812824A CN1315166C CN 1315166 C CN1315166 C CN 1315166C CN B028128249 A CNB028128249 A CN B028128249A CN 02812824 A CN02812824 A CN 02812824A CN 1315166 C CN1315166 C CN 1315166C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- passivation layer
- fusable link
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000008569 process Effects 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000003989 dielectric material Substances 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000006378 damage Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000001465 metallisation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 71
- 230000007797 corrosion Effects 0.000 description 16
- 238000005260 corrosion Methods 0.000 description 16
- 239000004411 aluminium Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000003466 welding Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 241000406668 Loxodonta cyclotis Species 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OTEKOJQFKOIXMU-UHFFFAOYSA-N 1,4-bis(trichloromethyl)benzene Chemical compound ClC(Cl)(Cl)C1=CC=C(C(Cl)(Cl)Cl)C=C1 OTEKOJQFKOIXMU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229960004643 cupric oxide Drugs 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
在集成电路内形成可熔断连接的方法，包括在一最后的金属层(38)上形成可熔断连接(40)。可熔断连接可以和一个键合焊盘区42同时形成。一层钝化层(44)被淀积上，随之构图以使键合焊盘区和可熔断连接的表面(46，48)被暴露；可熔断连接的被暴露区(48)确定了一个破坏区，该方法可以有利地用于使用铜金属化和低k电介质材料的集成电路的制作中。
Description
技术领域
本发明涉及集成电路制造，更具体地讲，涉及用可熔断连接的集成电路的制造。
背景技术
在集成电路的制造中，在器件逐代更替越出0.25μm设计规则时，现在正在发生从铝金属互连到铜金属互连的转变。由于铝不能可靠地在更小尺寸的电路线中载以电流，金属铝对这些设计规则只有有限的适用性。铜比铝有较低的电阻率，因而在更小的面积内能够载以更多的电流，从而能得到更快和密度较大具有更强计算能力的芯片。在电介质绝缘层方面也正在作改进。二氧化硅传统地被用作绝缘体的首选材料并具有约3.9的介电常数。已经提出新的绝缘材料，如象低k电介质，这将减小互连电容和串扰噪声，从而提高电路性能。这种低k电介质通常包含聚合物并具有小于约3.0的介电常数。低k电介质的某些例子包括聚酰亚胺，碳氟化合物，聚对二苯，氢基硅倍半氧烷(hydrogen silsequioxanes)，苯并环丁烯(benzocyclobutenes)等等。
用铜和低k电介质的集成电路的制造，对半导体制造商提出新的挑战和问题。它导致的一个改变是要实施镶嵌过程以把铜整合进电路。用这种镶嵌过程，要在电介质层中提供确定布线图形的窗口，这窗口从电介质层的一个表面延伸到电介质层的另一表面。接着这些布线图被填充以一种金属，这是用像电镀，无电镀，化学蒸汽淀积，物理蒸汽淀积或这些方法的组合这样的填充技术来实现的。这种方法可以包括电介质表面上金属的平整化，其中用如象化学机械抛光的方法来去除多余的金属。
镶嵌过程用大部分的传统结构，但其建立结构的方法是不同的。镶嵌过程不是在金属薄膜内腐蚀一个图形并围绕以电介质材料，而是在电介质薄膜内腐蚀一个图形，接着在图形内填充以铜，镶嵌过程的一个优点是金属腐蚀被代以更简单的电介质腐蚀作为确定互连线宽度和间距的关键性步骤。在一个单一的镶嵌过程中，在电介质层中附加提供了通孔或开口并填充以金属以提供在不同的布线层之间的接触。在双镶嵌过程中，通孔开口和布线图形开口在填充金属以前都已在电介质层内形成。
集成电路包括通常在硅衬底上制造的大量的半导体器件。为了得到所要的功能，通常要提供许多导体以把所选的器件也耦合在一起。在某些集成电路内，电连接被耦合到熔断器，这些熔断器在集成电路制造后可以被切断或烧断。这些连接通常用激光器或电脉冲来切断或烧断。在动态随机访问存储器(DRAM)电路中，可熔断连接可以被用来以冗余的阵列元素来取代失效的或者有缺陷的存储器阵列元素。为此目的，在集成电路上提供了附加存储器阵列段，作为有缺陷的或失效的段的代替品。在逻辑电路中，熔断器可以用来选择或修改电路的性能或功能。可熔断连接包含这样的金属连线，它能用激光能量或电脉冲，使一部分连接材料汽化和一部分熔化，从而能够迅速地熔断。通常这种可熔断连接是细的并由铝或多晶硅组成。然而把铜和低k材料整合起来对于使用可熔断连接集成电路的制造商提出了新的问题。
在集成电路制造期间，可熔连接通常作为某个金属化层的一部分形成的。通常用位于较低位置的层，如象多晶硅层。这一层将(例如)包括一个DRAM阵列的字线。在用激光能量使该连接打开以前，在可熔断连接上方的中间电介质层有时是完全除去并用一层更薄的保护层代替，绝缘层的除去部分就为激光提供了一条短的均匀的路径并限制所产生的碎片。在其他情况下，该厚的电介质层被腐蚀到在该连接的上方的一个预先确定的厚度，为熔断丝所需的激光能量正比于在熔断丝上方电介质材料的厚度。
在最上方金属化层被构图并淀积了一层最后的钝化层以后，在一个最后的腐蚀步骤中，激光射入的窗口通常被打开。钝化层被构图以对在最上方金属化层中的键合焊盘形成进入窗口以及同时对熔断丝形成进入窗口。在键合焊盘处，该腐蚀必须穿过钝化层以及在键合焊盘上的一层抗反射涂层(ARC)。然而熔断丝窗口必须不仅通过钝化层，还要通过下侧绝缘层的附加厚度。即使用了这样的腐蚀速率选择性，即，使之有利于腐蚀绝缘材料，而不利于腐蚀金属材料，仍然难于既腐蚀整个熔断丝窗口同时又腐蚀键合焊盘窗口，而没有或者由于过腐蚀而使键合焊盘变劣，或者在熔断丝上方留下太多或太少或完全没有绝缘体。在当前的技术中，在键合焊盘上方的ARC必须用饨化层构图的步骤同时被除去。这就要求键合焊盘的显著的过腐蚀并常常导致在熔断丝上方绝缘层的过度的或全部除去。绝缘层的全部除去是特别成问题的，因为这就把熔断丝暴露于大气潮气和腐蚀之中，熔断丝就要受氧化和腐蚀。
铜和低k电介质的整合还使可熔断连接的形成变复杂。某些低k电介质比起传统电介质，如二氧化硅，有相对高的氧扩散常数。形成氧化铜对器件性能是有害的。氧化和腐蚀会导致高的接触电阻，从而阻碍电流通过集成电路。因而，设计能够减小和/或消除铜的氧化的方法是重要的。该方法必须考虑到，选择低k电介质材料将由于其氧扩散性而影响铜的氧化。因而该方法要减少和/或消除低k电介质对于大气的暴露。
因而就有对于改进的可熔断连接设计及其制造方法的需要，而这种制造方法应能够和在半导体制造中正在用的新材料结合起来的。
发明内容
按照本发明，提供了在集成电路内形成可熔断连接的一种方法，它可以用在具有低k电介质材料和铜金属化的电路内。
该方法包括在下面金属互连和第一电介质层的一个平整化的表面上形成一层第二电介质层。在第二电介质层上方淀积一层氧化物层，其厚度能有效地防止在激光熔断过程中氧化物层的碎裂。该氧化物层被构图以形成通过第二电介质层达到下面金属互连的通孔。该通孔被填充以导电金属。在衬底上再淀积一层最后的金属层，并构图以形成可熔断连接，键合焊盘区和所需的布线图形。再淀积一层钝化层，并构图以同时打开键合焊盘区和一部分可熔断连接。最好把本方法和用低k电介质和铜金属层的集成电路制造结合使用。其中可选的，在可熔断连接上淀积钝化层，而所述对钝化层构图的步骤除去在可熔断连接上的一部分或全部钝化层，从而确定一个破坏区。其中，该钝化层包含一种选自由下面的材料构成的组中的材料，该组包括氧化硅、氮化硅、氮氧化硅以及它们的混合物。
本发明的其他特征和优点，对于本领域的技术人员，将从以下详细的叙述和附图得以理解。
附图说明
现参照附图，它们是示例性的，而不是限制性的，其中在几个图中相同的元素用相同的数字表示。
图1A-10是使用可熔断连接的集成电路的各个截面图。
具体实施方式
在以下叙述中，低k电介质层是指这样的材料，它适于用在集成电路等的制造中并具有小于约3.0的介电常数。低k电介质通常能够归于以下三类中的一类：有机的、多孔的，或掺杂氧化物。适用于本发明的有机低k电介质材料的例子包括聚酰亚胺，苯并环丁烯(benzocyclobutene)，聚对二甲苯，碳氟化合物。多孔低k电介质材料的例子包括纳米玻璃和气凝胶。掺杂氧化物低k电介质材料的例子包括hydrogen silsequioxanes，纳米多孔氧化物和掺碳二氧化硅。其他低k电介质材料，由于有了本发明公开的提示，对于本领域的技术人员将是显而易见的。
现转向图1A-10，其中给出了具有铜互连和低k电介质层的集成电路的制造通常所用的双镶嵌流程。画出的镶嵌流程只是示例性的。应当理解到可以用各种过程来把铜和低k电介质整合进集成电路，而不要把此处所示的过程当作限制性的。其他适用于本发明的整合过程，由于有了本发明公开的提示，对于本领域的技术人员将是显而易见的。
图中给出该镶嵌过程，这过程发生在一个下方的、总体标号为10的金属层上，它有已经完成的金属互连和电介质层。该金属层是用像铝，铜，钨，一种铝合金，一种钨合金，或一种铜合金形成的。金属互连最好是铜，而电介质层最好是一种低k材料。更为优选地，该低k电介质层是用一种品牌为SILK，(介电常数K＝2.65)可从Dow化学公司买到的聚合物电介质。本实施方案的电路设计包含一个逻辑的，静态随机存储器(SRAM)或DRAM阵列，它有一个或多个冗余段，位于邻近主存储阵列的一个区域内。该逻辑的SRAM或DRAM集成电路的元件在芯片其他位置同时形成。每一层铜互连制造的第一步是淀积一层氮化物硅或碳化硅的薄电介质帽层12，如图1A中所示。例如，适于用在本发明中的薄电介质帽层材料可以从Applied Materials公司买到，其品牌为BLOK。该电介质帽层起到阻挡铜在金属层之间的扩散和在电介质腐蚀过程中的腐蚀终止的作用。在图1B，在帽层和腐蚀终止层淀积后，立即淀积一层厚的低k电介质层14。该低k电介质材料可以在它上表面有一薄层氧化物。用常规的光刻工艺，通过用光致抗蚀剂作为掩膜材料来形成如图1C所示的通孔20，使电介质层形成图形。光致抗蚀剂16被涂在低k电介质层14上，通过曝光于激活能量而形成图形，之后再定影以形成一个凹凸象。在图1D中，接着用本领域的技术人员所熟知的常规腐蚀方法，把该凹凸象部分地腐蚀进电介质层。该光刻过程重复进行，以形成一个沟槽层并随后被腐蚀，如图1E和1F所示。
在图1G-1I所示，用一种铜金属淀积方法以填充被腐蚀和脱去过程所留下的空间，从而形成一层附加金属层。目前的铜淀积过程可能需要为之后的铜淀积先淀积一层籽层17，如图1G所示。在铜18被淀积后，接着通常用化学-机械抛光方法把芯片表面平整化。这些过程可以重复，从而形成集成电路。
如图1J所示，在平整化表面上形成一层电介质帽层30，该电介质帽层最好用氮化硅或碳化硅，例如BLOK品牌的材料来形成。接着再淀积一层氧化物层32。这层氧化物层要足够厚以承受激光熔断处理，而不会碎裂从而把下面低k电介质层暴露出来。氧化物层的碎裂是有害的，因为碎裂的形成把下面低k电介质层暴露于大气。因为低k电介质层比起用像二氧化硅这样更加传统的材料具有较高的氧扩散常数，这种破裂就能造成问题。碎裂允许低k电介质曝露于大气，之后就能引起嵌入的下面的铜金属区域氧化和/或腐蚀。
通孔34是用常规光刻的方法在氧化物层和电介质层内形成的。该通孔最好衬以一层薄的扩散阻挡层36，如图1K所示。该扩散阻挡层可以用溅射方法来淀积。扩散阻挡层防止在铜金属区域和以后的金属层，也即铝之间的内-扩散。另外，该阻挡层为铝层提供了一个底层。对于阻挡层的合适的材料包括钛，氮化钛，钽，氮化钽，钨和氮化钨。其他的阻挡层材料，由于有了本发明公开的提示，对于本领域的技术人员是显而易见的。
如图1L-1N所示，该通孔被金属化和填充。该通孔最好填充以铝或一种铝合金。其他导电材料也可以用来填充通孔，例如铜，钨，一种钨合金或一种铜合金。接着用铝来形成在集成电路中的最后的金属层38。请注意，如果用来填充通孔的导电材料和用于最后金属层的材料相同的话，就能用单一的金属化过程。虽然这里用了金属铝，但也能用其他金属，这对于本领域的技术人员是显然的。最好用铝既填充通孔又形成最后的金属层。接着铝层被构图以形成可熔断连接40以及确定键合焊盘区42，以及为电路设计所需的布线或其他等等，接着淀积一层钝化层(44)，其厚度从约1微米到几个微米。就如同本技术领认所认识到的那样，钝化层是在制造过程的结尾才加上的，以防止在封装过程中通过化学作用，腐蚀或处理而引起电学性质的恶化。该钝化层，通常是二氧化硅或氮化硅，包护了下面的电路不受潮气或污染。接着用熟知的光刻技术和等离子体腐蚀或反应离子腐蚀(RIE)方法在钝化层上形成图形，再用腐蚀性气体等来加深开口以穿过钝化层并对于键合焊盘区42建立一个开口46和熔断区开口48。以这样的方式，确定可熔断连接40和键合焊盘区42的表面就被暴露。请注意，不象以前技术中的可熔断连接，该可熔断连接不包含一层薄的氧化物层以确定可熔断连接的可破坏部分。该钝化层也可以用光敏的聚酰亚胺，本领域的技术人员通常称为PSPI，来构图。该熔断区开口48确定了可熔断连接40的破坏区。也即，在打开可熔断连接，即破坏区时，碎片和产生的物质被包含在开口48之内。
可熔断连接能够用常规的激光处理的方法打开。它的一个优点是前面所述的方法允许激光熔断但又不会使下面的氧化物层碎裂。因而，铜金属层嵌入低k电介质中并防止了暴露在大气中。
工业应用
已经描述了在集成电路内制造可熔断连接的一种方法，它包括在最后金属化层内形成可熔断连接。该方法以及所得到的结构允许铜和低k电介质整合到集成电路设计中去。作为其结果，铜区域被保护，使之不会由于暴露在空气中而出现退化效应。该可熔断连接最好构图并在铜和低k电介质层上方形成。该方法和结构的一个重大优点是得到一个更加容易控制的和更简单的流程。下方铜金属区的腐蚀和氧化被减至最少和/或被消除，这样就极大提高了这些材料应用的性能。在最后的金属化层中，除了形成可熔断连接以外，该层还能用于形成导线丝键合焊盘和形成所要求的布线图形。
虽然已经画出并叙述了本发明的优点实施方案，但可以在不越出本发明的精神和范围的情况下对它作各种修改和替代。因而，应当理解到，上述对本发明的叙述，只是用来说明，而不构成限制。
Claims (10)
1.一种在集成电路内形成可熔断连接的方法，包含以下步骤：
在下方金属互连(18)和第一电介质层(14)的一个平面化表面上，形成第二电介质层(30)；
在第二介质层(30)上淀积一氧化物层(32)，其厚度可以有效地防止该氧化物层在激光熔断过程中的碎裂；
在氧化物层和第二电介质层中形成通孔(34)，使其延伸到达下方的金属互连；
用一种导电金属填充该通孔；
在氧化物层(32)上形成一层最后的金属层(38)；
对最后的金属层构图，以形成可熔断连接(40)，键合焊盘区(42)和布线；
在构图后的金属层(38)上淀积一钝化层(44)；以及
对钝化层构图，以同时从键合焊盘区和一部分可熔断连接上除去钝化层，其中可熔断连接的一个表面和键合焊盘区的一个表面被暴露出来。
2.根据权利要求1的方法，其特征在于，第一电介质层(14)是具有小于3.0的介电常数的电介质材料层。
3.根据权利要求1的方法，其特征在于，最后的金属层(38)包含铝金属。
4.根据权利要求1的方法，其特征在于，在所述填充步骤中的导电金属和最后金属层(38)包含铝金属。
5.根据权利要求1的方法，其特征在于，下方的金属互连层(18)包含铜金属。
6.根据权利要求1的方法，还包含在用导电金属填充通孔以前，在该通孔内淀积一阻挡层(36)。
7.根据权利要求1的方法，其特征在于，在可熔断连接(40)上淀积钝化层(44)，而所述对钝化层构图的步骤除去在可熔断连接上的一部分或全部钝化层，从而确定一个破坏区。
8.根据权利要求1的方法，其特征在于，该钝化层有约1微米的厚度。
9.根据权利要求1的方法，其特征在于，该钝化层包含一种选自由下面的材料构成的组中的材料，该组包括氧化硅、氮化硅、氮氧化硅以及它们的混合物。
10.根据权利要求7的方法，其特征在于，所述破坏区确定了可熔断连接的一个没有钝化层的区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/894,337 US6559042B2 (en) | 2001-06-28 | 2001-06-28 | Process for forming fusible links |
| US09/894,337 | 2001-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1628378A CN1628378A (zh) | 2005-06-15 |
| CN1315166C true CN1315166C (zh) | 2007-05-09 |
Family
ID=25402938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028128249A Expired - Fee Related CN1315166C (zh) | 2001-06-28 | 2002-06-27 | 形成可熔断连接的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6559042B2 (zh) |
| EP (1) | EP1399958A4 (zh) |
| JP (1) | JP2005529477A (zh) |
| CN (1) | CN1315166C (zh) |
| DE (1) | DE10226571A1 (zh) |
| TW (1) | TW583750B (zh) |
| WO (1) | WO2003003443A1 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664141B1 (en) * | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6479308B1 (en) * | 2001-12-27 | 2002-11-12 | Formfactor, Inc. | Semiconductor fuse covering |
| US6661085B2 (en) * | 2002-02-06 | 2003-12-09 | Intel Corporation | Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack |
| US6975016B2 (en) | 2002-02-06 | 2005-12-13 | Intel Corporation | Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof |
| US6887769B2 (en) * | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6709980B2 (en) * | 2002-05-24 | 2004-03-23 | Micron Technology, Inc. | Using stabilizers in electroless solutions to inhibit plating of fuses |
| US6737345B1 (en) * | 2002-09-10 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Scheme to define laser fuse in dual damascene CU process |
| US6750129B2 (en) * | 2002-11-12 | 2004-06-15 | Infineon Technologies Ag | Process for forming fusible links |
| TW200531253A (en) * | 2003-09-19 | 2005-09-16 | Koninkl Philips Electronics Nv | Fuse structure for maintaining passivation integrity |
| US6876058B1 (en) * | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| US7397968B2 (en) * | 2003-10-29 | 2008-07-08 | Hewlett-Packard Development Company, L.P. | System and method for tone composition |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| US7300825B2 (en) * | 2004-04-30 | 2007-11-27 | International Business Machines Corporation | Customizing back end of the line interconnects |
| US20050250256A1 (en) * | 2004-05-04 | 2005-11-10 | Bing-Chang Wu | Semiconductor device and fabricating method thereof |
| JP4401874B2 (ja) | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7087538B2 (en) * | 2004-08-16 | 2006-08-08 | Intel Corporation | Method to fill the gap between coupled wafers |
| CN100390952C (zh) * | 2005-05-27 | 2008-05-28 | 联华电子股份有限公司 | 切断熔丝结构的方法 |
| JP4610008B2 (ja) * | 2005-09-26 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| US20070238304A1 (en) * | 2006-04-11 | 2007-10-11 | Jui-Hung Wu | Method of etching passivation layer |
| US20070241411A1 (en) * | 2006-04-12 | 2007-10-18 | International Business Machines Corporation | Structures and methods for forming sram cells with self-aligned contacts |
| KR100969946B1 (ko) * | 2007-07-24 | 2010-07-14 | 주식회사 이오테크닉스 | 레이저 빔 분할을 이용한 레이저 가공 장치 및 방법 |
| US8310056B2 (en) * | 2009-05-29 | 2012-11-13 | Renesas Electronics Corporation | Semiconductor device |
| EP2492675B1 (en) * | 2011-02-28 | 2019-01-30 | Nxp B.V. | A biosensor chip and a method of manufacturing the same |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| US8946000B2 (en) | 2013-02-22 | 2015-02-03 | Freescale Semiconductor, Inc. | Method for forming an integrated circuit having a programmable fuse |
| US9070687B2 (en) | 2013-06-28 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self-protecting fuse |
| US20160260794A1 (en) * | 2015-03-02 | 2016-09-08 | Globalfoundries Inc. | Coil inductor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455194A (en) * | 1982-03-18 | 1984-06-19 | Fujitsu Limited | Method for producing a semiconductor device |
| US5585662A (en) * | 1992-02-24 | 1996-12-17 | Nec Corporation | Semiconductor integrated circuit device with breakable fuse element covered with exactly controlled insulating film |
| US5872390A (en) * | 1995-08-28 | 1999-02-16 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| US6040614A (en) * | 1997-09-02 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including a capacitor and a fuse element |
| CN1272694A (zh) * | 1999-04-30 | 2000-11-08 | 国际商业机器公司 | 高激光吸收的铜熔丝及其制造方法 |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760674A (en) | 1995-11-28 | 1998-06-02 | International Business Machines Corporation | Fusible links with improved interconnect structure |
| KR100241061B1 (ko) * | 1997-07-26 | 2000-02-01 | 윤종용 | 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치 |
| US6033939A (en) | 1998-04-21 | 2000-03-07 | International Business Machines Corporation | Method for providing electrically fusible links in copper interconnection |
| US6160302A (en) | 1998-08-31 | 2000-12-12 | International Business Machines Corporation | Laser fusible link |
| US6277737B1 (en) * | 1998-09-02 | 2001-08-21 | Micron Technology, Inc. | Semiconductor processing methods and integrated circuitry |
| JP4037561B2 (ja) * | 1999-06-28 | 2008-01-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3506369B2 (ja) * | 1999-07-06 | 2004-03-15 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
| US6562674B1 (en) * | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| US6180503B1 (en) | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| US6753563B2 (en) * | 2000-12-05 | 2004-06-22 | Texas Instruments Incorporated | Integrated circuit having a doped porous dielectric and method of manufacturing the same |
| US6348398B1 (en) * | 2001-05-04 | 2002-02-19 | United Microelectronics Corp. | Method of forming pad openings and fuse openings |
-
2001
- 2001-06-28 US US09/894,337 patent/US6559042B2/en not_active Expired - Lifetime
-
2002
- 2002-06-14 DE DE10226571A patent/DE10226571A1/de not_active Withdrawn
- 2002-06-27 WO PCT/US2002/020749 patent/WO2003003443A1/en active Application Filing
- 2002-06-27 CN CNB028128249A patent/CN1315166C/zh not_active Expired - Fee Related
- 2002-06-27 EP EP02744765A patent/EP1399958A4/en not_active Withdrawn
- 2002-06-27 JP JP2003509522A patent/JP2005529477A/ja active Pending
- 2002-06-28 TW TW091114364A patent/TW583750B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455194A (en) * | 1982-03-18 | 1984-06-19 | Fujitsu Limited | Method for producing a semiconductor device |
| US5585662A (en) * | 1992-02-24 | 1996-12-17 | Nec Corporation | Semiconductor integrated circuit device with breakable fuse element covered with exactly controlled insulating film |
| US5872390A (en) * | 1995-08-28 | 1999-02-16 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| US6040614A (en) * | 1997-09-02 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including a capacitor and a fuse element |
| US6162686A (en) * | 1998-09-18 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method for forming a fuse in integrated circuit application |
| CN1272694A (zh) * | 1999-04-30 | 2000-11-08 | 国际商业机器公司 | 高激光吸收的铜熔丝及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6559042B2 (en) | 2003-05-06 |
| EP1399958A1 (en) | 2004-03-24 |
| CN1628378A (zh) | 2005-06-15 |
| EP1399958A4 (en) | 2010-08-25 |
| DE10226571A1 (de) | 2003-01-16 |
| TW583750B (en) | 2004-04-11 |
| WO2003003443A1 (en) | 2003-01-09 |
| US20030003703A1 (en) | 2003-01-02 |
| JP2005529477A (ja) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1315166C (zh) | 形成可熔断连接的方法 | |
| US6888215B2 (en) | Dual damascene anti-fuse with via before wire | |
| KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
| US6864124B2 (en) | Method of forming a fuse | |
| US8772156B2 (en) | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications | |
| US6750129B2 (en) | Process for forming fusible links | |
| JP2005512322A (ja) | バリア層接着が改善された配線 | |
| US9064871B2 (en) | Vertical electronic fuse | |
| JP3974039B2 (ja) | 表面を自己保護したＣｕレーザーヒューズ | |
| US6518643B2 (en) | Tri-layer dielectric fuse cap for laser deletion | |
| US6156588A (en) | Method of forming anti-fuse structure | |
| JP3584928B2 (ja) | 半導体装置 | |
| JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
| US20190326215A1 (en) | Metal embedded low-resistance beol antifuse | |
| US7648870B2 (en) | Method of forming fuse region in semiconductor damascene process | |
| JP4258914B2 (ja) | 半導体装置 | |
| CN113394193B (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 | |
| KR100462759B1 (ko) | 확산 장벽층을 갖는 금속 배선 및 그 제조 방법 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100246191B1 (ko) | 반도체 장치의 다층의 안티퓨즈 제조방법 | |
| KR100714026B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000027708A (ko) | 반도체 소자의 금속 배선층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070509 Termination date: 20110627 |