CN1272694A - 高激光吸收的铜熔丝及其制造方法 - Google Patents

高激光吸收的铜熔丝及其制造方法 Download PDF

Info

Publication number
CN1272694A
CN1272694A CN00106706A CN00106706A CN1272694A CN 1272694 A CN1272694 A CN 1272694A CN 00106706 A CN00106706 A CN 00106706A CN 00106706 A CN00106706 A CN 00106706A CN 1272694 A CN1272694 A CN 1272694A
Authority
CN
China
Prior art keywords
conductor
fuse
copper
cap rock
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00106706A
Other languages
English (en)
Other versions
CN1183591C (zh
Inventor
T·H·多布斯佩克
W·T·穆特斯夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1272694A publication Critical patent/CN1272694A/zh
Application granted granted Critical
Publication of CN1183591C publication Critical patent/CN1183591C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)
  • Conductive Materials (AREA)

Abstract

一种高激光吸收的铜熔丝可以使消掉导体的熔丝部分所需要的激光能量最少。该类熔丝结构允许形成能够用相当小的入射能量消除的铜熔丝。金属布线含有一种熔丝连线段,其中该熔丝连线段由至少两种金属的叠层构成。叠层金属的底层材料是导电铜导体,盖层金属是钨或钛-钨复合材料,其厚度和光特性选择为使盖层金属与底层金属的结合提供对入射红外能量的高吸收特性。公开了在整个熔丝连线上或在选择部分的熔丝连线上提供盖层材料的制造方法。

Description

高激光吸收的铜熔丝及其制造方法
本发明涉及用于集成电路器件的熔丝元件,具体说,涉及能利用激光辐射消掉的熔丝连线结构。本发明还涉及制造熔丝连线的方法。
半导体芯片中一般采用熔丝提供冗余、芯片电识别及功能定制。对于具有三层(或更多层)布线的设计来说,熔丝一般由一层布线的一段形成,这一层通常是最后的金属层或倒数第二个金属层即“最后的金属层减一”布线层。
熔断是指金属熔丝线的一段消掉。完成这一过程的一个标准方式是将该段暴露于来自一般具有红外波长的激光的短的高强度脉冲的光能。金属线吸收激光能量,熔化并断裂,破坏了线的连续性,引起高电阻,即开路线。可用探测电路探测该熔丝段的电阻。激光熔丝消掉或修整技术已广泛应用于存储器和逻辑集成电路的制造中。
熔丝制造利用了从红外光传递能量的优点。激光允许精确地选择和照射集成电路段。利用这种消掉熔丝连线的技术有助IC的制造。例如,于1997年3月4日授予Lee等人题为“集成电路器件中有效激光熔断的熔丝元件(FUSE ELEMENT FOR EFFECTIVE LASER BLOW INAN INTEGRATED CIRCUIT DEVICE)”的美国专利5608257中,教导了一种增加激光能量吸收的熔丝结构,该结构具有熔掉的连接两段互连线的细长熔丝连线,与熔丝连线一体且共面以便每个翼片从熔丝连线横向延伸出的多个翼片,及定位在熔丝连线之下以反射所加激光能量的反射板。通过在熔丝连线上附加结构(翼片和反射板),可以使熔丝吸收更多红外激光能量。所以可以使消掉熔丝所需要的入射能量最小。
在一些电路中,例如CMOS逻辑电路中,熔丝在各阵列中彼此靠近。在施加红外激光烧断特定熔丝时,熔丝的这种接近程度形成了技术上的难题。束能量的不良反射和熔丝烧断的爆炸效应会负面影响与烧断熔丝连线相邻的任何元件。
于1995年5月30日授予Gilmour等人的题为“陈列熔丝损伤保护器件及其制作方法(ARRAY FUSE DAMAGE PROTECTION DEVICES ANDFABRICATION MEHTOD)”的美国专利申请NO.5,420,455中,教导了一种限制这些反射的方法,即邻近某熔丝结构附加不易碎高熔点阻挡层,防止束能量和熔丝烧断效应达到或影响电路中任何相邻元件。这些阻挡层用作相邻结构的保护屏。
这些阵列中的内部元件尺寸保持基本特性。然而,技术的进步要求这些尺寸不断变小。
随着熔丝连线金属的反射、质量和熔点的增加,要求更高的激光能量和更长(或更多)的激光脉冲实现可熔连线的消掉。这些更高的能量和更长的脉冲给相邻和底下的结构例如熔丝区下的硅提供引起对层间介质氧化物和相邻熔丝布线严重损伤的足够能量。此外,由于铜有高反射率,所以较难用红外激光尤其是用激光熔断仪一般采用的1.0-1.4mm波长范围的光消掉铜熔丝。
考虑到现有技术的问题和缺点,本发明的目的是提供一种可熔连线结构,及其制造方法,在暴露于能量水平低于目前烧断熔丝连线所要求的能量的红外激光能量束时,能够消掉高反射高熔点导体。
本发明再一目的是提供一种对红外光的吸收增加的可熔连线。
本发明又一目的是提供一种可熔连线,允许熔丝阵列靠近设置,但在消掉熔丝期间不会对相邻结构造成结构损伤,同时相邻结构之间不需要保持阻挡层。
本发明其它一些优点部分是很显然的,另一些部分由说明书呈现。
本发明实现了对所属领域技术人员来说很明显的上述和其它目的和优点,根据本发明的第一方面,提供一种具有会因辐射而显著改变给定导电特性的导体,该导体包括导电体,该导电体具有基本上对辐射不敏感的第一材料的第一层,和对辐射敏感的第二材料的第二层。第二材料对红外能谱的激光发射辐射敏感。第一材料是主要导电体,第二材料是复合导电体,从而在与主要导电体结合时提供高红外能量吸收结构。
第一材料是铜,第二材料是钨或钛钨复合材料。红外能谱包括波长为1.0-1.4mm的能量。第一材料的第一层的厚度大于或等于500埃,第二材料的第二层的厚度大于或等于500埃。
根据第二方面,本发明旨在提供一种能够被预定波长的激光辐射选择性开口的可熔连线,包括:基本上不吸收预定波长的辐射的第一导体;基本上吸收预定波长的辐射的第二导体。
根据第三方面,本发明旨在提供一种具有会因红外辐射而显著改变给定导电特性的熔丝连线,包括:第一层铜和第二金属层,其中第二金属层是对红外辐射敏感的钨或钛-钨。红外辐射包括波长在1.0-1.4mm的能量。
根据第四方面,本发明旨在提供一种在半导体衬底上形成对入射的红外辐射敏感的导体的方法,包括以下步骤:a)在半导体衬底上形成镶嵌铜布线底层;b)使铜底层凹下第一预定厚度;c)在铜底层上,以第二预定厚度,淀积金属盖层,该层具有比铜底层吸收更多红外辐射的光特性;及d)抛光金属盖层,去掉额外的金属,使金属盖层整体覆盖于铜底层上。
该方法还包括以下步骤:e)完成集成电路的制造或其它钝化工序。
使铜底层凹下的方法步骤(b)还包括利用掩蔽湿法腐蚀。
在方法步骤(c),金属盖层是钨或钛-钨,淀积金属盖层,还包括利用化学汽相淀积技术或溅射技术。掩蔽湿法腐蚀包括过硫酸铵。
根据第五方面,本发明旨在提供一种在半导体衬底上形成对入射的红外辐射敏感的导体的方法,包括以下步骤:a)提供其表面上带有集成电路器件结构的半导体衬底;b)在衬底表面和集成电路器件结构上施加氧化硅层;c)在氧化硅层上施加第一光刻胶掩模,界定出熔丝连线的轮廓;d)成像并腐蚀第一光刻胶掩模,以第一预定深度,在氧化硅层中形成熔丝连线;e)在氧化硅层上施加第二光刻胶掩模;f)成像并腐蚀第二光刻胶掩模形成通孔;g)剥离第二光刻胶掩模,并在熔丝连线和通孔内淀积第一导电材料;h)使第一导电材料凹下第二预定深度;i)在凹下区内淀积第二材料,以便在第二材料与第一导电材料结合时,这种结合能够比第一导电材料单独时吸收更多的红外辐射;及j)平面化熔丝连线,并在其上施加保护钝化层。
腐蚀第一光刻胶掩模到第一预定深度包括腐蚀到大于或等于500埃的深度。
在步骤(g),淀积第一导电材料的步骤,包括淀积铜金属。在步骤(h),第二预定深度大于或等于500埃。另外,在步骤(i),第二材料包括钨复合材料。
根据第六方面,本发明旨在提供一种在半导体衬底的导体上选择地形成对入射的红外辐射敏感的熔丝的方法,包括以下步骤:a)提供其表面上带有集成电路器件结构的半导体衬底;b)在衬底表面和集成电路器件结构上施加氧化硅层;c)在氧化硅层上施加第一光刻胶掩模,界定出熔丝连线的轮廓;d)成像并腐蚀第一光刻胶掩模,以第一预定深度,在氧化硅层中形成熔丝连线;e)在氧化硅层上施加第二光刻胶掩模;f)成像并腐蚀第二光刻胶掩模形成通孔;g)剥离第二光刻胶掩模,并在熔丝连线和通孔内淀积第一导电材料;h)在熔丝连线和通孔上施加第三光刻胶掩模,形成用于熔丝的第二预定深度的凹下区;i)在熔丝区内成像并腐蚀第三光刻胶掩模;j)在凹下区中淀积第二材料,以便在第二材料与第一导电材料结合时,这种结合能够比第一导电材料单独时吸收更多的红外辐射;及k)平面化熔丝连线,并在其上施加保护钝化层。
根据第七方面,本发明旨在提供一种在半导体衬底上选择性形成可熔连线的方法,该连线对入射的红外辐射敏感,包括以下步骤:a)在半导体衬底上形成镶嵌铜布线底层;b)施加并成像光刻胶掩模,以限定用于提高对入射红外辐射敏感性的铜布线底层的部分;c)使铜底层的这些部分凹下到第一预定深度;d)去掉光刻胶掩模;e)在铜布线底层上,以第二预定厚度淀积钛-钨金属盖层,该层具有吸收比铜底层更多红外辐射的光特性;及f)抛光金属盖层,去掉额外的金属,使钛-钨金属盖层整体覆盖铜底层。
根据第八方面,本发明旨在提供一种用于IC设计的熔丝结构,包括利用镶嵌工艺限定的盖层和底层布线,所说布线由对1.0-1.4mm波长范围的能量具有高反射性的金属构成。盖层的厚度和光特性使该结构的红外能量吸收最强。底层是主要的铜导体,盖层用作扩散阻挡层。盖层可以是用于Sn的扩散阻挡层。
相信本发明的特征是新颖的,本发明的基本特征具体记载于所附的权利要求书中。附图的目的仅仅是为了展示,未按比例画出。然后,就结构的操作方法而言,可以通过以下结合附图所做的详细介绍最好地理解本发明自身,各附图中:
图1是具有和没有钨盖层的铜熔丝相对于氧化硅(SiO2)厚度的比较吸性特性曲线图。
图2A是其上具有用于成像熔丝线的第一光刻胶的半导体衬底的剖面图。
图2B是其上具有腐蚀形成镶嵌沟槽的氧化层的图2A所示半导体衬底的剖面图。
图2C是还包括施加了用于成像和腐蚀通孔的第二光刻胶的图2B所示半导体衬底的剖面图。
图2D是剥离了抗蚀剂,并用第一导电材料填充了新镶嵌沟槽的图2C所示半导体衬底的剖面图。
图2E是第一导电材料凹下到盖层材料的预定厚度、并且用盖层材料填充了凹下区的图2D所示半导体衬底的剖面图。
图2F是钝化层施加于盖层的上部的图2E所示半导体衬底的剖面图。
图3A是具有用于选择性腐蚀盖层的某区施加的光刻胶的图2D所示半导体衬底的剖面图。
图3B是凹下区中填充了预定光和吸收特性的第二材料、且施加了钝化层的图2E所示半导体衬底的剖面图。
在介绍本发明的优选实施例时,以图1-3为参考,各附图中类似的数字表示本发明的类似结构。附图中没有必要按比例画出各结构。
根据本发明,已发现高激光吸收铜导体可以使消掉熔丝部分所需要的激光能量最小。重要的是,通过提高熔丝连线的吸收性,这种类型的熔丝结构允许形成可以用相当少的入射能量消掉的铜熔丝。这还允许熔丝连线和相邻电路有更近的间隔或更小的尺寸。
本发明使用含有熔丝连线段的金属布线,其中熔丝连线段由至少两种导电金属材料的叠层构成。金属材料叠层的底层膜是集成电路布线的主要导电体。该底层较好是金属铜,尽管也可以采用其它高导电性材料。盖层金属也是导电体。然而,其厚度、组分和光特性选择为使盖层金属与底层金属的结合提供对入射红外能量的高吸收特性。结构的高吸收性更有效地将红外激光能量耦合到熔丝的底层部分,因而使消掉或烧断熔丝所需要的激光能量最少。
除增强熔丝连线的激光能量吸收性外,盖层可以还提供附加的效果。例如,铜底层上的具有10wt%的钛的钛-钨盖层形成为铜的保护层,可以保护铜层不被例如盖层钝化膜的反应离子腐蚀等随后工艺步骤损伤。对于布线键合设计,盖层可以为对钝化通孔区的无电金镀敷提供基底,容易形成缩小(缩小)探测和键合结构。对于C4设计,盖层有助于采用不同的BLM(限制金属化的球)结构,因为它为C4中的例如Sn等金属穿过BLM的穿透提供额外的阻挡膜。被整体覆盖的最后金属线的其它效果是减少或消除对与铜布线上部接触的用于防止铜扩散到氧化物中的氮化层的需要。
图1比较了用钨覆盖铜熔丝时与没有盖层的铜熔丝所吸收的红外激光能量的增加。曲线A表示具有氧化硅(SiO2)钝化膜、但没有盖层的铜熔丝。如图所示,熔丝吸收了大约百分之五(5%)的红外能(1.04mm波长)用于消掉铜导体元件。对于厚从6000埃到0埃的变化厚度的SiO2钝化膜来说,这种吸收相对恒定。(图1的坐标轴上的负号严格说来为便于计算。)曲线B表示具有SiO2钝化层的相同铜熔丝,但该熔丝结构上施加了500埃的钨层作为盖层。这种施加实现了明显的吸性特性。如图所示,吸收的红外激光能量的百分比随SiO2钝化层厚度的改变基本上成正弦变化,但保持在显著增大的35-60%的入射红外激光能量吸收范围内。与没有钨盖层的相同熔丝相比,在该测量波长下,红外激光吸收表现为7-12倍的增加。
下面介绍两种形成所公开结构的方法。第一种方法考虑覆盖整个铜导线以形成熔丝结构。第二种方法选择性腐蚀在底层铜线上关键部位设置该熔丝结构。
图2A-F展示了盖层非选择性施加于铜导体熔丝连线上即盖层不限于底层铜布线的一部分的方法。
图2A中,在半导体衬底10的表面上成像熔丝线。于LM-1结构14之上形成氧化层12。然后,施加光刻胶掩模16,界定熔丝线区15的轮廓。然后,腐蚀氧化物形成镶嵌沟槽18,如图2B所示。然后,如图2C所示,施加第二光刻胶20,用以成像和腐蚀通孔22。该腐蚀开出了向下到达LM-1结构14的通孔22。
如图2D所示,然后,剥离第二抗蚀剂20,留下沟槽,用第一导电材料24填充这种新镶嵌沟槽。这种材料较好是铜或以重量或体积计铜为主的复合材料。然而,也可以采用其它导电金属或金属复合材料,提供与盖层的相互作用,有助于所希望的红外激光吸收。
图2E中,然后,使第一导电材料24凹下到盖层材料需要的厚度。该凹下一般用掩蔽湿法腐蚀进行,例如用过硫酸铵。已发现,对于优选的盖层材料来说,500埃的深度最佳。然后,盖层材料或第二材料26填充在凹下中。第二材料26具有所希望的光特性,以增强对1.0-1.4mm波长范围的红外激光的吸收。如图1所示,优选的钨盖层可以实现该结果。另外,钛占重量的百分之十的钛钨盖层最优选。
最后,如图2F所示,钝化层28施加于图2E所示的熔线结构上,作为保护阻挡层。
在施加盖层期间,如果只希望钛-钨金属复合材料在熔丝区的选择部分时,可以用常规光刻胶掩模限定凹下的铜布线区。图3A和3B示出了这种选择工艺。
图2A-2D表示了开始的四个步骤,以开始该选择工艺。然而,如图3A所示,在剥离了第二抗蚀剂20,并且用第一导电材料24填充了新镶嵌沟槽后,施加第三抗蚀剂30。该抗蚀剂已成像,腐蚀后,只有第一导电金属24的选择部分32凹下到希望的盖层厚度。
图3B中,剥离第三光刻胶30,并用第二材料或盖层26填充选择的凹下部分32。然后,较好是利用化学-机械抛光工艺平面化该第二材料,并与非选择性工艺类似,施加钝化层28。
吸收性盖层与主要的导电的底层的结合提高了一般由高反射性金属例如铜等形成的集成电路金属熔丝的消除率。由于红外能量更有效地耦合到熔丝结构内,所以本发明有益于由厚金属膜形成的熔丝和由非常高熔化温度金属形成的熔丝。在这些情况下,由于入射的激光能量可以最小(相对于只由反射性金属底层自已构成的结构来说),可以避免衬底损伤和对相邻熔丝结构的附带损伤。盖层吸收性金属的厚度可以满足反射性(底层)导体、盖层钝化膜叠层等的要求。该结构适用于大于约500埃的任何厚度的LM导体底层,然而,盖层自身需要厚约500埃,以有助于合适的吸收性。该熔丝结构也可以使用镶嵌抛光工艺限定布线级。
尽管结合特定的优选实施例具体介绍了本发明,但应理解,所属领域的技术人员在上述介绍的教导下,可以做出许多替换、改进和变化。因此,所附的权利要求应包括落入本发明范围和精神实质内的所有替换、改进和变化。

Claims (47)

1.一种具有会因辐射而显著改变给定导电特性的导体,包括具有基本上对所说辐射不敏感的第一材料的第一层和对辐射敏感的第二材料的第二层的导电体。
2.如权利要求1的导体,其中所说第二材料对红外能谱中的激光发射辐射敏感。
3.如权利要求1的导体,其中所说第一材料是主要的导电体,所说第二材料是复合导电体,以便与所说主要的导电体结合时提供高红外能吸收结构。
4.如权利要求3的导体,其中所说第一材料是铜。
5.如权利要求3的导体,其中所说第二材料是钨。
6.如权利要求3的导体,其中所说第二材料是钛-钨复合材料。
7.如权利要求6的导体,其中所说钛-钨复合材料包括按重量计百分之十的钛。
8.如权利要求2的导体,其中所说红外能谱包括波长为1.0-1.4mm范围的能量。
9.如权利要求1的导体,其中所说第二材料层为所说第一材料提供保护层和防扩散阻挡层。
10.如权利要求1的导体,其中所说第一材料的第一层的厚度大于或等于500埃,所说第二材料的第二层的厚度大于或等于500埃。
11.一种可由预定波长的激光辐射选择开口的可熔连线,包括:基本上不吸收所说预定波长的所说辐射的第一导体,和显著吸收所说预定波长的所说辐射的第二导体。
12.如权利要求11的可熔连线,其中所说第一导体包括主要的导电体,所说第二导体是钨或钛-钨复合材料。
13.如权利要求11的可熔连线,其中所说第一导体由铜构成。
14.如权利要求11的可熔连线,其中吸收所说预定波长的所说辐射后,所说连线熔化、膨胀并断裂。
15.如权利要求11的可熔连线,其中所说第二导体为所说第一导体提供扩散阻挡。
16.如权利要求11的可熔连线,其中所说预定波长范围为1.0-1.4mm。
17.一种具有会因辐射而显著改变给定导电特性的可熔连线,包括第一层铜和第二金属层,其中所说第二金属层是对所说红外辐射敏感的钨或钛-钨。
18.如权利要求17的可熔连线,其中所说红外辐射包括1.0-1.4mm波长范围内的能量。
19.一种在半导体衬底上制造对入射的红外辐射敏感的导体的方法,包括以下步骤:
a)在所说半导体衬底上形成镶嵌铜布线底层;
b)使所说铜底层凹下第一预定厚度;
c)在所说铜底层上,以第二预定厚度,淀积金属盖层,该层具有比所说铜底层能吸收更多红外辐射的光的特性;及
d)抛光所说金属盖层,去掉额外的金属,使所说金属盖层整体覆盖于铜底层上。
20.如权利要求19的方法,还包括:
e)完成集成电路的制造或其它钝化程序。
21.如权利要求19的方法,其中使所说铜底层凹下的所说步骤(b)还包括利用掩蔽湿法腐蚀。
22.如权利要求19的方法,其中在所说步骤(c)中,所说金属盖层是钨或钛-钨。
23.如权利要求19的方法,其中淀积金属盖层的所说步骤(c)还包括利用化学汽相淀积技术或溅射技术。
24.如权利要求21的方法,其中所说掩蔽湿法腐蚀包括过硫酸铵。
25.如权利要求19的方法,其中抛光所说金属盖层的所说步骤(d)包括进行化学机械抛光工艺。
26.一种在半导体衬底上形成对入射的红外辐射敏感的导体的方法,包括以下步骤:
a)提供其表面上带有集成电路器件结构的所说半导体衬底;
b)在所说衬底表面和所说集成电路器件结构上施加氧化硅层;
c)在所说氧化硅层上施加第一光刻胶掩模,界定出熔丝连线的轮廓;
d)成像并腐蚀所说第一光刻胶掩模,以第一预定深度,在所说氧化硅层中形成所说熔丝连线;
e)在所说氧化硅层上施加第二光刻胶掩模;
f)成像并腐蚀所说第二光刻胶掩模形成通孔;
g)剥离所说第二光刻胶掩模,并在所说熔丝连线和所说通孔内淀积第一导电材料;
h)使所说第一导电材料凹下第二预定深度;
i)在凹下区内淀积第二材料,以便在所说第二材料与所说第一导电材料结合时,这种结合能够比所说第一导电材料单独时吸收更多的所说红外辐射;及
j)平面化并在所说熔丝连线上施加保护钝化层。
27.如权利要求26的方法,其中腐蚀所说第一光刻胶掩模到第一预定深度的所说步骤(d),包括腐蚀到大于或等于500埃的深度。
28.如权利要求26的方法,其中淀积第一导电材料的所说步骤(g),包括淀积铜金属。
29.如权利要求26的方法,其中所说步骤(h),所说第二预定深度大于或等于500埃。
30.如权利要求26的方法,其中所说步骤(i),所说第二材料包括钨复合材料。
31.如权利要求30的方法,其中所说钨复合材料还包括具有按重量计百分之十的钛的钛-钨复合材料。
32.一种在半导体衬底的导体上选择地形成对入射的红外辐射敏感的熔丝的方法,包括以下步骤:
a)提供其表面上带有集成电路器件的所说半导体衬底;
b)在所说衬底表面和集成电路器件结构上施加氧化硅层;
c)在所说氧化硅层上施加第一光刻胶掩模,界定出熔丝连线的轮廓;
d)成像并腐蚀所说第一光刻胶掩模,以第一预定深度,在所说氧化硅层中形成所说熔丝连线;
e)在所说氧化硅层上施加第二光刻胶掩模;
f)成像并腐蚀所说第二光刻胶掩模形成通孔;
g)剥离所说第二光刻胶掩模,并在所说熔丝连线和所说通孔内淀积第一导电材料;
h)在所说熔丝连线和所说通孔上施加第三光刻胶掩模,形成用于所说熔丝的第二预定深度的凹下区;
i)在所说熔丝区内成像并腐蚀所说第三光刻胶掩模;
j)在所说凹下区中淀积第二材料,以便在所说第二材料与所说第一导电材料结合时,这种结合能够比所说第一导电材料单独时吸收更多的所说红外辐射;及
k)平面化并在所说熔丝连线上施加保护钝化层。
33.如权利要求32的方法,其中腐蚀所说第一光刻胶掩模到第一预定深度的所说步骤(d),包括腐蚀到大于或等于500埃的深度。
34.如权利要求32的方法,其中淀积第一导电材料的所说步骤(g),包括淀积铜金属。
35.如权利要求32的方法,其中在所说步骤(h)中,所说第二预定深度大于或等于500埃。
36.如权利要求32的方法,其中所说步骤(j),所说第二材料包括钨复合材料。
37.如权利要求36的方法,其中所说钨复合材料还包括具有按重量计百分之十的钛的钛-钨复合材料。
38.一种在半导体衬底上选择性形成可熔连线的方法,所说连线对入射的红外辐射敏感,包括以下步骤:
a)在所说半导体衬底上形成镶嵌铜布线底层;
b)施加并成像光刻胶掩模,以限定用于提高对入射红外辐射敏感性的所说铜布线底层的部分;
c)使所说铜底层的所说部分凹下到第一预定深度;
d)去掉所说光刻胶掩模;
e)在所说铜布线底层上,以第二预定厚度淀积钛-钨金属盖层,该层具有吸收比所说铜底层更多所说红外辐射的光特性;及
f)抛光所说金属盖层,去掉额外的金属,使所说钛-钨金属盖层整体覆盖所说铜底层。
39.如权利要求38的方法,其中淀积钛-钨金属盖层的所说步骤(e)包括淀积按重量计具有百分之十的钛的钛-钨金属复合材料。
40.一种用于IC设计的熔丝结构,包括利用镶嵌工艺限定的盖层和底层布线,所说布线由对1.0-1.4mm波长范围的能量具有高反射性的金属构成。
41.如权利要求40的熔丝结构,其中所说盖层的厚度和光特性使该结构的红外能量吸收最强。
42.如权利要求40的熔丝结构,其中所说底层是铜原导体,所说盖层用作扩散阻挡层。
43.如权利要求40的熔丝结构,其中所说盖层可以是用于Sn的扩散阻挡层。
44.如权利要求40的熔丝结构,其中所说盖层包括钨复合材料。
45.如权利要求40的熔丝结构,其中所说盖层包括按重量计具有百分之十钛的钛-钨复合材料。
46.一种在半导体衬底上制造对入射的红外辐射敏感的导体的方法,包括以下步骤:提供基本上对所说辐射不敏感的第一材料的第一层;在其上附加对所说辐射敏感的第二材料的第二层。
47.如权利要求46的方法,其中提供第一材料的第一层的步骤包括在所说半导体衬底上形成铜布线底层,附着所说第二材料的步骤包括淀积具有以大于所说铜底层的量吸收所说辐射的光特性的金属盖层。
CNB001067060A 1999-04-30 2000-04-13 高激光吸收的铜熔丝及其制造方法 Expired - Lifetime CN1183591C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/302915 1999-04-30
US09/302,915 US6375159B2 (en) 1999-04-30 1999-04-30 High laser absorption copper fuse and method for making the same
US09/302,915 1999-04-30

Publications (2)

Publication Number Publication Date
CN1272694A true CN1272694A (zh) 2000-11-08
CN1183591C CN1183591C (zh) 2005-01-05

Family

ID=23169771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001067060A Expired - Lifetime CN1183591C (zh) 1999-04-30 2000-04-13 高激光吸收的铜熔丝及其制造方法

Country Status (11)

Country Link
US (1) US6375159B2 (zh)
EP (1) EP1049164B1 (zh)
JP (1) JP3300328B2 (zh)
KR (1) KR100390691B1 (zh)
CN (1) CN1183591C (zh)
AT (1) ATE270463T1 (zh)
DE (1) DE60011837T2 (zh)
ES (1) ES2221602T3 (zh)
MY (1) MY127042A (zh)
SG (1) SG90128A1 (zh)
TW (1) TW455915B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306589C (zh) * 2002-11-27 2007-03-21 国际商业机器公司 熔丝结构的形成方法
CN1315166C (zh) * 2001-06-28 2007-05-09 国际商业机器公司 形成可熔断连接的方法
CN100438013C (zh) * 2003-07-10 2008-11-26 株式会社瑞萨科技 半导体装置
CN100438012C (zh) * 2000-12-28 2008-11-26 因芬尼昂技术北美公司 自行钝化铜激光熔丝
CN103854973A (zh) * 2012-11-28 2014-06-11 国际商业机器公司 操作器件晶片和叠层结构的方法和处理叠层结构的装置
CN105304610A (zh) * 2014-01-23 2016-02-03 三星电子株式会社 半导体装置及半导体装置的电熔丝结构
CN107112332A (zh) * 2015-01-21 2017-08-29 Jsr株式会社 固体摄像装置、红外线吸收性组合物及平坦化膜形成用硬化性组合物
CN108321062A (zh) * 2018-02-08 2018-07-24 深圳可瑞高新材料股份有限公司 一种电路保护器件及制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6498385B1 (en) * 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6730982B2 (en) * 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse
KR100790976B1 (ko) * 2005-12-29 2008-01-03 삼성전자주식회사 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US20080174022A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
KR100966975B1 (ko) * 2007-12-24 2010-06-30 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
US7737528B2 (en) * 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
US8421186B2 (en) * 2011-05-31 2013-04-16 International Business Machines Corporation Electrically programmable metal fuse
US10903162B2 (en) * 2019-03-05 2021-01-26 International Business Machines Corporation Fuse element resistance enhancement by laser anneal and ion implantation
US11621236B2 (en) * 2019-12-27 2023-04-04 Intel Corporation Electrostatic discharge protection in integrated circuits using positive temperature coefficient material

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647340A (en) * 1986-03-31 1987-03-03 Ncr Corporation Programmable read only memory using a tungsten fuse
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4826785A (en) 1987-01-27 1989-05-02 Inmos Corporation Metallic fuse with optically absorptive layer
JPH07105424B2 (ja) 1991-07-23 1995-11-13 信越半導体株式会社 シリコンウェーハの表面の結合状態及び不純物の評価方法
US5321322A (en) * 1991-11-27 1994-06-14 Aptix Corporation Programmable interconnect architecture without active devices
US5420455A (en) 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
US5472901A (en) 1994-12-02 1995-12-05 Lsi Logic Corporation Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US5608257A (en) 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5731624A (en) 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
JP3667507B2 (ja) * 1997-10-27 2005-07-06 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6061264A (en) * 1998-07-17 2000-05-09 Lsi Logic Corporation Self-aligned fuse structure and method with anti-reflective coating

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438012C (zh) * 2000-12-28 2008-11-26 因芬尼昂技术北美公司 自行钝化铜激光熔丝
CN1315166C (zh) * 2001-06-28 2007-05-09 国际商业机器公司 形成可熔断连接的方法
CN1306589C (zh) * 2002-11-27 2007-03-21 国际商业机器公司 熔丝结构的形成方法
CN100438013C (zh) * 2003-07-10 2008-11-26 株式会社瑞萨科技 半导体装置
CN103854973A (zh) * 2012-11-28 2014-06-11 国际商业机器公司 操作器件晶片和叠层结构的方法和处理叠层结构的装置
CN103854973B (zh) * 2012-11-28 2017-03-01 国际商业机器公司 操作器件晶片和叠层结构的方法和处理叠层结构的装置
CN105304610A (zh) * 2014-01-23 2016-02-03 三星电子株式会社 半导体装置及半导体装置的电熔丝结构
CN105304610B (zh) * 2014-01-23 2018-09-18 三星电子株式会社 半导体装置及半导体装置的电熔丝结构
CN107112332A (zh) * 2015-01-21 2017-08-29 Jsr株式会社 固体摄像装置、红外线吸收性组合物及平坦化膜形成用硬化性组合物
CN108321062A (zh) * 2018-02-08 2018-07-24 深圳可瑞高新材料股份有限公司 一种电路保护器件及制造方法

Also Published As

Publication number Publication date
ATE270463T1 (de) 2004-07-15
TW455915B (en) 2001-09-21
KR100390691B1 (ko) 2003-07-10
JP3300328B2 (ja) 2002-07-08
SG90128A1 (en) 2002-07-23
MY127042A (en) 2006-11-30
DE60011837D1 (de) 2004-08-05
ES2221602T3 (es) 2005-01-01
US6375159B2 (en) 2002-04-23
DE60011837T2 (de) 2005-08-25
EP1049164A1 (en) 2000-11-02
JP2000323580A (ja) 2000-11-24
EP1049164B1 (en) 2004-06-30
CN1183591C (zh) 2005-01-05
KR20000071723A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
CN1183591C (zh) 高激光吸收的铜熔丝及其制造方法
TWI380404B (zh)
US6593160B2 (en) Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power led chip
US6400021B1 (en) Wafer level package and method for fabricating the same
AU713954B2 (en) Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US5103268A (en) Semiconductor device with interfacial electrode layer
US6753210B2 (en) Metal fuse for semiconductor devices
EP1350269B1 (en) Self-passivating cu laser fuse
TW201140719A (en) Semiconductor device having bucket-shaped under-bump metallization and method of forming same
CN101584043A (zh) 不具有端部铝金属层的金属化层堆栈
EP0902474A2 (en) Improved laser fuse links and methods therefor
US10607972B2 (en) Semiconductor devices for integration with light emitting chips and modules thereof
TWI323927B (en) Single passivation layer scheme for forming a fuse
TWI228852B (en) Semiconductor integrated circuit
US6531759B2 (en) Alpha particle shield for integrated circuit
EP1500139A1 (en) Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level
EP0392695A1 (en) Semiconductor device with interfacial electrode layer
KR20040054097A (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
US20020177080A1 (en) Interconnects with dual dielectric spacers and method for forming the same
EP0887858A2 (en) Protection layer for laser blown fuses in semiconductor devices
CN116845168A (zh) Led芯片封装结构和led芯片封装结构的制备方法
JPH10294372A (ja) 半導体集積回路装置
CN1472792A (zh) 同层形成上层熔丝的半导体及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050105

CX01 Expiry of patent term