CN103854973A - 操作器件晶片和叠层结构的方法和处理叠层结构的装置 - Google Patents

操作器件晶片和叠层结构的方法和处理叠层结构的装置 Download PDF

Info

Publication number
CN103854973A
CN103854973A CN201310624785.5A CN201310624785A CN103854973A CN 103854973 A CN103854973 A CN 103854973A CN 201310624785 A CN201310624785 A CN 201310624785A CN 103854973 A CN103854973 A CN 103854973A
Authority
CN
China
Prior art keywords
wafer
connected structure
operator
laminated construction
bond layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310624785.5A
Other languages
English (en)
Other versions
CN103854973B (zh
Inventor
党兵
J·U·尼克伯克
C·K-I·曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103854973A publication Critical patent/CN103854973A/zh
Application granted granted Critical
Publication of CN103854973B publication Critical patent/CN103854973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y10T156/1917—Electromagnetic radiation delaminating means [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种操作器件晶片和叠层结构的方法和处理叠层结构的装置。提供用于通过使用包含一个或多个可释放层的接合结构暂时使操作器晶片与器件晶片接合的结构和方法，这些可释放层吸收长波长红外辐射以通过红外辐射烧蚀实现晶片脱粘。

Description

操作器件晶片和叠层结构的方法和处理叠层结构的装置
技术领域
本发明一般涉及晶片操作技术，特别是涉及用于通过使用包含一个或多个可释放层的接合结构暂时使操作器晶片（handler wafer）与器件晶片接合的结构和方法，该可释放层吸收红外辐射以通过红外辐射烧蚀实现晶片脱粘。
背景技术
在半导体晶片处理的领域中，对于大规模集成、高密度硅封装的越来越多的需求导致制作的半导体裸片非常薄。例如，对于一些应用，硅（Si）晶片被后侧研磨并被抛光到50μm或更薄的厚度。虽然单晶Si具有非常高的机械强度，但Si晶片和/或芯片在变薄时会变脆。诸如硅直通（TSV）处理、抛光和切割的处理步骤还会引入缺陷，这进一步降低减薄的晶片或芯片的机械强度。因此，操作减薄的Si晶片对于大多数的自动化设备提出明显的挑战。
为了有利于器件晶片的处理，通常将机械操作器晶片（或载体晶片）固定于器件晶片上以增强器件晶片在处理中的机械完整性。当完成器件晶片的处理时，需要从器件晶片释放操作器晶片。最常用的操作器件晶片的方法是通过使用特别开发的粘接剂使操作器晶片与器件晶片层叠。根据诸如处理步骤、产品要求和粘接剂类型的因素，已使用或提出各种技术以使减薄的器件晶片从机械操作器晶片脱粘或分开，包括热释放、化学溶解和激光烧蚀技术。
典型的激光辅助脱粘过程使用聚合粘接剂（能够充分地吸收UV（紫外）谱中的能量）以使器件晶片与UV透明玻璃操作器晶片接合。执行激光烧蚀过程以烧蚀聚合粘接剂并实现玻璃操作器晶片与器件晶片之间的脱粘。在UV激光烧蚀过程中使用玻璃操作器具有几个缺点，包括传热性较差、与某些半导体处理设备不兼容以及成本较高。虽然使用Si晶片操作器可潜在地克服这些缺点，但是硅对于UV光谱不透明并因此不与以前开发的UV激光释放技术兼容。
发明内容
一般地，本发明的实施例包括用于通过使用包含一个或多个可释放层的接合结构暂时使操作器晶片与器件晶片接合的结构和方法，这些可释放层吸收红外辐射以通过红外辐射烧蚀实现晶片脱粘。
在本发明的一个实施例中，叠层结构包含器件晶片、操作器晶片和设置在器件晶片与操作器晶片之间的用于将器件与操作器晶片接合在一起的接合结构。接合结构包含粘接剂层和金属层。金属层用作接合结构的通过金属层的红外烧蚀的可释放层。
在本发明的另一实施例中，叠层结构包含器件晶片、操作器晶片和设置在器件晶片与操作器晶片之间的用于将器件与操作器晶片接合在一起的接合结构。接合结构包含具有红外能量吸收纳米粒子的粘接剂层。粘接剂层用作粘接剂层的红外烧蚀的可释放层。
在本发明的另一实施例中，提供用于操作器件晶片的方法。方法包括：设置具有器件晶片、操作器晶片和设置在器件晶片与操作器晶片之间的接合结构的叠层结构；和用长波长红外能量照射接合结构以烧蚀接合结构。
本发明的这些和其它实施例将被描述，或者，从要结合附图阅读的实施例的以下的详细描述变得明显。
附图说明
图1是根据本发明的实施例的用于处理和操作半导体晶片的方法的流程图。
图2示意性地示出根据本发明的实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图3示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图4示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图5示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图6示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图7示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图8示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图9示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。
图10A、图10B和图10C示意性地示出根据本发明的实施例的用于执行使器件晶片与操作器晶片分开的脱粘过程的装置。
具体实施方式
现在关于用于通过使用包含一个或多个可释放层的接合结构暂时使操作器晶片与器件晶片接合的结构和方法进一步详细讨论本发明的实施例，这些可释放层吸收红外辐射以通过红外辐射烧蚀实现晶片脱粘。例如，图1是根据本发明的实施例的用于处理和操作半导体晶片的方法的流程图。参照图1，方法包括通过用包含粘接剂和金属薄层的接合结构接合操作器晶片（或操作器基板）与器件晶片（或芯片）执行晶片接合过程（步骤10）。在本发明的一个实施例中，由于机械Si操作器晶片的使用使得能够与标准CMOS硅晶片处理技术兼容，因此操作器晶片是与Si器件晶片接合的Si操作器晶片（或基板）。在本发明的其它实施例中，操作器晶片可由对于用于IR激光烧蚀的红外（IR）光谱中的某些波长透明或半透明（例如，50%透明）的其它适当的材料形成。
并且，根据本发明的实施例的接合结构利用一个或多个粘接剂层和用作利用IR放射线被烧蚀以使器件与操作器晶片脱粘的可释放层的金属薄层。具体地，在一个实施例中，接合结构包含被配置为强烈地吸收从脉冲IR激光器发射的IR能量并提高烧蚀效率并降低接合结构的烧蚀能量阈值的一个或多个金属薄层。事实上，通过这些接合结构，用于来自IR激光器的IR能量的超短脉冲可很容易地被金属薄层（限于接合结构内的非常浅的深度）吸收，以由此迅速并有效地汽化金属薄层的至少一部分和粘接剂层与金属薄层之间的界面上的粘接剂层的至少一部分，并从操作器晶片释放器件晶片。将在后面参照图2～9进一步详细描述根据本发明的替代性实施例的各种接合结构。
重新参照图1，一旦完成晶片接合过程，就可通过固定于器件晶片上的操作器晶片执行标准晶片处理步骤（步骤11）。例如，在本发明的一个实施例中，操作器晶片与在器件晶片的活动表面上形成的BEOL（后段制程）结构接合。在这种情况下，可以执行诸如研磨/抛光器件晶片的后侧（不活动）表面以减薄器件晶片的标准晶片处理步骤。其它的晶片处理步骤包含通过器件晶片的后侧形成硅直通，直到在器件晶片的活动侧形成的集成电路。在其它的实施例中，器件晶片可通过固定的操作器晶片经受晶片切割过程，使得单个裸片或多个裸片可被暂时操作器晶片保持以供裸片组装或其它的过程，这里，裸片被组装到基板或另一全厚度裸片，并然后在诸如后组装或后底部填充的随后的操作中被释放。在这些处理步骤中，本领域技术人员很容易理解，操作器晶片将赋予器件晶片一定的结构强度和稳定性。
图1的解释性的过程中的下一步骤包括执行激光烧蚀晶片脱粘过程以从操作器晶片释放器件晶片（步骤12）。在一个实施例中，该过程包括通过用长波长IR能量通过操作器晶片照射接合结构，以激光烧蚀接合结构并释放器件晶片。更具体地，在一个实施例中，该过程包括在操作器晶片上引导脉冲IR激光束并且跨着叠层结构的至少一部分扫描脉冲的IR激光束以激光烧蚀接合结构的至少一部分。如上所述，接合结构的烧蚀包含汽化金属薄层的至少一部分并且/或者汽化金属薄层的至少一部分和粘接剂层与金属薄层之间的界面上的粘接剂，这使得能够从操作器晶片释放器件晶片。将在后面参照图2～10进一步详细描述IR激光烧蚀过程的各种实施例。
一旦完成IR激光烧蚀过程并且从操作器晶片释放器件晶片，就可执行后脱粘清洁过程以从器件晶片去除任何剩余的粘接剂材料或其它的残留物（源自接合结构的烧蚀）（步骤13）。例如，可通过使用化学清洁过程实现清洁过程以去除任何基于聚合物的粘接剂材料，或者可使用其它已知的清洁方法以去除烧蚀的接合结构的残留物。
图2示意性地示出根据本发明的实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体而言，图2是包括硅器件晶片21、硅操作器晶片22和接合结构23的叠层结构20的示意性侧示图。接合结构23包含粘接剂层24和金属薄层25。图2还示出IR激光器14，该IR激光器14在操作器晶片22上发射IR激光束以照射接合结构23的一部分，从而导致激光烧蚀区域16。
在本发明的一个实施例中，IR激光器14发射用于激光烧蚀接合结构23的脉冲红外激光束，其中，IR激光器14发射具有大于约5μm的输出波长的长波长红外激光束。在一个替代性实施例中，IR激光器14是在约5μm～30μm的电磁光谱的近IR部分中具有输出波长的远红外（FIR）激光器。硅操作器晶片22在这些频率上具有约50%的透过率，使得激光束将穿过硅操作器晶片22并照射接合结构23。
在一个实施例中，粘接剂层24可由能够或者不能充分地吸收从IR激光器14输出的IR能量的任何适当的聚合物粘接剂材料形成。不管粘接剂层24的IR吸收能力如何，在本发明的一个实施例中，金属薄层25都被配置（在材料成分和厚度上）为强烈地吸收IR能量并用作通过IR激光能量烧蚀的接合结构23的主可释放层。金属薄层25提高激光烧蚀效率，并因此降低接合结构23的烧蚀阈值（与单独使用粘接剂层的接合结构相比）。在本发明的一个实施例中，接合结构23被足以完全汽化（烧蚀）暴露于IR能量的金属薄层25的至少一部分的红外能量照射。
并且，在本发明的替代性实施例中，接合结构23被红外能量照射以足以完全汽化（烧蚀）暴露于IR能量的金属薄层25的至少一部分，以及汽化、改性、碳化或以其它的方式烧蚀粘接剂层24的处于粘接剂层24与金属薄层25的被照射和烧蚀部分之间的界面上的至少一部分。换句话说，在图2所示的接合结构23中，金属薄层25的被IR激光器14照射的部分被加热和汽化，并且，金属薄层25的该加热和烧蚀导致粘接剂层24的周围材料的加热（在照射的金属薄层25与粘接剂层24之间的界面上），这导致粘接剂层的烧蚀。另外，根据用于形成粘接剂层24的材料的IR吸收性能，进一步通过由于粘接剂层24对于IR能量的吸收导致的任何附加加热，实现粘接剂层24的烧蚀。
在本发明的一个实施例中，金属薄层25由具有诸如具有反应性（没有惰性）、软和具有相对较低的熔点的性能的金属材料形成。例如，金属薄层25可由诸如铝（Al）、锡（Sn）或锌（Zn）的材料形成。并且，在本发明的一个实施例中，以约5纳米～约100纳米的范围中的厚度形成金属薄层25。通过使用诸如化学气相沉积（CVD）、物理气相沉积（PVD）或原子层沉积（ALD）的各种标准技术中的一种在操作器晶片22上形成金属薄层25。IR激光照射的烧蚀阈值（曝光水平和曝光时间）根据用于形成金属薄层25的金属材料的厚度和类型改变。在所有的情况下，金属薄层25被配置为基本上吸收（或者不反射）IR激光能量，使得出现金属薄层25的烧蚀。
可通过使用已知的材料和沉积技术形成粘接剂层24。例如，粘接剂层24可由任何适当的聚合粘接剂材料形成，并且，粘接剂材料可以旋转涂敷于金属薄层25上或Si器件晶片22的表面上。然后，实现标准接合过程以接合器件与操作器晶片21和22。
图3示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图3是叠层结构30的示意性侧示图，除了图3所示的接合结构33包含第一粘接剂层34、第二粘接剂层36和设置在第一粘接剂层34与第二粘接剂层36之间的金属薄层35以外，该叠层结构30与图2的叠层结构20类似。在图3的实施例中，接合结构33还通过具有增加接合结构33的IR吸收和加热的两个金属粘接剂材料界面进一步降低烧蚀阈值，并由此增加烧蚀过程的效率。
第一粘接剂层34和第二粘接剂层36以及金属薄层35可由与以上参照图2讨论的材料相同或类似的材料形成。在图3的实施例中，第二粘接剂层36可被旋转涂敷到操作器晶片22的表面上并然后通过使用已知的硬化工艺硬化。硬化工艺导致形成聚合物钝化层，在该聚合物钝化层上，可通过使用以上讨论的金属材料和方法沉积金属薄层35。第一粘接剂层34可被旋转涂敷到金属薄层35上或者器件晶片21的表面上。然后，可通过使用已知的接合技术将器件和操作器晶片21和22接合在一起。
图4示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图4是叠层结构40的示意性侧示图，除了图4所示的接合结构43包含与具有粗糙非平坦表面（示意性地由层45的交叉阴影示出）的金属薄层45接触的粘接剂层44以外，该叠层结构40与图2的叠层结构20类似。粘接剂层44和金属薄层45可由与以上参照图2讨论的材料相同或类似的材料形成。
在图4的实施例中，金属薄层45的粗糙表面形貌用于增加粘接剂层44与金属薄层45之间的界面的接触面积。增加的接触面积能够通过在金属薄层45通过IR照射被加热和烧蚀时从金属薄层45向粘接剂层44的周围材料传递更多的热，来降低烧蚀阈值。在本发明的一个实施例中，可通过首先蚀刻（干蚀刻或湿蚀刻）操作器晶片22的表面以粗糙化操作器晶片22的硅表面，形成具有粗糙表面形貌的金属薄层45。金属材料然后保形地沉积于Si晶片操作器22的粗糙表面上（通过使用以上讨论的适当的金属材料和沉积方法）。由于金属材料的沉积保形地遵循操作器晶片22的粗糙表面的形貌，因此该沉积工艺自然地形成粗糙表面薄金属材料45。
图5示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图5是叠层结构50的示意性侧示图，除了图5所示的接合结构53包含设置在第一粘接剂层54与第二粘接剂层56之间的粗糙表面金属薄层55以外，该叠层结构50与图3的叠层结构30类似。粘接剂层54、56和粗糙表面金属薄层55可由与以上讨论的材料相同或类似的材料形成。在图5的实施例中，金属薄层55的粗糙表面用于增加第一粘接剂层54与金属薄层55之间的界面的接触面积以及增加第二粘接剂层56与金属薄层55之间的界面的接触面积。该接合结构53还通过使得能够从金属薄层55向第一和第二粘接剂层54、56的周围材料传送更多的热，来降低烧蚀阈值，由此提高激光烧蚀区域16中的照射材料的烧蚀效率。
可通过将聚合粘接剂材料旋转涂敷到操作器晶片22上并然后进行粘接剂硬化处理以形成第二粘接剂层56，制造图5的层叠结构50。然后通过使用干蚀刻工艺（例如，等离子蚀刻）蚀刻第二粘接剂层56以粗糙化粘接剂层56的表面形貌。然后在第一粘接剂层56的粗糙表面上保形地沉积金属材料（通过使用以上讨论的适当的金属材料和沉积方法）。由于金属材料的沉积保形地遵循蚀刻粘接剂层56的粗糙表面的形貌，因此该沉积过程自然形成粗糙表面薄金属材料55。第一粘接剂层54可通过使用已知的技术旋转涂敷到金属薄层55上或者器件晶片21的表面上，随后进行接合处理，以将器件与操作器晶片21和22接合在一起。
图6示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图6是叠层结构60的示意性侧示图，该叠层结构60包含硅器件晶片21、硅操作器晶片22和接合结构63。接合结构63包含保护金属层61和粘接剂层64。在图6的实施例中，保护金属层61被设置在（接合结构63的）粘接剂层64与器件晶片21之间以避免器件晶片21在激光烧蚀过程中被从IR激光器14发射的红外能量照射。
在图6的实施例中，保护金属层61被配置（在材料成分和厚度上）为将离开器件晶片21的入射的IR激光能量反射回粘接剂层64。在本实施例中，虽然金属薄层不在接合结构63中被用作IR激光烧蚀的主可释放层，但将来自保护金属层61的IR激光能量反射回到粘接剂层64中增加粘接剂层64的照射部分中的IR吸收（并由此增加发热），这增加激光烧蚀区域16中的照射粘接剂材料的烧蚀效率。可通过使用具有足以反射IR能量的厚度（比给定IR激光波长上的保护金属层61的表皮深度厚）的诸如钛、金或铜的不活泼金属材料形成保护金属层61。
图7示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体而言，图7是与叠层结构20（图2）和60（图6）类似的叠层结构70的示意性侧视图，其中，图7所示的接合结构73包含保护金属层61、粘接剂层74和用作IR激光烧蚀的主可释放层的金属薄层75的组合。粘接剂层74和金属薄层75可由与以上参照图2讨论的材料相同或类似的材料形成，并且，保护金属层61可由与以上参照图6讨论的材料相同的材料形成。在图7的实施例中，通过从保护金属层61反射回的附加IR照射，进一步增强激光烧蚀区域16中的照射粘接剂材料和金属层75的烧蚀效率。
图8示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图8是叠层结构80的示意性侧视图，除了图8所示的接合结构83包含粘接剂层84和金属薄层53并且其中粘接剂层84包含红外能量吸收纳米粒子（由层84的点填充示意性地示出）以外，叠层结构80与图2的叠层结构20类似。IR能量吸收纳米粒子增强粘接剂层84的IR能量吸收，并因此降低接合结构83的总体烧蚀阈值。
在本发明的一个实施例中，粘接剂层84由与提高粘接剂材料的IR吸收性的金属纳米粒子预混合的聚合物粘接剂材料形成。例如，纳米粒子可由Sn、Zn、Al、碳纳米管或石墨烯或它们的组合形成。可通过将与金属纳米粒子预混合的聚合物粘接剂材料旋转涂敷到金属薄层85的表面上或者器件晶片21的表面上，形成粘接剂层84。
图9示意性地示出根据本发明的另一实施例的包含用于暂时接合器件晶片与操作器晶片的接合结构的叠层结构。具体地，图9是叠层结构90的示意性侧视图，除了图9所示的接合结构93包括包含红外能量吸收纳米粒子（由层94的点填充示意性地示出）的粘接剂层94以增强粘接剂层94的IR能量吸收并降低接合结构93的烧蚀阈值以外，叠层结构90与图6的叠层结构类似。将来自保护金属层61的IR激光能量反射回纳米粒子粘接剂层94中进一步增加纳米粒子粘接剂层94的照射部分中的IR吸收率和发热，以由此进一步增强接合结构93的激光烧蚀区域16中的照射材料的烧蚀效率。保护金属层61和纳米粒子粘接剂层94可由以上讨论的相同或类似的材料形成。
在本发明的其它实施例中，接合结构可只包含纳米粒子粘接剂层，没有激光烧蚀金属薄层或保护金属层。具体地，可通过用具有红外能量吸收纳米粒子的粘接剂层将硅器件晶片与硅操作器晶片接合在一起，形成叠层结构，其中，粘接剂层用作通过粘接剂层的红外烧蚀的可释放层。在其它的替代性实施例中，图3、图4、图5和图7所示的粘接剂层可由纳米粒子粘接剂层形成。
图10A、图10B和图10C示意性地示出根据本发明的实施例的用于执行使器件晶片与操作器晶片分开的脱粘过程的装置。具体地，图10A、图10B和图10C示意性地示出用于处理包含器件晶片21、操作器晶片22和设置在器件晶片21和操作器晶片22之间的接合结构123的叠层结构的装置100。例如，接合结构123可以是图2、图3、图4、图5、图6、图7、图8或图9所示的接合结构中的任一个。装置100包括包含第一真空夹盘110和第二真空夹盘120的真空系统以及红外激光扫描系统115、117。真空系统通过第一真空夹盘110施加真空吸附力，以将叠层结构21/123/22保持在适当的位置上，使得器件晶片21与第一真空夹盘接触。
红外激光扫描系统115、117在操作器晶片22的后侧施加脉冲红外激光115以用红外能量照射接合结构123并烧蚀接合结构123以从器件晶片释放操作器晶片。扫描系统117被用于跨着叠层结构22/123/21往复扫描IR激光115，其中，红外激光扫描系统115、117例如以足以有效地烧蚀接合结构123或接合结构123的处于叠层结构的希望的目标区域上的部分的方式，通过控制功率（能量密度束）、扫描速度和脉冲率来控制激光烧蚀扫描过程。IR激光扫描的参数可根据接合结构框架改变。
图10B示出装置100的状态，其中，完成IR激光扫描，并且，整个接合结构被充分地烧蚀以从器件晶片21释放操作器晶片22。具体地，图10B示意性地示出完全烧蚀的接合结构123A存在于操作器晶片22与器件晶片21之间的状态（由图10B所示的层123A的交叉阴影示意性地示出）。在本发明的其它的实施例中，可以控制IR激光扫描过程，诸如接合结构的某些区域被激光烧蚀（例如，切割裸片区域），而接合结构的其它区域不被激光烧蚀。
在接合结构123的IR激光烧蚀之后，参照图10C，真空系统使第二真空夹盘120与操作器晶片22接触，并且通过第二真空夹盘120施加真空吸附力，并且，第二真空夹盘120通过提升装置122被提升，以从器件晶片21拉动操作器晶片22。
然后，器件晶片21可被传送到化学站以蚀刻或以其他方式去除图10C所示的在脱粘处理之后保持于器件晶片21的表面上的残留暂时粘接剂层123A。虽然图10A、图10B和图10C没有示出，但装置100还可包括空气操作器、过滤/冷凝系统或排气系统以去除和捕获在脱粘处理中产生的过量气体。应当理解，如这里讨论的那样，图10A、10B和图10C一般示出可对于IR激光烧蚀和晶片脱粘实现或改装的标准晶片处理机器的高级结构示图。
虽然这里出于解释的目的参照附图描述了实施例，但应理解，本发明不限于这些确切的实施例，并且，不背离本发明的精神的情况下，本领域技术人员可实现各种其它的变化和修改。

Claims (28)

1.一种用于操作器件晶片的方法，包括：
提供包含器件晶片、操作器晶片和器件晶片与操作器晶片之间的接合结构的叠层结构，其中，接合结构包含粘接剂层和金属薄层，并且，接合结构使器件晶片与操作器晶片相互接合；和
用红外能量照射接合结构，以烧蚀接合结构。
2.根据权利要求1的方法，其中，用红外能量照射接合结构以烧蚀接合结构包含：
在操作器晶片上引导脉冲红外激光束；和
跨着叠层结构的至少一部分扫描脉冲红外激光束以激光烧蚀接合结构的至少一部分。
3.根据权利要求1的方法，其中，红外能量的波长处于约5μm～约30μm的范围中。
4.根据权利要求1的方法，其中，用红外能量照射接合结构以烧蚀接合结构包含通过使用红外能量汽化金属薄层的至少一部分。
5.根据权利要求1的方法，其中，用红外能量照射接合结构以烧蚀接合结构包含汽化金属薄层的至少一部分和粘接剂层与金属薄层之间的界面上的粘接剂层的至少一部分。
6.根据权利要求1的方法，其中，金属薄层具有约5纳米～100纳米的范围中的厚度。
7.根据权利要求1的方法，其中，金属薄层由Al、Sn和Zn中的至少一种形成。
8.根据权利要求1的方法，其中，叠层结构包含设置在接合结构与器件晶片之间的用于避免器件晶片被红外能量照射的保护性金属层。
9.根据权利要求1的方法，其中，粘接剂层包含具有红外能量吸收纳米粒子的聚合物材料。
10.根据权利要求1的方法，其中，纳米粒子包含至少一种Sn、Zn、Al、碳纳米管和石墨烯。
11.根据权利要求1的方法，其中，操作器晶片是硅操作器晶片。
12.一种叠层结构，包括：
器件晶片；
操作器晶片；和
设置在器件晶片与操作器晶片之间的接合结构，其中，接合结构使器件与操作器晶片相互接合，其中，接合结构包含：
粘接剂层；和
用作接合结构的通过金属层的红外烧蚀的可释放层的金属层。
13.根据权利要求12的叠层结构，其中，部分地由于金属层的红外能量的吸收，粘接剂层还用作粘接剂层与金属层之间的界面上的粘接剂层的至少一部分的红外烧蚀的可释放层。
14.根据权利要求12的叠层结构，其中，金属层通过具有约5μm～约30μm的范围中的波长的红外能量的照射被烧蚀。
15.根据权利要求12的叠层结构，其中，金属薄层具有约5纳米～100纳米的范围中的厚度。
16.根据权利要求12的叠层结构，其中，金属薄层由Al、Sn和Zn中的至少一种形成。
17.根据权利要求12的叠层结构，其中，金属层在操作器晶片的表面上形成。
18.根据权利要求12的叠层结构，其中，金属层形成有粗糙表面以增加金属层与粘接剂层之间的接触面积。
19.根据权利要求12的叠层结构，其中，粘接剂层包含第一粘接剂层和第二粘接剂层，其中，金属层被设置在第一粘接剂层与第二粘接剂层之间。
20.根据权利要求12的叠层结构，还包括设置在接合结构与器件晶片之间的用于避免器件晶片被红外能量照射的保护性金属层。
21.根据权利要求20的叠层结构，其中，保护性金属层由钛、金或铜中的至少一种形成。
22.根据权利要求12的叠层结构，其中，粘接剂层包含具有红外能量吸收纳米粒子的聚合物材料。
23.根据权利要求22的叠层结构，其中，纳米粒子由Sn、Zn、Al、碳纳米管和石墨烯中的至少一种形成。
24.根据权利要求12的叠层结构，其中，操作器晶片和器件晶片是硅晶片。
25.一种叠层结构，包括：
器件晶片；
操作器晶片；和
设置在器件晶片与操作器晶片之间的接合结构，其中，接合结构将器件和操作器晶片接合在一起，接合结构包含粘接剂层，粘接剂层包含红外能量吸收纳米粒子，粘接剂层用作粘接剂层的红外烧蚀的可释放层。
26.根据权利要求25的叠层结构，其中，纳米粒子由Sn、Zn、Al、碳纳米管和石墨烯中的至少一种形成。
27.一种处理叠层结构的装置，该叠层结构包含器件晶片、操作器晶片和设置在器件晶片与操作器晶片之间的接合结构，其中，接合结构包含粘接剂层和金属薄层，并且，接合结构使器件晶片与操作器晶片相互接合，该装置包括：
包含第一真空夹盘和第二真空夹盘的真空系统；和
红外激光扫描系统；
其中，真空系统通过第一真空夹盘施加真空吸收力以使叠层结构保持在使得器件晶片接触第一真空夹盘的位置上，
红外激光扫描系统在操作器晶片的后侧施加脉冲红外激光，以用红外能量照射接合结构并烧蚀接合结构以从器件晶片释放操作器晶片，并且，
真空系统在接合结构的红外烧蚀之后使第二真空夹盘接触操作器晶片，并且通过第二真空夹盘施加真空吸附力以从器件晶片拉动操作器晶片。
28.根据权利要求27的装置，其中，红外能量的波长处于约5μm～约30μm的范围中。
CN201310624785.5A 2012-11-28 2013-11-28 操作器件晶片和叠层结构的方法和处理叠层结构的装置 Active CN103854973B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/687,531 US20140144593A1 (en) 2012-11-28 2012-11-28 Wafer debonding using long-wavelength infrared radiation ablation
US13/687,531 2012-11-28

Publications (2)

Publication Number Publication Date
CN103854973A true CN103854973A (zh) 2014-06-11
CN103854973B CN103854973B (zh) 2017-03-01

Family

ID=50772232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310624785.5A Active CN103854973B (zh) 2012-11-28 2013-11-28 操作器件晶片和叠层结构的方法和处理叠层结构的装置

Country Status (2)

Country Link
US (2) US20140144593A1 (zh)
CN (1) CN103854973B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990124A (zh) * 2015-03-17 2016-10-05 株式会社东芝 半导体装置的制造方法及半导体装置的制造装置
CN107064195A (zh) * 2016-02-03 2017-08-18 赫尔穆特费舍尔股份有限公司电子及测量技术研究所 夹持工件的真空夹盘、测量装置和检测晶片等工件的方法
CN107611075A (zh) * 2017-09-04 2018-01-19 华进半导体封装先导技术研发中心有限公司 一种临时键合结构及临时键合方法
CN110444504A (zh) * 2018-05-03 2019-11-12 美光科技公司 半导体装置组合件及其制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
US9412702B2 (en) * 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
TWI576190B (zh) * 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
US10046550B2 (en) 2013-08-22 2018-08-14 Massachusetts Institute Of Technology Carrier-substrate adhesive system
US9359198B2 (en) * 2013-08-22 2016-06-07 Massachusetts Institute Of Technology Carrier-substrate adhesive system
US9082713B2 (en) * 2013-10-25 2015-07-14 Strasbaugh Method of grinding wafer stacks to provide uniform residual silicon thickness
KR102305505B1 (ko) 2014-09-29 2021-09-24 삼성전자주식회사 웨이퍼 서포팅 시스템 디본딩 이니시에이터 및 웨이퍼 서포팅 시스템 디본딩 방법
US20160133486A1 (en) * 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US9576836B2 (en) * 2014-11-07 2017-02-21 International Business Machines Corporation Damage-free self-limiting through-substrate laser ablation
DE102014118017A1 (de) 2014-12-05 2016-06-09 Ev Group E. Thallner Gmbh Substratstapelhalterung, Container und Verfahren zur Trennung eines Substratstapels
US10522383B2 (en) 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
DE102015118742A1 (de) * 2015-11-02 2017-05-04 Ev Group E. Thallner Gmbh Verfahren zum Bonden und Lösen von Substraten
US9994741B2 (en) * 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
US10224219B2 (en) 2015-12-30 2019-03-05 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
US9947570B2 (en) 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
DE102016202174A1 (de) 2016-02-12 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Klebeverfahren zum Verbinden zweier Wafer
US9935009B2 (en) 2016-03-30 2018-04-03 International Business Machines Corporation IR assisted fan-out wafer level packaging using silicon handler
US10118250B1 (en) 2017-09-15 2018-11-06 International Business Machines Corporation In-situ laser beam position and spot size sensor and high speed scanner calibration, wafer debonding method
US11462432B2 (en) * 2018-03-15 2022-10-04 Intel Corporation Dual side de-bonding in component carriers using photoablation
KR102174928B1 (ko) * 2019-02-01 2020-11-05 레이저쎌 주식회사 멀티 빔 레이저 디본딩 장치 및 방법
US11195740B2 (en) 2019-04-17 2021-12-07 Micron Technology, Inc. Methods and apparatus for wafer handling and processing
US11127595B2 (en) * 2019-09-19 2021-09-21 Microsoft Technology Licensing, Llc Method for bonding a semiconductor substrate to a carrier
US20210183803A1 (en) * 2019-12-17 2021-06-17 Micron Technology, Inc. Reconstructed wafer to wafer bonding using a permanent bond with laser release
WO2021210047A1 (ja) * 2020-04-13 2021-10-21 三菱電機株式会社 半導体素子の製造方法
US11355379B1 (en) * 2020-11-24 2022-06-07 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding
CN113838777B (zh) * 2021-09-03 2023-08-25 北京中科镭特电子有限公司 一种激光解键合的检测控制系统
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers
WO2023232264A1 (de) 2022-06-03 2023-12-07 Ev Group E. Thallner Gmbh Mehrschichtsystem aus dünnen schichten zum temporärbonden

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272694A (zh) * 1999-04-30 2000-11-08 国际商业机器公司 高激光吸收的铜熔丝及其制造方法
CN1472597A (zh) * 2002-07-16 2004-02-04 东洋纺织株式会社 Ir烧蚀用层压体
CN1703773A (zh) * 2002-06-03 2005-11-30 3M创新有限公司 层压体,以及用该层压体制造超薄基片的方法和设备
CN101132880A (zh) * 2004-12-30 2008-02-27 R·J·德韦恩·米勒 利用红外波长范围中的脉冲热沉积进行激光选择性切割用于直接驱动烧蚀
CN101405215A (zh) * 2006-05-18 2009-04-08 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法
US20120118511A1 (en) * 2010-11-15 2012-05-17 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567432A (en) 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits
DE69331640T2 (de) * 1992-11-18 2002-09-05 Pgi Graphics Imaging Llc Walth Nach-bedarf herstellung von filmen für laserablationsverfahren
EP1744365B1 (en) * 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6284425B1 (en) * 1999-12-28 2001-09-04 3M Innovative Properties Thermal transfer donor element having a heat management underlayer
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US20050140033A1 (en) 2003-12-31 2005-06-30 Essilor International Compagnie Generale D'optique Process for making a coated optical article free of visible fining lines
US7414313B2 (en) * 2004-12-22 2008-08-19 Eastman Kodak Company Polymeric conductor donor and transfer method
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7279409B2 (en) 2005-10-31 2007-10-09 Freescale Semiconductor, Inc Method for forming multi-layer bumps on a substrate
KR20080047990A (ko) 2006-11-27 2008-05-30 린텍 가부시키가이샤 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
US20090029152A1 (en) * 2007-07-25 2009-01-29 Analog Devices, Inc. Wafer Bonding Using Nanoparticle Material
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN102077326B (zh) 2008-05-29 2014-04-16 东友Fine-Chem股份有限公司 用于晶片切割的保护膜组合物
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP2010222233A (ja) 2009-02-27 2010-10-07 Central Glass Co Ltd 断熱合わせガラス
US8181688B2 (en) 2009-04-16 2012-05-22 Suss Microtec Lithography, Gmbh Apparatus for temporary wafer bonding and debonding
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP5257314B2 (ja) * 2009-09-29 2013-08-07 大日本印刷株式会社 積層体、準備用支持体、積層体の製造方法、及びデバイスの製造方法
EP2501247A4 (en) * 2009-11-20 2017-01-18 Warwick Mills, Inc. Pathogen protection garment with both rapid and persistent rechargable self-sterilization
CN102753636B (zh) 2010-02-12 2014-02-12 道康宁公司 用于半导体加工的暂时晶片粘结方法
KR101104187B1 (ko) 2010-03-12 2012-01-09 주식회사 프로텍 Ｌｅｄ 웨이퍼 디본더 및 ｌｅｄ 웨이퍼 디본딩 방법
US8758553B2 (en) 2010-10-05 2014-06-24 Skyworks Solutions, Inc. Fixtures and methods for unbonding wafers by shear force
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US8593727B2 (en) * 2011-04-25 2013-11-26 Vladimir G. Kozlov Single-shot laser ablation of a metal film on a polymer membrane
US9636782B2 (en) * 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272694A (zh) * 1999-04-30 2000-11-08 国际商业机器公司 高激光吸收的铜熔丝及其制造方法
CN1703773A (zh) * 2002-06-03 2005-11-30 3M创新有限公司 层压体,以及用该层压体制造超薄基片的方法和设备
CN1472597A (zh) * 2002-07-16 2004-02-04 东洋纺织株式会社 Ir烧蚀用层压体
CN101132880A (zh) * 2004-12-30 2008-02-27 R·J·德韦恩·米勒 利用红外波长范围中的脉冲热沉积进行激光选择性切割用于直接驱动烧蚀
CN101405215A (zh) * 2006-05-18 2009-04-08 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法
US20120118511A1 (en) * 2010-11-15 2012-05-17 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990124A (zh) * 2015-03-17 2016-10-05 株式会社东芝 半导体装置的制造方法及半导体装置的制造装置
CN105990124B (zh) * 2015-03-17 2019-06-14 东芝存储器株式会社 半导体装置的制造方法及半导体装置的制造装置
CN107064195A (zh) * 2016-02-03 2017-08-18 赫尔穆特费舍尔股份有限公司电子及测量技术研究所 夹持工件的真空夹盘、测量装置和检测晶片等工件的方法
CN107064195B (zh) * 2016-02-03 2021-04-20 赫尔穆特费舍尔股份有限公司电子及测量技术研究所 夹持工件的真空夹盘、测量装置和检测晶片等工件的方法
CN107611075A (zh) * 2017-09-04 2018-01-19 华进半导体封装先导技术研发中心有限公司 一种临时键合结构及临时键合方法
CN110444504A (zh) * 2018-05-03 2019-11-12 美光科技公司 半导体装置组合件及其制造方法
CN110444504B (zh) * 2018-05-03 2023-08-29 美光科技公司 半导体装置组合件及其制造方法

Also Published As

Publication number Publication date
US20140147986A1 (en) 2014-05-29
US9269561B2 (en) 2016-02-23
CN103854973B (zh) 2017-03-01
US20140144593A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
CN103854973A (zh) 操作器件晶片和叠层结构的方法和处理叠层结构的装置
US10297479B2 (en) Wafer debonding using mid-wavelength infrared radiation ablation
US9586291B2 (en) Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
JP2016500918A (ja) 半導体ウェーハを処理するための方法
CN104145330B (zh) 用于临时接合超薄晶片的方法和装置
KR101945260B1 (ko) 레이저 패터닝을 위해 통합된 차광층들 및 차열층들을 구비한 박막 구조물들 및 디바이스들
TWI605953B (zh) 層積體之分離方法
KR20140039310A (ko) 적층체의 제조 방법, 기판의 처리 방법 및 적층체
US20160133495A1 (en) Multi-layer laser debonding structure with tunable absorption
CN109742212A (zh) 一种led封装结构与封装方法
CN105990124B (zh) 半导体装置的制造方法及半导体装置的制造装置
TWI762469B (zh) 利用局部電磁波退火移除接合基板內未接合區域之裝置及方法
CN108400088A (zh) 晶片结合及剥离的方法
KR20160052609A (ko) 다이 패키징 품질을 향상시키기 위한 웨이퍼 다이싱 방법
CN116631884A (zh) 一种半导体封装方法
JP2001168061A (ja) レーザ照射により半導体基板上に成膜を形成するためのターゲット及びその製造方法
Zhang et al. Novel Temporary Adhesive Materials for RDL-First Fan-Out Wafer-Level Packaging
JP2009158866A (ja) 半導体装置および電子機器
US20230378047A1 (en) Semiconductor device packages with enhanced thermo-mechanical reliability
Turkani et al. Photonic Debonding for Wafer-Level Packaging
JP7223828B2 (ja) 積層型素子の製造方法
CN117487415A (zh) 一种易清洁光热转换材料及其制备方法和应用
TW202336173A (zh) 光熱轉換層油墨組成物及層壓體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.