KR20140039310A - 적층체의 제조 방법, 기판의 처리 방법 및 적층체 - Google Patents

적층체의 제조 방법, 기판의 처리 방법 및 적층체 Download PDF

Info

Publication number
KR20140039310A
KR20140039310A KR1020147001500A KR20147001500A KR20140039310A KR 20140039310 A KR20140039310 A KR 20140039310A KR 1020147001500 A KR1020147001500 A KR 1020147001500A KR 20147001500 A KR20147001500 A KR 20147001500A KR 20140039310 A KR20140039310 A KR 20140039310A
Authority
KR
South Korea
Prior art keywords
separation layer
substrate
light
gas
support
Prior art date
Application number
KR1020147001500A
Other languages
English (en)
Other versions
KR101581595B1 (ko
Inventor
야스시 후지이
다츠히로 미타케
아츠시 마츠시타
Original Assignee
도오꾜오까고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도오꾜오까고오교 가부시끼가이샤 filed Critical 도오꾜오까고오교 가부시끼가이샤
Publication of KR20140039310A publication Critical patent/KR20140039310A/ko
Application granted granted Critical
Publication of KR101581595B1 publication Critical patent/KR101581595B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 (1) 과 지지체 (4) 사이에 형성되고, 지지체 (4) 를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층 (3) 을, 모드 점프를 일으키는 전력보다 커지도록 설정된 고주파 전력을 이용하여 플라즈마 CVD 법을 실행함으로써 형성한다.

Description

적층체의 제조 방법, 기판의 처리 방법 및 적층체{METHOD OF MANUFACTURING MULTILAYER BODY, METHOD OF PROCESSING SUBSTRATE, AND MULTILAYER BODY}
본 발명은 적층체의 제조 방법, 기판의 처리 방법 및 적층체에 관한 것으로, 상세하게는 기판, 지지체 및 분리층을 구비한 적층체의 제조 방법, 당해 적층체의 제조 공정을 포함하는 기판의 처리 방법, 그리고 당해 적층체에 관한 것이다.
휴대 전화, 디지털 AV 기기 및 IC 카드 등의 고기능화에 수반하여, 탑재되는 반도체 실리콘 칩 (이하, 칩) 의 소형화 및 박형화에 의해 패키지 내에 실리콘을 고집적화하는 요구가 높아지고 있다. 예를 들어, CSP (chip size package) 또는 MCP (multi-chip package) 로 대표되는 바와 같은 복수의 칩을 원 패키지화하는 집적 회로에 있어서 박형화가 요구되고 있다. 패키지 내의 칩의 고집적화를 실현하기 위해서는 칩의 두께를 25 ∼ 150 ㎛ 의 범위로까지 얇게 할 필요가 있다.
그러나, 칩의 베이스가 되는 반도체 웨이퍼 (이하, 웨이퍼) 는 연삭함으로써 두께가 얇아지기 때문에, 그 강도가 저하되어 웨이퍼에 크랙 또는 휘어짐이 발생하기 쉬워진다. 또, 박판화에 의해 강도가 저하된 웨이퍼를 자동 반송하기가 곤란하기 때문에, 사람 손으로 반송하지 않으면 안되어 그 취급이 번잡하였다.
그 때문에, 서포트 플레이트라고 불리는 유리, 실리콘 또는 경질 플라스틱 등으로 이루어지는 판상 부재를, 연삭하는 웨이퍼에 첩합 (貼合) 하여 웨이퍼의 강도를 보강하여, 크랙의 발생 및 웨이퍼의 휘어짐을 방지하는 웨이퍼 핸들링 시스템이 개발되어 있다. 이와 같은 웨이퍼 핸들링 시스템에 의해 웨이퍼의 강도가 보강되므로, 박판화된 웨이퍼의 반송을 자동화할 수 있다.
상기 웨이퍼 핸들링 시스템에서는, 웨이퍼에 대하여 서포트 플레이트를 다양한 열가소성 수지 또는 접착제 등을 이용하여 첩부한다 (임시 고정시킨다). 그리고, 서포트 플레이트가 첩부된 웨이퍼를 박판화한 후, 웨이퍼를 다이싱하기 전에 서포트 플레이트를 웨이퍼로부터 분리한다.
이와 같은 웨이퍼에 대한 서포트 플레이트의 임시 고정 및 분리를 바람직하게 실시하는 기술로서 특허문헌 1 에 기재된 기술이 있다. 특허문헌 1 에 기재된 기술에서는, 피연삭 기재와, 피연삭 기재와 접하고 있는 접합층과, 광 흡수제 및 열분해성 수지를 함유하는 광 열변환층과, 광 투과성 지지체를 포함하고, 광 열변환층은 접합층과는 반대측 피연삭 기재의 표면을 연삭한 후에, 방사 에너지가 조사되었을 때에 분해하여, 연삭 후의 기재와 광 투과성 지지체를 분리하는 것인 적층체를 이용한다. 상기 적층체를 이용하여 웨이퍼 (기재) 에 대하여 서포트 플레이트 (지지체) 를 임시 고정시킨 경우, 상기 광 열변환층에 광을 조사함으로써 용이하게 웨이퍼와 서포트 플레이트를 분리할 수 있다.
일본국 공개특허공보 「특개 2004-64040호 (2004년 2월 26일 공개)」
그러나, 특허문헌 1 에 기재된 기술에서는 광 열변환층을 스핀 코트법에 의해 형성하기 때문에, 광 열변환층의 형성을 위해서 시간을 필요로 하고, 또 런닝 코스트, 폐액 등의 문제도 있다. 그 때문에, 상기 서술한 바와 같은 적층체를 보다 바람직하게 제조할 수 있는 기술을 제공하는 것은 매우 유익하다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 기판에 대하여 지지체를 임시 고정시키기 위한 적층체를 바람직하게 제조하기 위한 기술을 제공하는 것을 주된 목적으로 한다.
본 발명에 관련된 적층체의 제조 방법은, 기판, 그 기판을 지지하는 광 투과성의 지지체 및, 그 기판과 그 지지체 사이에 형성되고, 그 지지체를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층을 구비한 적층체의 제조 방법으로서, 탄화 수소 가스 및 불화 탄소 가스 중 적어도 어느 것을 함유하는 반응 가스를 사용한 플라즈마 CVD 법에 의해 그 분리층을 형성하는 분리층 형성 공정을 포함하고, 그 분리층 형성 공정에서는, 모드 점프를 일으키는 전력보다 커지도록 설정된 고주파 전력을 이용하여 그 플라즈마 CVD 법을 실행한다.
본 발명에 관련된 적층체는, 기판, 그 기판을 지지하는 광 투과성의 지지체 및, 그 기판과 그 지지체 사이에 형성되고, 그 지지체를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층을 구비하고 있고, 그 분리층은 탄화 수소 가스 및 불화 탄소 가스 중 적어도 어느 것을 함유하는 반응 가스를 사용한 플라즈마 CVD 법에 의해 형성된 것이며, HB 이상의 연필 경도를 갖는다.
본 발명에 의하면, 기판, 그 기판을 지지하는 광 투과성의 지지체 및, 그 기판과 그 지지체 사이에 형성되고, 그 지지체를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층을 구비한 적층체를 제조할 때, 당해 적층체의 분리층을 바람직하게 형성하기 위한 기술을 제공할 수 있음과 함께, HB 이상의 연필 경도를 갖는 분리층을 구비한 상기 적층체를 제공할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 기판의 처리 방법을 설명하기 위한 도면이다.
도 2 는 본 발명의 일 실시형태에 관련된 조사 공정 및 분리 공정을 상세하게 설명하기 위한 도면이다.
도 3 은 플라즈마 처리 장치의 예를 모식적으로 나타내는 도면이다.
도 4 는 각 모드의 플라즈마 발생시에 있어서의 플라즈마 처리 장치의 외관을 나타내는 도면으로서, (a) 는 E 모드 플라즈마 발생시를 나타내고, (b) 는 H 모드 플라즈마 발생시를 나타낸다.
도 5 는 본 명세서에 있어서의 측정 방법에 의해 분리층의 연필 경도를 측정하는 모습을 모식적으로 설명하는 도면이다.
도 6 은 본 명세서에 있어서의 측정 방법에 의해 분리층의 연필 경도를 측정한 결과의 판정예를 나타내는 도면이다.
도 7 은 분리층의 누설광량을 측정하는 방법을 설명하는 도면이다.
도 8 은 분리층 상의 막두께 및 누설광량을 측정하는 위치를 모식적으로 나타내는 도면이다.
도 9 는 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 성막 속도의 관계를 나타내는 그래프이다.
도 10 은 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 경도의 관계를 나타내는 그래프이다.
도 11 은 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 차광성의 관계를 나타내는 그래프이다.
도 12 는 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프이다.
도 13 은 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 성막 속도의 관계를 나타내는 그래프이다.
도 14 는 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 경도의 관계를 나타내는 그래프이다.
도 15 는 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 차광성의 관계를 나타내는 그래프이다.
도 16 은 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프이다.
도 17 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 성막 속도의 관계를 나타내는 그래프이다.
도 18 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 경도의 관계를 나타내는 그래프이다.
도 19 는 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 차광성의 관계를 나타내는 그래프이다.
도 20 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프이다.
도 21 은 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 성막 속도의 관계를 나타내는 그래프이다.
도 22 는 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 경도의 관계를 나타내는 그래프이다.
도 23 은 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 차광성의 관계를 나타내는 그래프이다.
도 24 는 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프이다.
도 25 는 다양한 조건으로 형성한 분리층의 탈가스성을 나타내는 그래프이다.
도 26 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 성막 속도의 관계를 나타내는 그래프이다.
도 27 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 차광성의 관계를 나타내는 그래프이다.
본 발명은 적층체의 제조 방법, 기판의 처리 방법 및 적층체를 제공한다. 본 발명에 관련된 적층체는, 기판을 지지체에 임시 고정시키기 위한 구조로서 유용하며, 특별히 용도는 한정되지 않지만, 예를 들어 웨이퍼 서포트 시스템에 있어서 반도체 웨이퍼 (기판) 를 이 서포트 플레이트 (지지체) 에 대하여 임시 고정시켜 박화, 이면 배선 등을 실시하는 기판의 처리 방법에 있어서 바람직하게 이용할 수 있다.
본 발명자들은 상기 적층체의 제조 방법에 관하여, 독자적인 발상에 기초하여 상기 적층체의 분리층을 플라즈마 CVD 법에 의해 형성하는 것을 검토하였다. 그 결과, 모드 점프를 일으키는 전력보다 커지도록 설정된 고주파 전력을 이용하여 플라즈마 CVD 법을 실행함으로써, 일반적인 플라즈마 CVD 법에 의한 성막 기술 (예를 들어, 일본국 공개특허공보 평11-251308호에 기재된 기술) 을 사용한 경우보다 바람직하게 고품질인 적층체를 제조할 수 있는 것을 알아내고, 본 발명을 완성시켰다.
이하, 본 발명의 일 실시형태에 대하여 도면을 참조하여 설명한다.
도 1 은 본 발명의 일 실시형태에 관련된 기판의 처리 방법의 각 공정을 설명하는 도면이다. 도 1 에 나타내는 바와 같이, 본 실시형태에 관련된 기판의 처리 방법은, (1) 접착층 형성 공정, (2) 분리층 형성 공정, (3) 첩부 공정, (4) 조사 공정, (5) 분리 공정 및 (6) 세정 공정을 포함하고 있다. 이 중 접착층 형성 공정, 분리층 형성 공정 및 첩부 공정에 의해 본 실시형태에 관련된 적층체의 제조 방법이 구성된다. 이하, 각 공정에 대하여 상세하게 설명한다.
[1 : 접착층 형성 공정]
도 1 의 (1) 은 접착층 형성 공정을 나타낸다. 접착층 형성 공정에서는, 기판 (1) 의 지지체 (4) 에 의해 지지되는 측에 접착층 (2) 을 형성한다. 기판 (1) 은 특별히 한정되지 않지만, 예를 들어 반도체 웨이퍼일 수 있다. 기판 (1) 은 또 서포트 플레이트에 의한 지지가 필요한 세라믹스 기판, 얇은 필름 기판, 플렉시블 기판 등의 임의의 기판이어도 된다. 기판 (1) 의 지지체 (4) 에 의해 지지되는 측이란, 바꿔 말하면, 적층체 (10) 에 대한 처리 (예를 들어, 박화, 이면 배선 등) 를 실시하는 측과는 반대측을 가리키며, 예를 들어 원하는 소자가 형성되어 있는 기판 (1) 의 소자의 형성면일 수 있다.
(접착층)
접착층 (2) 은 기판 (1) 을 지지체 (4) 에 접착 고정시킴과 동시에, 기판 (1) 의 면을 덮어 보호하는 층이다. 따라서, 접착층 (2) 은 기판 (1) 의 가공 또는 반송시에 지지체 (4) 에 대한 기판 (1) 의 고정 및, 기판 (1) 의 보호해야 할 면의 피복을 유지하는 접착성 및 강도를 가지고 있다. 한편, 지지체 (4) 에 대한 기판 (1) 의 고정이 불필요하게 되었을 때, 용이하게 기판 (1) 으로부터 박리 또는 제거할 수 있어야 한다.
따라서, 접착층 (2) 은 통상은 강고한 접착성을 가지고 있으며, 어떠한 처리에 의해 접착성이 저하되거나 또는 특정 용제에 대한 가용성을 갖는 접착제에 의해 구성된다. 접착제로는, 예를 들어 아크릴계, 노볼락계, 나프토퀴논계, 탄화 수소계, 스티렌계 수지, 말레이미드계 수지, 엘라스토머계 및 폴리이미드계 등의 당해 분야에 있어서 공지된 다양한 접착제가 접착층 (2) 을 구성하는 접착제로서 사용이 가능하다. 접착제의 도포 방법으로는, 예를 들어 스핀 코트법, 딥핑법, 롤러 블레이드법, 독터 블레이드법, 스프레이법, 슬릿 노즐에 의한 도포법 등을 들 수 있다.
또한, 광 경화성 수지 (예를 들어, UV 경화성 수지) 이외의 수지를 이용하여 접착층 (2) 을 형성하는 것이 바람직하다. 이는 광 경화성 수지가 접착층 (2) 의 박리 또는 제거 후에 피지지 기판의 미소한 요철 주변에 잔류물로서 남게 되는 경우가 있을 수 있기 때문이다. 특히, 특정 용제에 용해되는 접착제가 접착층 (2) 을 구성하는 재료로서 바람직하다. 이는 기판 (1) 에 물리적인 힘을 가하지 않고 접착층 (2) 을 용제에 용해시킴으로써 제거 가능하기 때문이다. 접착층 (2) 의 제거시에 강도가 저하된 기판 (1) 에서조차 기판 (1) 을 파손시키거나 변형시키거나 하지 않고 용이하게 접착층 (2) 을 제거할 수 있다.
본 실시형태에 있어서, 접착층 형성 공정에서는 도 1 의 (1) 에 나타내는 바와 같이, 기판 (1) 의 지지체 (4) 에 의해 지지되는 측에 접착제를 도포한다. 접착제는, 예를 들어 용제에 용해시킨 상태로 기판 (1) 에 도포한다. 그리고, 온도를 상승시키면서 단계적으로 베이크함으로써 접착제를 고화시켜, 접착층 (2) 을 형성할 수 있다.
또, 다른 실시형태에 있어서, 접착제를 직접 기판 (1) 에 도포하는 대신에 접착제가 양면에 미리 도포되어 있는 필름 (이른바, 양면 테이프) 을 기판 (1) 에 첩부해도 된다.
[2 : 분리층 형성 공정]
도 1 의 (2) 는 분리층 형성 공정을 나타낸다. 분리층 형성 공정에서는 지지체 (4) 상에 분리층 (3) 을 형성한다. 또한, 접착층 형성 공정 및 분리층 형성 공정은, 다음에 설명하는 첩부 공정의 개시까지 완료하면 되고, 양 공정을 실시하는 순서는 한정되지 않으며, 양 공정을 병행하여 실시해도 된다.
(지지체)
우선, 지지체 (4) 에 대하여 설명한다. 지지체 (4) 는 광 투과성을 가지고 있다. 이는 후술하는 분리 공정에 있어서, 적층체 (10) 의 외측으로부터 광 (8) 을 조사했을 때, 광 (8) 이 지지체 (4) 를 통과하도록 하여 분리층 (3) 에 도달시키는 것을 목적으로 하고 있다. 따라서, 지지체 (4) 는 반드시 모든 광을 투과시킬 필요는 없으며, 분리층 (3) 에 흡수되어야 하는 (원하는 파장을 가지고 있는) 광을 투과시킬 수 있으면 된다. 분리층 (3) 에 흡수되어야 하는 광의 파장으로는, 이에 한정되는 것은 아니지만, 2 ㎛ 이하의 파장의 광, 예를 들어 YAG 레이저, 루비 레이저, 유리 레이저, YVO4 레이저, LD 레이저, 화이버 레이저 등의 고체 레이저, 색소 레이저 등의 액체 레이저, CO2 레이저, 엑시머 레이저, Ar 레이저, He-Ne 레이저 등의 기체 레이저, 반도체 레이저, 자유 전자 레이저 등의 레이저광, 또는 비레이저광을 적절히 이용하면 된다. 분리층 (3) 에 흡수되어야 하는 광의 파장으로는, 이에 한정되는 것은 아니지만, 예를 들어 600 ㎚ 이하의 파장의 광일 수 있다. 또, 다른 관점에서 말하면, 분리층 (3) 에 있어서의 광의 흡수율이 예를 들어 80 ％ 이상인 광을 사용하는 것이 바람직하다.
또, 지지체 (4) 는 기판 (1) 을 지지하는 구성이다. 따라서, 지지체 (4) 는 기판 (1) 을 가공 및 반송하는 등의 경우에, 기판 (1) 의 파손 또는 변형 등을 방지하기 위해 필요한 강도를 가지고 있으면 된다.
지지체 (4) 의 재료로는 유리 또는 실리콘 등을 들 수 있지만, 상기 서술한 목적을 이룰 수 있는 구성이면 지지체 (4) 로서 채용할 수 있다.
(분리층)
또, 분리층 (3) 은 광을 흡수함으로써 변질되게 되어 있다. 본 명세서에 있어서 분리층 (3) 이 「변질된다」란, 분리층 (3) 이 약한 외력을 받아 파괴될 수 있는 상태, 또는 분리층 (3) 과 접하는 구성 (예를 들어, 지지체 (4)) 과의 접착력이 저하된 상태로 되게 하는 현상을 의미한다. 후술하는 분리 공정에 있어서, 분리층 (3) 은 광의 조사를 받아 변질됨으로써 광의 조사를 받기 전의 전의 강도 또는 접착성을 잃는다. 따라서, 약한 외력을 가함으로써 (예를 들어, 지지체 (4) 를 들어 올리는 등), 분리층 (3) 이 파괴되어 지지체 (4) 와 기판 (1) 을 용이하게 분리할 수 있다.
본 실시형태에 있어서, 분리층 형성 공정에서는 도 1 의 (2) 에 나타내는 바와 같이, 지지체 (4) 상에 플라즈마 CVD 법에 의해 분리층 (3) 을 형성한다.
플라즈마 CVD 법에 사용하는 플라즈마 처리 장치로는 공지된 플라즈마 처리 장치를 사용할 수 있는데, 예를 들어 도 3 에 예시하는 플라즈마 처리 장치를 사용할 수 있다. 도 3 에 예시하는 플라즈마 처리 장치 (40) 는, 본 실시형태에 있어서 사용 가능한 플라즈마 처리 장치의 일례로서, 반응실 (41), 코일 전극 (42), 고주파 전원 (43), 반응 가스 공급구 (44) 및 베이스부 (45) 를 구비하고 있다.
반응실 (41) 의 형상은 특별히 한정되지 않으며, 도 3 에 나타내는 바와 같이 원통형이어도 되고, 그 밖의 형상, 예를 들어 돔형이어도 된다. 반응실 (41) 의 사이즈는 처리 대상 기판 (1) 의 사이즈에 따라 적절히 선택하면 된다.
플라즈마 처리 장치 (40) 에 있어서 생기는 플라즈마에는, 코일 전극 (42) 에 인가되는 고주파 전압에 의한 정전계에 의한 용량 결합 플라즈마 (CCP : Conductive Coupled Plasma) 와, 코일 전극 (42) 에 흐르는 고주파 전류에 의해 발생하는 유도 전계에 의한 유도 결합 플라즈마 (ICP : Inductive Coupled Plasma) 가 존재한다.
용량 결합 주체의 플라즈마 (E 모드 플라즈마) 는 일반적으로 플라즈마 밀도가 낮은 경우에 발생하고, 유도 결합 주체의 플라즈마 (H 모드 플라즈마) 는 일반적으로 플라즈마 밀도가 높은 경우에 발생한다. 도 4의 (a) 는 E 모드 플라즈마가 발생하고 있는 모습을 나타내고, 도 4의 (b) 는 H 모드 플라즈마가 발생하고 있는 모습을 나타낸다. E 모드에서 H 모드로의 천이는 플라즈마 밀도에 의존하며, 플라즈마 밀도가 소정 값 이상이 되면 플라즈마에 대한 파워 공급이 급격하게 증대된다. 이 현상은 일반적으로 「모드 점프」또는 「밀도 점프」라고 불리고 있다. 즉, 모드 점프를 일으키는 전력 이하에서 생기는 플라즈마가 E 모드 플라즈마이며, 모드 점프를 일으키는 전력보다 큰 전력에서 생기는 플라즈마가 H 모드 플라즈마이다 (예를 들어, 일본국 특허공보 「특허 3852655호」, 일본국 특허공보 「특허 4272654호」등을 참조).
바람직한 실시형태에 있어서 H 모드 플라즈마는 고밀도 플라즈마일 수 있다. 여기서, 고밀도 플라즈마란, 전자 밀도가 1 × 1011 ㎝-3 이상인 플라즈마를 말한다.
또한, 모드 점프가 일어났는지의 여부 판단은, 플라즈마의 이온 밀도를 측정함으로써 판단할 수 있는 것 외에, 도 4 에 나타내는 바와 같이, 플라즈마 처리 장치 (40) 의 외관으로부터도 용이하게 판단할 수 있다. 예를 들어, 도 4의 (b) 에 나타내는 바와 같이, 모드 점프가 일어난 후에는 코일 전극 (42) 의 주위에 강력한 발광이 관찰된다.
(고주파 전력)
여기서, 본 실시형태에서는 코일 전극 (42) 에 인가하는 고주파 전력을 모드 점프를 일으키는 전력보다 커지도록 설정한다. 이로써, 성막 속도, 분리층 (3) 의 경도 및 분리층 (3) 의 차광성을 각각 향상시킬 수 있다는 놀랄 만한 효과를 얻을 수 있다 (후술하는 실시예를 참조).
모드 점프를 일으키는 전력은 기판의 크기 및 전극의 구조에 따라 적절히 설정하면 되는데, 예를 들어 1000 ∼ 3000 W 의 범위이다.
즉, 본 실시형태에 의하면, 성막 속도를 향상시킴으로써 분리층 (3) 의 형성 시간을 단축시킬 수 있다.
또, 본 실시형태에 의하면, 분리층 (3) 의 경도를 향상시킴으로써, 첩부 공정에 있어서 분리층 (3) 과 접착층 (2) 을 첩합할 때, 분리층 (3) 에 스크래치가 생기는 것을 억제할 수 있다. 분리층 (3) 에 스크래치가 생긴 경우, 그 후의 공정에 있어서 문제가 생기는 경우가 있기 때문에, 분리층 (3) 에 스크래치가 생기는 것을 억제하는 것은 매우 유용하다. 특히, 분리층 (3) 의 연필 경도가 HB 이상이면, 첩부 공정에 있어서 분리층 (3) 에 스크래치가 생기는 것을 성공적으로 피할 수 있다. 이러한 경도를 갖는 분리층 (3) 은 일반적인 플라즈마 CVD 법에 의한 성막 기술 (예를 들어, 일본국 특허공개공보 「특개평11-251308호」에 기재된 기술) 로는 형성할 수 없으며, 본 발명을 이용해서 비로소 얻어지는 것이다.
또한, 본 명세서에 있어서 「연필 경도」란, 후술하는 실시예에 설명하는 측정 방법에 의해 측정된 경도를 의미하고, 특정 경도의 연필을 이용하여, 소정의 양식에 따라 분리층 (3) 을 세게 긁어도 분리층 (3) 에 큰 스크래치가 생기지 않는 경도를 의미한다.
또, 본 실시형태에 의하면, 분리층 (3) 의 차광성을 향상시킴으로써 조사 공정에 있어서 기판 (1) 이 손상되는 것을 성공적으로 피할 수 있다. 즉, 후술하는 바와 같이, 조사 공정에서는 지지체 (4) 를 개재하여 분리층 (3) 에 광 (8) 을 조사한다. 분리층 (3) 의 차광성을 높임으로써, 지지체 (4) 를 개재하여 조사된 광 (8) 은 분리층 (3) 에 의해 차단되어 기판 (1) 에는 도달하지 않는다. 이로써, 기판 (1) 에 광 (8) 이 도달하는 것을 피하여, 기판 (1) 의 구조물이 광 (8) 에 의해 손상되는 것을 성공적으로 피할 수 있다.
또한, 모드 점프를 일으키는 고주파 전력은 플라즈마 처리 장치 (40) 의 사이즈, 형상, 반응 가스의 종류, 압력 등에 따라 변화한다. 그 때문에, 모드 점프를 일으키는 고주파 전력을 미리 측정하는 측정 공정을 실시해 두는 것이 바람직하다. 측정 공정에서는, 예를 들어 고주파 전력을 변화시키면서 플라즈마 처리 장치 (40) 의 외관을 관찰하거나, 반응실 (41) 내의 이온 밀도를 측정함으로써 성공적으로 모드 점프를 일으키는 고주파 전력을 취득할 수 있다.
(반응 가스)
반응실 (41) 내에 공급하는 반응 가스로는, 불화 탄소 가스 및 탄화 수소 가스 중 적어도 어느 것을 함유하는 가스를 사용할 수 있다. 불화 탄소 가스 및 탄화 수소 가스 중 적어도 어느 것을 원료 가스로 하여 플라즈마 CVD 법을 실행함으로써 분리층 (3) 을 바람직하게 형성할 수 있다.
불화 탄소 가스의 예시로는, CxFy 및 CxHyFz 를 들 수 있으며 (x, y 및 z 는 자연수), 보다 상세하게는 CHF3, CH2F2, C2H2F2, C4F8, C2F6, C5F8 등이 예시되지만, 이들에 한정되지 않는다. 또, 탄화 수소 가스의 예시로는, CH4 등의 알칸류, 에틸렌 등의 알켄류 및 아세틸렌 등의 알킨류를 들 수 있다.
또, 반응 가스에 대하여 질소, 헬륨, 아르곤 등의 불활성 가스, 알칸, 알켄, 알킨 등의 탄화 수소 가스, 불화 탄소 가스, 수소, 산소 등의 첨가 가스를 1 종류 이상 첨가해도 된다. 첨가 가스의 첨가량은 특별히 한정되지 않지만, 예를 들어 수소를 첨가하는 경우에는, 이에 한정되는 것은 아니지만, 반응 가스 전체에 대하여 5 ％ 이상, 20 ％ 이하의 비율로 첨가하는 것이 바람직하다. 또, 산소는 이에 한정되는 것은 아니지만, 매우 미량을 첨가하거나, 또는 첨가하지 않는 것이 바람직하다.
또한, 반응 가스는 불화 탄소 가스를 주성분으로 해도 되고, 이 경우, 첨가 가스로서 탄화 수소 가스를 함유시키는 것이 바람직하다. 이로써, 단순히 불화 탄소 가스만을 원료 가스로서 사용한 경우에 비해 성막 속도 및 분리층 (3) 의 차광성을 향상시킬 수 있다. 이 때, 반응 가스 전체에 대한 탄화 수소 가스의 함유량은, 예를 들어 5 ％ 이상, 20 ％ 이하로 하는 것이 바람직하다. 또 반대로 반응 가스가 탄화 수소 가스를 주성분으로 하고 있는 경우에는, 첨가 가스로서 불화 탄소 가스를 함유시키는 것이 바람직하다. 또한, 주성분이란, 반응 가스 중에 있어서 가장 함유량 (체적％) 이 많은 가스를 의미한다.
또, 불활성 가스를 반응 가스에 적당량 첨가함으로써, 원료 가스를 바람직하게 교반하여 분리층 (3) 을 균일하게 성막할 수도 있다.
반응 가스의 유량 (반응실 (41) 로의 공급량) 은 특별히 한정되지 않고 다양한 조건으로 설정할 수 있는데, 예를 들어 10 ∼ 1000 ㎖/min, 구체적으로는 100 ∼ 500 ㎖/min 으로 할 수 있다. 또, 반응실 (41) 내의 압력도 특별히 한정되지 않고 다양한 조건으로 설정할 수 있는데, 예를 들어 0.1 ∼ 1500 ㎩, 바람직하게는 1 ∼ 100 ㎩, 보다 바람직하게는 10 ∼ 70 ㎩ 이며, 구체적으로는 67 ㎩ (500 mTorr), 70 ㎩ 로 할 수 있다.
분리층 (3) 의 두께는 특별히 한정되지 않으며, 사용하는 광을 충분히 흡수할 수 있는 막두께이면 되는데, 예를 들어 0.05 ∼ 100 ㎛ 의 막두께로 하는 것이 보다 바람직하고, 0.1 ∼ 5 ㎛ 의 막두께로 하는 것이 특히 바람직하다. 분리층 형성 공정에 있어서의 분리층 (3) 의 형성 시간은, 예를 들어 클리닝 시간을 제외하고 1 분 ∼ 30 분, 바람직하게는 5 분 ∼ 20 분, 보다 바람직하게는 5 분 ∼ 15 분 정도로 할 수 있다. 또, 플라즈마 CVD 법에 의한 분리층 (3) 의 형성은 1 단계로 실시해도 되고, 반응 가스의 조성 등 조건을 바꾼 복수의 단계에 의해 실시해도 된다.
또한, 분리층 형성 공정에서는, 분리층 (3) 에 있어서의 접착층 (2) 에 대향하는 측의 면을 평탄하게 형성하는 (요철이 형성되어 있지 않는) 것이 바람직하다. 이와 같은 분리층 (3) 은 플라즈마 CVD 법에 의해 용이하게 형성할 수 있다. 이와 같은 분리층 (3) 은, 첩부 공정에 있어서 접착층 (2) 과 용이하게 균일하게 첩부할 수 있다.
또, 분리층 (3) 은 지지체 (4) 상에 직접 형성할 필요는 없다. 예를 들어, 다른 실시형태에서는 분리층 형성 공정에 있어서 지지체 (4) 상에 형성된 다른 층 상에 분리층 (3) 이 형성될 수 있다. 이 경우, 당해 다른 층은 광을 투과시키는 재료로 구성되어 있다. 이로써, 후술하는 분리 공정에 있어서 분리층 (3) 으로의 광의 입사를 방해하지 않고, 적층체 (10) 에 바람직한 성질 등을 부여하는 층 (다른 층) 을 적절히 추가할 수 있다. 예를 들어, 당해 다른 층은 분리층 (3) 과 지지체 (4) 를 접착하는 접착층일 수 있다.
또한, 분리층 (3) 을 구성하고 있는 유기물의 종류에 따라 분리층 (3) 을 변질시킬 수 있는 광의 파장이 상이한 경우가 있다. 따라서, 당해 다른 층을 구성하는 재료는 모든 광을 투과시킬 필요는 없고, 분리층 (3) 에 흡수되어야 하는 광의 파장을 투과시킬 수 있는 재료에서 적절히 선택할 수 있다.
(성막 온도)
또, 성막 온도는 다양한 관점에서 선택할 수 있다. 또한, 본 명세서에 있어서 성막 온도란, 플라즈마 CVD 법을 실행하기 위해서 사용하는 플라즈마 처리 장치에 있어서의 지지체 (4) 를 재치하는 스테이지의 온도를 가리킨다.
즉, 분리층 (3) 의 탈가스성을 개선 (탈가스량을 저감) 시키기 위해서는, 분리층 형성 공정에 있어서의 성막 온도를 분리층 형성 공정보다 후에 실시하는 공정에 있어서의 환경 온도보다 높은 온도로 설정하는 것이 바람직하다. 당해 성막 온도를 이와 같이 설정함으로써 탈가스성을 개선시킬 수 있다. 이 경우, 성막 온도로서 예를 들어 120 ℃ 이상으로 할 수 있다.
한편, 분리층 (3) 의 성막 속도 및 얻어진 분리층 (3) 의 차광성을 개선시키기 위해서는, 분리층 형성 공정에 있어서의 성막 온도를 300 ℃ 이하로 설정하는 것이 바람직하고, 100 ℃ 이상, 240 ℃ 이하로 설정하는 것이 더욱 바람직하다. 당해 성막 온도를 이 범위로 설정함으로써, 분리층 형성 공정에 있어서의 분리층 (3) 의 성막 속도의 향상, 얻어진 분리층 (3) 의 차광성의 향상과 같은 효과를 얻을 수 있다.
(반응실의 재료)
또한, 반응실 (41) 로는 일반적인 석영으로 이루어지는 반응실을 사용할 수도 있지만, 세라믹으로 이루어지는 반응실을 사용하는 것이 보다 바람직하다. 석영으로 이루어지는 반응실을 사용한 경우에는, 플라즈마 CVD 법의 실행 중 반응실을 구성하는 석영이 에칭되어, 산소가 발생하여 악영향을 미칠 우려가 있다. 이에 비하여, 세라믹으로 이루어지는 반응실을 사용한 경우에는, 플라즈마 CVD 법의 실행 중에 산소가 발생하는 것을 피하여 바람직하게 분리층 (3) 을 형성할 수 있다.
[3 : 첩부 공정]
도 1 의 (3) 은 첩부 공정을 나타낸다. 첩부 공정에서는, 기판 (1) 상에 형성된 접착층 (2) 과 지지체 (4) 상에 형성된 분리층 (3) 을 첩부함으로써, 기판 (1), 접착층 (2), 분리층 (3) 및 지지체 (4) 가 이 순서로 적층되어 이루어지는 적층체 (10) 를 제조한다. 또한, 상기 서술한 바와 같이 각 층 사이에는 다른 층이 끼워져 있어도 된다.
층끼리의 첩부 수법으로는 공지된 수법을 이용하면 되는데, 예를 들어 진공 중에 있어서, 200 ∼ 300 ℃ 정도의 고온하에서 가압하여 층끼리를 첩합하는 수법을 채용할 수 있다.
또한, 본 실시형태에서는 기판 (1) 상에 접착층 (2) 을 형성하고, 분리층 (3) 을 형성한 지지체 (4) 와 첩합하는 방법에 대하여 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 지지체 (4) 상에 분리층 (3) 을 형성하고, 다시 분리층 (3) 상에 접착층 (2) 을 형성하고 나서, 접착층 (2) 과 기판 (1) 을 첩합해도 된다.
또, 분리층 (3) 이 접착층으로서의 기능을 겸해도 된다. 즉, 지지체 (4) 상에 분리층 (3) 을 형성하고 나서, 분리층 (3) 과 기판 (1) 을 직접 첩합함으로써 적층체 (10) 를 제조해도 된다.
이상의 공정에 의해 본 실시형태에 관련된 적층체 (10) 가 제조된다. 본 실시형태에 관련된 기판의 처리 방법에서는, 적층체 (10) 를 제조한 후, 적층체 (10) 의 기판 (1) 에 대하여 박화, 이면 배선 등의 원하는 처리를 실시한 후에, 기판 (1) 을 회수하기 위해서 적층체 (10) 를 분리한다. 이하, 도 1 및 도 2 를 참조하여 이어지는 각 공정에 대하여 설명한다. 또한, 도 2 는 조사 공정 및 분리 공정을 보다 상세하게 설명하기 위한 도면이다.
[4 : 조사 공정]
도 1 의 (4) 및 도 2 의 (1) ∼ (2) 는 조사 공정을 나타낸다. 조사 공정에서는, 분리층 (3) 에 대하여 지지체 (4) 측으로부터 광 (8) 을 조사하여 분리층 (3) 을 변질시킨다. 분리층 (3) 에 조사하는 광 (8) 으로는, 분리층 (3) 이 흡수 가능한 파장에 따라, 예를 들어 YAG 레이저, 루비 레이저, 유리 레이저, YVO4 레이저, LD 레이저, 화이버 레이저 등의 고체 레이저, 색소 레이저 등의 액체 레이저, CO2 레이저, 엑시머 레이저, Ar 레이저, He-Ne 레이저 등의 기체 레이저, 반도체 레이저, 자유 전자 레이저 등의 레이저광, 또는 비레이저광을 적절히 이용하면 된다. 분리층 (3) 에 흡수되어야 하는 광의 파장으로는, 이에 한정되는 것은 아니지만, 예를 들어 600 ㎚ 이하의 파장의 광일 수 있다. 또, 다른 관점에서 말하면, 분리층 (3) 에 있어서의 광의 흡수율이 60 ％ 이상, 보다 바람직하게는 80 ％ 이상인 광을 사용하는 것이 바람직하다.
또한, 광 (8) 의 조사 방향은, 도 2 의 (1) 에 나타내는 바와 같이 분리층 (3) 의 면에 대하여 수직인 방향으로부터 조사해도 되고, 비스듬하게 조사해도 된다. 또, 광 (8) 의 조사는, 분리층 (3) 의 거의 전체면에 대하여 일제히 조사해도 되지만, 분리층 (3) 의 면 내를 주사하도록 조사해도 된다.
또한, 광 (8) 을 지지체 (4) 측으로부터 조사하는 것은, 광 (8) 이 기판 (1) 의 구조물에 영향을 주는 것을 피하기 위해서이다. 광 (8) 을 지지체 (4) 측으로부터 조사함으로써, 광 (8) 이 분리층 (3) 에 흡수되어 광 (8) 이 기판 (1) 에 도달하는 것을 피할 수 있다.
그리고, 상기 서술한 바와 같이 분리층 (3) 은 광이 조사됨으로써 변질되게 되어 있다. 그러므로, 조사 공정이 완료되면, 도 2 의 (2) 에 나타내는 바와 같이, 분리층 (3) 은 변질되어 분리층 (3＇) 이 된다.
[5 : 분리 공정]
도 1 의 (5) 및 도 2 의 (3) 은 분리 공정을 나타낸다. 분리 공정에서는 기판 (1) 으로부터 지지체 (4) 를 분리한다. 조사 공정에 의해 변질된 분리층 (3＇) 은 그 강도가 현저하게 저하되어 있다. 따라서, 예를 들어 약한 외력을 가하여 지지체 (4) 를 들어 올림으로써, 분리층 (3＇) 이 용이하게 파괴되어 지지체 (4) 를 기판 (1) 으로부터 분리할 수 있다.
또한, 도 2 의 (3) 에서는, 분리가 지지체 (4) 와 분리층 (3) 의 계면에서 일어나도록 그려져 있지만, 분리 위치는 이에 한정되지 않고, 분리가 분리층 (3) 과 접착층 (2) 의 계면에서 일어나는 경우도 있을 수 있다.
[6 : 세정 공정]
도 1 의 (6) 은 세정 공정을 나타낸다. 세정 공정에서는 지지체 (4) 가 분리된 기판 (1) 상에 남은 접착층 (2) 을 제거한다. 접착층 (2) 의 제거는, 예를 들어 접착층 (2) 에 접착층 (2) 을 용해시키는 용제를 분무함으로써 실시할 수 있다. 이로써, 접착층 (2) 이 제거된 기판 (1) 을 얻을 수 있다.
여기서, 지지체 (4) 의 분리 후, 접착층 (2) 에 분리층 (3＇) 의 나머지가 부착되어 있는 경우가 있다. 소량의 분리층 (3＇) 이 부착되어 있을 뿐이라면, 상기 서술한 바와 같이 접착층 (2) 을 용해시키는 용제를 분무함으로써 접착층 (2) 과 함께 제거할 수 있다. 또, 분리층 (3＇) 을 용해시키는 용제를 더 분무하고, 그 후에 접착층 (2) 을 용해시키는 용제를 분무하도록 해도 된다.
이상, 본 발명을 실시형태에 기초하여 구체적으로 설명했지만, 본 발명은 상기 서술한 실시형태에 한정되는 것은 아니며, 청구항에 나타낸 범위에 있어서 다양한 변경이 가능하고, 상이한 실시형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
본 발명은 이하의 실시예에 의해 더욱 상세하게 설명되지만, 이에 한정되어야 하는 것은 아니다.
실시예
[실시예 1]
(1 : 성막 조건)
우선, 8 인치 기판용 플라즈마 처리 장치에 더미의 실리콘 기판을 세트하고, O2 플라즈마 애싱을 이용하여 반응실의 클리닝을 10 분간 실시하였다. 또한, 플라즈마 처리 장치의 반응실은 석영제인 것을 사용하였다. 또, 플라즈마 처리 장치의 코일 전극은 3 턴인 것을 사용하였다. 계속해서, 지지체 (4) 로서 사용하는 8 인치 유리 기판을 플라즈마 처리 장치에 세트하고, O2 플라즈마 애싱을 이용하여 지지체 (4) 의 세정 및 제막 전 (前) 가열을 5 분간 실시하였다. 그 후, 표 1 에 나타내는 각 조건으로 분리층 (3) 을 성막하였다. 또한, 표 1 에 나타내는 각 조건은, 반응 가스로서 유량 200 sccm 의 C4F8 을 이용하고, 압력을 500 mTorr 로 하고, 고주파 전력을 1500 W 로 하고, 성막 온도를 240 ℃ 로 한 경우를 표준 조건으로 하고, 이에 대하여 개별 요소를 변화시킨 것이다. 또한, 전력을 1200 W 로 한 조건에서는 방전이 불안정하였기 때문에 시간이 짧아지고 있다.
Figure pct00001
(2 : 성막 속도의 평가)
성막 중의 분리층 (3) 에 대하여, 광 간섭식 막두께 측정 장치를 이용하여 막두께를 측정하고, 성막 속도를 측정하였다. 성막 속도의 측정은, 도 8 에 나타내는 1 ∼ 9 의 각 위치에 대하여 실시하고, 평균치를 산출하였다. 결과는 후술한다.
(3 : 분리층의 경도 평가)
도 5 에 나타내는 측정 방법에 의해, 형성된 분리층 (3) 의 연필 경도를 측정하였다. 도 5 에 나타내는 바와 같이, 연필 유지구 (51) 가 분리층 (3) 에 대하여 45 도의 각도로 연필 (50) 의 선단이 닿도록 연필 (50) 을 유지하고, 연필 (50) 에 대하여 분리층 (3) 을 향하여 750 g 의 하중을 가하게 하였다. 이 상태에서 연필 (50) 을 10 ㎜/s 의 속도로 70 ㎜ 의 범위를 이동시켰다. 그 결과, 분리층 (3) 에 큰 스크래치가 생겼는지의 여부를 판정하였다. 그리고, 연필 (50) 의 경도를 바꾸어 분리층 (3) 에 큰 스크래치를 생기게 하지 않는, 가장 높은 경도를 측정 대상의 분리층 (3) 의 연필 경도로 하였다. 얻어진 연필 경도를 표 2 에 기초하여 수치화하였다.
Figure pct00002
도 6 에 판정예를 나타낸다. 도 6 의 1) 에 나타내는 바와 같이, 「B」의 연필 (50) 을 사용했을 때는 분리층 (3) 에 큰 스크래치가 없고, 「HB」의 연필 (50) 을 사용했을 때는 분리층 (3) 에 큰 스크래치가 있는 경우에는, 연필 경도는 B 가 되고, 경도를 5 로 평가하였다. 또, 도 6 의 2) 에 나타내는 바와 같이, 「HB」의 연필 (50) 을 사용했을 때는 분리층 (3) 에 큰 스크래치가 없고, 「H」의 연필 (50) 을 사용했을 때는 분리층 (3) 에 큰 스크래치가 있는 경우에는, 연필 경도는 HB 가 되고, 경도를 6 으로 평가하였다. 결과는 후술한다.
(4 : 분리층의 차광성 평가)
도 7 에 나타내는 바와 같이 설치한 측정계에 의해 분리층의 누설광량을 측정하였다. 누설광량이 적을수록 차광성이 높다. 도 7 에 나타내는 바와 같이, 레이저 광원 (60) 으로부터 파장 532 ㎚, 펄스 40 kHz, 출력 1800 mW 의 레이저 (61) 를 분리층 (3) 이 형성된 지지체 (4) 측으로부터 입사시켜, 투과된 광의 양 (누설광량) 을 센서 (62) 에 의해 측정하였다. 또한, 분리층 (3) 상에는 미리 더미 접착제 (탄화 수소계 접착제) 80 ㎛ 를 도포하였다. 레이저 광원 (60) 과 분리층 (3) 사이의 거리는 350 ㎜ 로 하고, 분리층 (3) 과 센서 (62) 사이의 거리는 60 ㎜ 로 하였다. 누설광량의 측정은, 도 8 에 나타내는 각 위치에 대하여 실시하고, 아울러 막두께당 누설광량의 평균치를 산출하였다. 결과는 후술한다. 또한, 지지체 (4) 만을 측정했을 때의 누설광량은 약 200 mW 가 되었다.
(5 : 모드 점프에 대한 검토)
코일 전극에 인가하는 고주파 전류를 변화시켜 모드 점프를 일으키는 전력을 조사한 결과, 표 3 에 나타내는 바와 같이, 1270 W ∼ 1300 W 에 있어서 모드 점프가 일어나고 있음을 알 수 있었다.
Figure pct00003
도 9 는 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 성막 속도의 관계를 나타내는 그래프로, 세로축은 성막 속도 (옹스트롬/min) 를 나타내고, 가로축은 고주파 전력 (W) 을 나타낸다. 도 9 에 나타내는 바와 같이, 모드 점프를 일으키는 전력보다 큰 전력 (1300 W 이상) 에 있어서 크게 성막 속도가 향상되었다.
도 10 은 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 경도의 관계를 나타내는 그래프로, 세로축은 상기 서술한 측정 방법으로 측정한 분리층의 경도를 나타내고, 가로축은 고주파 전력 (W) 을 나타낸다. 도 10 에 나타내는 바와 같이, 모드 점프를 일으키는 전력보다 큰 전력 (1300 W 이상) 에 있어서 크게 분리층 (3) 의 경도가 향상되었고, 첩부 공정에 있어서 분리층 (3) 에 대한 스크래치를 성공적으로 피할 수 있는 경도 6 (연필 경도 HB) 이상의 경도의 분리층 (3) 을 형성할 수 있었다.
또, 모드 점프를 일으키기 전의 전력 (＜1300 W) 에서는 분리층 (3) 은 성긴 막이 되어, 지지체 (4) 에 대한 밀착성이 낮고, 파티클이 많이 발생하였다.
도 11 은 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 차광성의 관계를 나타내는 그래프로, 세로축은 막두께당 누설광량의 평균치 (mW/옹스트롬) 를 나타내고, 가로축은 고주파 전력 (W) 을 나타낸다. 또, 도 12 는 플라즈마 CVD 법 실행시에 있어서의 고주파 전력과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프로, 세로축은 각 위치에 있어서의 누설광량 (mW) 을 나타내고, 가로축은 고주파 전력 (W) 을 나타낸다. 도 11 및 도 12 에 나타내는 바와 같이, 모드 점프를 일으키는 전력보다 큰 전력 (1300 W 이상) 에 있어서 크게 분리층 (3) 의 차광성이 향상되었다. 특히, 분리층 (3) 의 외주부에서는, 모드 점프를 일으키기 전의 전력 (＜1300 W) 에서는 거의 50 ％ 의 레이저가 투과되는 데에 반하여, 모드 점프를 일으키는 전력보다 큰 전력 (1300 W 이상) 에서는 20 ％ 이하로 억제할 수 있었다.
이상과 같이, 모드 점프를 일으키는 전력보다 큰 전력을 이용하여 플라즈마 CVD 법을 실행함으로써, 성막 속도, 분리층 (3) 의 경도 및 분리층 (3) 의 차광성을 각각 향상시킬 수 있음을 알 수 있었다.
(6 : 성막 온도에 대한 검토)
도 13 은 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 성막 속도의 관계를 나타내는 그래프로, 세로축은 성막 속도 (옹스트롬/min) 를 나타내고, 가로축은 성막 온도 (지지체 (4) 를 재치하는 스테이지의 온도) 를 나타낸다. 도 13 에 나타내는 바와 같이, 성막 온도가 낮을수록 (특히 180 ℃ 이하) 성막 속도가 향상되었다.
도 14 는 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 경도의 관계를 나타내는 그래프로, 세로축은 상기 서술한 측정 방법으로 측정한 분리층의 경도를 나타내고, 가로축은 성막 온도를 나타낸다. 도 14 에 나타내는 바와 같이, 성막 온도에 따라 분리층 (3) 의 경도는 대부분 변화하지 않았다.
도 15 는 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 차광성의 관계를 나타내는 그래프로, 세로축은 막두께당 누설광량의 평균치 (mW/옹스트롬) 를 나타내고, 가로축은 성막 온도를 나타낸다. 또, 도 16 은 플라즈마 CVD 법 실행시에 있어서의 성막 온도와 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프로, 세로축은 각 위치에 있어서의 누설광량 (mW) 을 나타내고, 가로축은 성막 온도를 나타낸다. 도 15 및 도 16 에 나타내는 바와 같이, 성막 온도가 낮을수록 (특히 180 ℃ 이하) 차광성이 향상되었다.
이상과 같이, 성막 온도를 낮게, 특히 180 ℃ 이하로 함으로써 성막 속도 및 분리층 (3) 의 차광성을 각각 향상시킬 수 있음을 알 수 있었다.
(7 : 탄화 수소 가스 첨가에 대한 검토)
도 17 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 성막 속도의 관계를 나타내는 그래프로, 세로축은 성막 속도 (옹스트롬/min) 를 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 도 17 에 나타내는 바와 같이, 상기 성막 조건에서는 CH4 첨가량에 따라 성막 속도에 변화는 관찰되지 않았다.
도 18 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 경도의 관계를 나타내는 그래프로, 세로축은 상기 서술한 측정 방법으로 측정한 분리층의 경도를 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 도 18 에 나타내는 바와 같이, CH4 첨가량에 따라 분리층 (3) 의 경도는 대부분 변화하지 않았다.
도 19 는 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 차광성의 관계를 나타내는 그래프로, 세로축은 막두께당 누설광량의 평균치 (mW/옹스트롬) 를 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 또, 도 20 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프로, 세로축은 각 위치에 있어서의 누설광량 (mW) 을 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 도 19 및 도 20 에 나타내는 바와 같이, 상기 성막 조건에서는 CH4 첨가량에 따라 차광성에 변화는 관찰되지 않았다.
이상과 같이, 상기 성막 조건에서는 CH4 첨가량에 따른 영향은 대부분 관찰되지 않았다. 그래서, 플라즈마 처리 장치를 12 인치 기판용 플라즈마 처리 장치로 바꾸어, 다시 CH4 첨가량에 따른 영향을 검증하였다. 지지체 (4) 로는 12 인치 유리 기판을 사용하였다. 또, 당해 플라즈마 처리 장치에 있어서 모드 점프를 일으키는 전력보다 큰 고주파 전력 (2500 W) 을 사용하였다. 그 밖의 조건에 대해서는 상기 서술한 표준 조건과 동일한 조건으로 플라즈마 CVD 법을 실행하였다.
도 26 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 성막 속도의 관계를 나타내는 그래프로, 세로축은 성막 속도 (옹스트롬/min) 를 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 도 26 에 나타내는 바와 같이, 본 성막 조건에서는 CH4 첨가량이 증가할수록 성막 속도가 향상되었다.
도 27 은 플라즈마 CVD 법 실행시에 있어서의 CH4 첨가량과 분리층의 차광성의 관계를 나타내는 그래프로, 세로축은 막두께 1 옹스트롬당 누설광량의 평균치 (10-4 mW) 를 나타내고, 가로축은 CH4 첨가량 (sccm) 을 나타낸다. 도 27 에 나타내는 바와 같이, 상기 성막 조건에서는 CH4 첨가량이 증가할수록 차광성이 향상되었다.
이상과 같이, CH4 를 첨가함으로써 성막 속도 및 분리층 (3) 의 차광성을 각각 향상시킬 수 있음을 알 수 있었다.
(8 : 산소의 영향에 대한 검토)
도 21 은 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 성막 속도의 관계를 나타내는 그래프로, 세로축은 성막 속도 (옹스트롬/min) 를 나타내고, 가로축은 산소 첨가량 (sccm) 을 나타낸다. 도 21 에 나타내는 바와 같이, 상기 성막 조건에서는 산소를 첨가함으로써 성막 속도가 약간 감소되었다.
도 22 는 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 경도의 관계를 나타내는 그래프로, 세로축은 상기 서술한 측정 방법으로 측정한 분리층의 경도를 나타내고, 가로축은 산소 첨가량 (sccm) 을 나타낸다. 도 22 에 나타내는 바와 같이, 산소 첨가량에 따라 분리층 (3) 의 경도는 대부분 변화하지 않았다.
도 23 은 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 차광성의 관계를 나타내는 그래프로, 세로축은 막두께당 누설광량의 평균치 (mW/옹스트롬) 를 나타내고, 가로축은 산소 첨가량 (sccm) 을 나타낸다. 또, 도 24 는 플라즈마 CVD 법 실행시에 있어서의 산소 첨가량과 분리층의 각 위치에 있어서의 차광성의 관계를 나타내는 그래프로, 세로축은 각 위치에 있어서의 누설광량 (mW) 을 나타내고, 가로축은 산소 첨가량 (sccm) 을 나타낸다. 도 23 및 도 24 에 나타내는 바와 같이, 상기 성막 조건에서는 산소 첨가량에 따라 차광성이 크게 저하되었다.
이상과 같이, 산소 첨가에 따라 성막 속도 및 분리층 (3) 의 차광성이 저하되었다. 이에 대하여 추가적인 검토를 실시하였다.
우선, 형성한 분리층 (3) 에 대하여 O2 애싱을 실행하고, 플라즈마 스펙트럼을 측정한 결과, CF2 및 CO 의 피크가 검출되었다. 이 결과는, O2 애싱에 의해 분리층 (3) 이 CF2 및 CO 로 분해되는 것을 나타내고 있으며, O2 가 플라즈마 CVD 법에 악영향을 주는 것을 간접적으로 나타내고 있다.
다음으로, 석영제 반응실을 이용하고, 고주파 전력으로서 1500 W 및 1200 W 를 이용하고, 산소를 첨가하지 않고 플라즈마 CVD 법을 실행했을 때의 플라즈마 스펙트럼을 측정한 결과, 모드 점프를 일으키는 전력 (1500 W) 을 사용한 경우에, O2 및 CO 의 피크가 검출되었다. 이는 석영의 반응실이 에칭되어 산소가 발생하고 있을 가능성을 시사하고 있다. 따라서, 반응실의 재료로는, 산소를 발생시킬 수 있는 석영이 아니라 세라믹이 보다 바람직함을 알 수 있었다.
(9 : 탈가스성에 대한 검토)
각 조건에 따라 형성한 분리층 (3) 에 대하여, 탈가스성을 승온 탈리 가스 분석 (TDS) 에 의해 측정하였다. 결과를 도 25 에 나타낸다. 도 15 에 나타내는 바와 같이, 어느 조건으로 형성한 분리층 (3) 도 탈가스성은 특별히 문제가 되지 않았다.
(10 : 적층체의 분리성 평가)
기판 (1) 으로는 반도체 웨이퍼를 사용하였다. 기판 (1) 상에 탄화 수소계 접착제를 도포하고 베이크함으로써, 접착층 (2) 을 형성하였다. 이와 같이 형성한 접착층 (2) 과 상기 서술한 각 조건으로 형성한 분리층 (3) 의 각각을 서로 대향시켜 첩합함으로써, 상기 서술한 각 조건에 대응하는 적층체 (10) 를 각각 제작하였다.
제작한 각 적층체 (10) 의 기판 (1) 을 박화한 후, 532 ㎚ 의 파장을 갖는 그린 레이저를 각 적층체 (10) 의 지지체 (4) 측으로부터 분리층 (3) 을 향하여 조사하였다. 구체적으로는 빔 형상이 160 ㎛, 조사 피치가 160 ㎛, 평균 출력이 1.8 W, 이송 속도가 6000 ㎜/sec 인 532 ㎚ 의 레이저를 40 kHz 의 펄스 주파수로 적층체 (10) 상에 조사하였다. 레이저의 스캔 횟수는 1 회로 하였다.
그 결과, 상기 서술한 각 조건에 대응하는 적층체 (10) 에 있어서의 분리층 (3) 은 모두 레이저 조사를 받아 변질되고, 지지체 (4) 를 단순히 들어 올리는 것만으로 지지체 (4) 는 기판 (1) 으로부터 용이하게 분리되었다. 또, 분리 후의 지지체 (4) 및 기판 (1) 의 표면을 육안으로 관찰한 결과, 기판 (1) 상에 분리층 (3) 이 변질된 흑색의 분체가 약간 관찰된 것 이외에는 잔류물은 없었다.
[실시예 2]
12 인치 기판용 플라즈마 처리 장치에 더미의 12 인치 실리콘 기판을 세트하고, O2 플라즈마 애싱을 이용하여 반응실의 클리닝을 10 분간 실시하였다. 또한, 플라즈마 처리 장치의 반응실은 석영제인 것을 사용하였다. 또, 플라즈마 처리 장치의 코일 전극은 3 턴인 것을 사용하였다. 계속해서, 지지체 (4) 로서 사용하는 12 인치 유리 기판을 플라즈마 처리 장치에 세트하고, O2 플라즈마 애싱을 이용하여 지지체 (4) 의 세정 및 제막 전가열을 5 분간 실시하였다. 그 후, 반응 가스로서 유량 400 sccm 의 C4F8 을 이용하고, 압력을 70 ㎩ 로 하고, 고주파 전력을 2800 W 로 하고, 성막 온도를 240 ℃ 로 하여 분리층 (3) 을 형성하였다.
다음으로, 실시예 1 의 (10 : 적층체의 분리성 평가) 와 동일한 조건으로 분리성 평가를 실시한 결과, 지지체 (4) 는 기판 (1) 으로부터 용이하게 분리되었다. 또한, 코일 전극에 인가하는 고주파 전류를 변화시켜, 모드 점프를 일으키는 전력을 조사한 결과, 2200 W ∼ 2800 W 에 있어서 모드 점프가 일어나고 있음을 알 수 있었다. 또, 모드 점프를 일으키는 전력보다 큰 전력 (2200 W 이상) 에 있어서 크게 성막 속도가 향상되고 있음을 알 수 있었다.
산업상 이용가능성
본 발명에 관련되는 적층체의 제조 방법, 기판의 처리 방법 및 적층체는 기판 가공 분야에 특히 이용 가능하다.
1 기판
2 접착층
3 분리층
4 지지체
8 광
10 적층체
40 플라즈마 처리 장치
41 반응실
42 코일 전극
43 고주파 전원
44 반응 가스 공급구
45 베이스부
50 연필
51 연필 유지구
60 레이저 광원
61 레이저
62 센서

Claims (9)

  1. 기판, 그 기판을 지지하는 광 투과성의 지지체, 및 그 기판과 그 지지체 사이에 형성되고, 그 지지체를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층을 구비한 적층체의 제조 방법으로서,
    탄화 수소 가스 및 불화 탄소 가스 중 적어도 어느 것을 함유하는 반응 가스를 사용한 플라즈마 CVD 법에 의해 그 분리층을 형성하는 분리층 형성 공정을 포함하고,
    그 분리층 형성 공정에서는, 모드 점프를 일으키는 전력보다 커지도록 설정된 고주파 전력을 이용하여 그 플라즈마 CVD 법을 실행하는 것을 특징으로 하는 적층체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반응 가스가 불화 탄소 가스인 경우, 첨가 가스로서 탄화 수소 가스를 함유하는 것을 특징으로 하는 적층체의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반응 가스가 탄화 수소 가스인 경우, 첨가 가스로서 불화 탄소 가스를 함유하는 것을 특징으로 하는 적층체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 분리층 형성 공정에서는, 300 ℃ 이하의 성막 온도에서 상기 플라즈마 CVD 법을 실행하는 것을 특징으로 하는 적층체의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 분리층 형성 공정에서는, 세라믹에 의해 형성된 반응실 내에 있어서 상기 플라즈마 CVD 법을 실행하는 것을 특징으로 하는 적층체의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 적층체의 제조 방법에 의해 상기 적층체를 제조하는 제조 공정,
    그 제조 공정 후, 상기 분리층에 대하여 상기 지지체측으로부터 광을 조사하여 그 분리층을 변질시키는 조사 공정, 및
    그 조사 공정 후, 상기 기판으로부터 상기 지지체를 분리하는 분리 공정을 포함하는 것을 특징으로 하는 기판의 처리 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 적층체의 제조 방법에 의해 제조된 것을 특징으로 하는 적층체.
  8. 기판, 그 기판을 지지하는 광 투과성의 지지체, 및 그 기판과 그 지지체 사이에 형성되고, 그 지지체를 개재하여 조사되는 광을 흡수함으로써 변질되게 되어 있는 분리층을 구비하고 있으며,
    그 분리층은 탄화 수소 가스 및 불화 탄소 가스 중 적어도 어느 것을 함유하는 반응 가스를 사용한 플라즈마 CVD 법에 의해 형성된 것으로, HB 이상의 연필 경도를 갖는 것을 특징으로 하는 적층체.
  9. 제 8 항에 있어서,
    상기 반응 가스가 불화 탄소 가스를 함유하는 것을 특징으로 하는 적층체.
KR1020147001500A 2011-06-24 2012-05-31 적층체의 제조 방법, 기판의 처리 방법 및 적층체 KR101581595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-141267 2011-06-24
JP2011141267 2011-06-24
PCT/JP2012/064239 WO2012176607A1 (ja) 2011-06-24 2012-05-31 積層体の製造方法、基板の処理方法および積層体

Publications (2)

Publication Number Publication Date
KR20140039310A true KR20140039310A (ko) 2014-04-01
KR101581595B1 KR101581595B1 (ko) 2015-12-30

Family

ID=47422447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001500A KR101581595B1 (ko) 2011-06-24 2012-05-31 적층체의 제조 방법, 기판의 처리 방법 및 적층체

Country Status (5)

Country Link
US (1) US10094024B2 (ko)
JP (1) JP5661928B2 (ko)
KR (1) KR101581595B1 (ko)
TW (1) TWI572489B (ko)
WO (1) WO2012176607A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019501790A (ja) * 2015-11-02 2019-01-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を結合および剥離させる方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029238B2 (en) * 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
JP6214182B2 (ja) * 2013-03-25 2017-10-18 東京応化工業株式会社 基板の処理方法
WO2014157082A1 (ja) * 2013-03-29 2014-10-02 東京応化工業株式会社 貼付方法
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
JP6088371B2 (ja) * 2013-07-02 2017-03-01 東京応化工業株式会社 フッ化炭素、フッ化炭素の製造方法、及びその利用
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
JP6180239B2 (ja) * 2013-08-28 2017-08-16 東京応化工業株式会社 積層体の製造方法及び積層体
US9111983B1 (en) * 2014-07-31 2015-08-18 Freescale Semiconductor, Inc. Methods for removing adhesive layers from semiconductor wafers
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
US10453731B2 (en) 2016-10-21 2019-10-22 Raytheon Company Direct bond method providing thermal expansion matched devices
US20230073011A1 (en) * 2021-09-03 2023-03-09 Applied Materials, Inc. Shutter disk for physical vapor deposition (pvd) chamber

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100623A (ja) * 2000-09-20 2002-04-05 Fuji Daiichi Seisakusho:Kk 薄膜半導体製造装置
JP2002373871A (ja) * 2001-06-15 2002-12-26 Sekisui Chem Co Ltd Ｉｃチップの製造方法
JP2003282702A (ja) * 2002-03-26 2003-10-03 Fujitsu Ltd 半導体装置及びその製造方法
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232909A (ja) * 1983-05-16 1984-12-27 Oki Electric Ind Co Ltd 非晶質シリコン薄膜の製造方法
US5366585A (en) * 1993-01-28 1994-11-22 Applied Materials, Inc. Method and apparatus for protection of conductive surfaces in a plasma processing reactor
US6149730A (en) 1997-10-08 2000-11-21 Nec Corporation Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor
JP3116904B2 (ja) 1997-10-08 2000-12-11 日本電気株式会社 半導体装置の成膜処理装置、半導体装置の製造方法及び半導体の薄膜形成方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2005212103A (ja) 2004-01-27 2005-08-11 Nissha Printing Co Ltd 微細凹凸転写材、微細凹凸成形品の製造方法
JP5756334B2 (ja) * 2010-10-29 2015-07-29 東京応化工業株式会社 積層体、およびその積層体の分離方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100623A (ja) * 2000-09-20 2002-04-05 Fuji Daiichi Seisakusho:Kk 薄膜半導体製造装置
JP2002373871A (ja) * 2001-06-15 2002-12-26 Sekisui Chem Co Ltd Ｉｃチップの製造方法
JP2003282702A (ja) * 2002-03-26 2003-10-03 Fujitsu Ltd 半導体装置及びその製造方法
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019501790A (ja) * 2015-11-02 2019-01-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を結合および剥離させる方法
US11024530B2 (en) 2015-11-02 2021-06-01 Ev Group E. Thallner Gmbh Method for the bonding and debonding of substrates

Also Published As

Publication number Publication date
JP5661928B2 (ja) 2015-01-28
KR101581595B1 (ko) 2015-12-30
US20140141253A1 (en) 2014-05-22
US10094024B2 (en) 2018-10-09
TWI572489B (zh) 2017-03-01
TW201313481A (zh) 2013-04-01
WO2012176607A1 (ja) 2012-12-27
JPWO2012176607A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
KR101581595B1 (ko) 적층체의 제조 방법, 기판의 처리 방법 및 적층체
JP5756334B2 (ja) 積層体、およびその積層体の分離方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
CN107591321B (zh) 元件芯片的制造方法
TWI605953B (zh) 層積體之分離方法
JP2007165636A (ja) 半導体素子の製造方法
CN1886831A (zh) 半导体芯片的制造方法
JP6904368B2 (ja) 半導体基板の処理方法及び半導体基板の処理装置
US9023172B2 (en) Method of manufacturing laminate
CN107452597A (zh) 元件芯片的制造方法
KR20210114489A (ko) 반도체 소자의 제조 방법
TWI722206B (zh) 支撐體分離裝置、及支撐體分離方法
CN111312658A (zh) 晶片的加工方法
US11232987B2 (en) Method for fabricating a semiconductor device
JP2019153799A (ja) 素子チップの製造方法
TW201528462A (zh) 晶圓封裝結構

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5