CN105990124A - 半导体装置的制造方法及半导体装置的制造装置 - Google Patents
半导体装置的制造方法及半导体装置的制造装置 Download PDFInfo
- Publication number
- CN105990124A CN105990124A CN201510848886.XA CN201510848886A CN105990124A CN 105990124 A CN105990124 A CN 105990124A CN 201510848886 A CN201510848886 A CN 201510848886A CN 105990124 A CN105990124 A CN 105990124A
- Authority
- CN
- China
- Prior art keywords
- substrate
- manufacture method
- semiconductor
- support substrate
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000005286 illumination Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229920005992 thermoplastic resin Polymers 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims description 2
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000001179 sorption measurement Methods 0.000 description 12
- 239000007767 bonding agent Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005204 segregation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000006229 carbon black Substances 0.000 description 3
- 210000000078 claw Anatomy 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009950 felting Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
- B32B43/006—Delaminating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laminated Bodies (AREA)
Abstract
本发明的实施方式提供一种能提高支撑基板的材料选择自由度的半导体装置的制造方法及半导体装置的制造装置。本实施方式的半导体装置的制造方法是对具备半导体基板、支撑基板及接合层的积层体，从支撑基板侧照射具有0.11至0.14eV的能量的电磁波，所述支撑基板含有硅，所述接合层配置在半导体基板与支撑基板之间，且将半导体基板与支撑基板接合。而且，在半导体装置的制造方法中，将半导体基板从支撑基板分离。
Description
[相关申请]
本申请享有以日本专利申请2015-53842号(申请日：2015年3月17日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法及半导体装置的制造装置。
背景技术
在半导体制造工艺中，将前步骤(晶片工艺)中处理过的晶片薄化。薄化是在利用接合层将晶片接合(临时接合)在具有透光性的支撑基板上的状态下进行。而且，为了使薄化后的晶片容易从支撑基板分离，而在晶片与支撑基板之间设置利用可见光的能量分解的光热转换层。然后，在薄化后，通过从支撑基板侧对光热转换层照射可见光而将光热转换层分解，从而将晶片从支撑基板分离。
但是，所述方法中，支撑基板的材质限制为具有透光性的材质。因此，要求提高支撑基板的材料选择的自由度。
发明内容
本发明提供一种能提高支撑基板的材料选择自由度的半导体装置的制造方法及半导体装置的制造装置。
本实施方式的半导体装置的制造方法是对具备半导体基板、支撑基板及接合层的积层体，从支撑基板侧照射具有0.11至0.14eV的能量的电磁波，所述支撑基板含有硅，所述接合层配置于半导体基板与支撑基板之间，且将半导体基板与支撑基板接合。而且，在半导体装置的制造方法中，将半导体基板从支撑基板分离。
附图说明
图1A～1C是能用于本实施方式的半导体装置的制造方法的积层体1的概略剖视图。
图2A、2B是表示本实施方式的半导体制造系统2的真空粘接装置21的概略剖视图。
图3A、3B是表示本实施方式的半导体制造系统2的照射装置22的概略图。
图4A、4B是表示本实施方式的半导体制造系统2的分离装置23的概略图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。
本实施方式的半导体装置的制造方法依次具备积层体的制造步骤、半导体基板的薄化步骤、接合层的脆弱化步骤、以及半导体基板的分离步骤。以下，针对这些步骤，与用来实施各步骤的构成一起进行说明。
(积层体的制造步骤)
在本实施方式的半导体装置的制造方法中，首先实施积层体的制造步骤。
此处，对积层体的构成例进行说明。
图1是能用于本实施方式的半导体装置的制造方法的积层体1的概略剖视图。具体地说，图1A是表示积层体1的第1例的图。图1B是表示积层体1的第2例的图。图1C是表示积层体1的第3例的图。
如图1A所示，第1例的积层体1依次具备支撑基板11、接合层12以及半导体基板13。支撑基板11从薄化步骤中应被研磨的被研磨面13a(背面)的相反侧支撑半导体基板13。也就是说，支撑基板11在形成有半导体元件等器件的器件面13b(表面)支撑半导体基板13。接合层12在半导体基板13与支撑基板11之间接合支撑基板11与半导体基板13。
半导体基板13例如为硅基板(硅晶片)。
支撑基板11含有硅(Si)。支撑基板11优选使用例如单晶硅基板。通过对支撑基板11使用单晶硅基板，能使支撑基板11的机械特性与半导体基板13(硅基板)的机械特性大致一致。通过使机械特性一致，能避免半导体基板13的翘曲或破裂，而且，能提高半导体基板13的操作性。而且，与玻璃相比，单晶硅基板的热导率高。因此，通过将支撑基板11设为单晶硅基板，支撑基板11能将在积层体1的制造步骤或接合层12的脆弱化步骤中经加热的积层体1充分地冷却。因为能将积层体1充分冷却，所以半导体基板13也能充分冷却。因为能将半导体基板13充分冷却，所以能抑制形成在器件面13b的器件的电特性的变化。此外，支撑基板11也可以是玻璃(SiO2、SiSe2)基板。
接合层12是因具有0.11至0.14eV的能量的电磁波的能量而脆弱化。也就是说，接合层12是被由电磁波赋予的热所分解(整体破坏)。接合层12优选使用例如热固型粘接剂(热固性树脂)。通过将接合层12设为热固型粘接剂，接合层12能耐受较高的步骤温度。因为接合层12能耐受较高的步骤温度，所以能提高步骤的自由度。此外，接合层12也可以使用热塑型粘接剂(冷却固化型粘接剂、热塑性树脂)。
而且，接合层12对于0.11至0.14eV的电磁波也可以具有0.01μm-1以上的吸收系数。此处，所谓吸收系数是指表示电磁波入射到接合层12时接合层12吸收多少电磁波的常数，具有长度的倒数的次元。如果将吸收系数设为α，将入射到接合层12前的电磁波的强度设为I0，将入射到接合层12后的电磁波的强度设为I，将电磁波通过接合层12(介质)的距离设为x，那么根据朗伯-比尔(Lambert-Beer)定律，吸收系数α可以满足下式。
α＝(-1/x)ln(I/I0) (1)
通过将吸收系数设为0.01μm-1以上，接合层12能有效率地将电磁波的能量转换为热而脆弱化。
如图1B所示，第2例的积层体1与第1例的积层体1的不同点在于，在支撑基板11与接合层12之间具有转换层14。转换层14将具有0.11至0.14eV的能量的电磁波的能量转换为热。转换层14因转换成的热而脆弱化，也就是被分解(整体破坏)。通过设置转换层14，与仅设置接合层12的情况相比，在下述半导体基板13的分离步骤中能容易地分离半导体基板13。
而且，通过将转换层14设置在支撑基板11与接合层12之间，与将转换层14设置在接合层12与半导体基板13之间的情况相比，能使转换层14的热不易传递到半导体基板13。由此，能进一步抑制器件的电特性的变化，能提高产品的品质。此外，如果在器件面13b不存在对热敏感的元件，那么也可以将转换层14设置在接合层12与半导体基板13之间。
转换层14例如使用包含二氧化硅的粘接剂。二氧化硅对具有0.11至0.14eV的能量的电磁波的吸收率高。因此，通过转换层14中包含二氧化硅，在半导体基板13的分离步骤中能更容易地分离半导体基板13。
而且，为了将电磁波转换为热，转换层14也可以包含碳黑。在该情况下，为了减少碳黑的导电性对器件造成的影响，碳黑含量的上限优选为5％。
如图1C所示，第3例的积层体1与第1例的积层体1的不同点在于，在接合层12之中具有转换层14。也就是说，转换层14被夹在两层接合层12中。转换层14的作用效果与第2例的积层体1相同。
接下来，对能够实施积层体1的制造步骤的装置的构成例进行说明。图2是表示本实施方式的半导体制造系统(半导体装置的制造装置)2的真空粘接装置(真空粘接单元)21的概略剖视图。具体地说，图2A是表示粘接(贴合)到支撑基板11前的半导体基板13的图。图2B是表示粘接到支撑基板11的过程中的半导体基板13的图。
积层体1的制造步骤例如能利用作为半导体制造系统2的一部分的图2的真空粘接装置21来实施。真空粘接装置21能够制造图1A～图1C所示的任一积层体1。
如图2所示，真空粘接装置21具备真空室211、第1保持部212、第2保持部213、配管214、以及阀215。而且，虽然未进行图示，但真空粘接装置21也可以具备加热装置。
真空室211经由配管214及阀215而连接在未图示的减压装置。
第1保持部212配置在真空室211的底部。第1保持部212搭载并保持支撑基板11。此外，第1保持部212也可以搭载并保持半导体基板13。
第2保持部213具备轴2131、保持面2132、以及爪部2133。第2保持部213能够随着轴2131的驱动在第1保持部212的附近位置与远离第1保持部212的位置之间移动(上下移动)。轴2131是由未图示的致动器所驱动。
接下来，对应用了真空粘接装置21的积层体1的制造步骤进行说明。
如图2A所示，首先，将支撑基板11搭载在第1保持部212，且在支撑基板11的表面配置作为接合层12的前身的未固化的粘接剂120。此时，第2保持部213在远离第1保持部212的位置上，利用保持面2132保持半导体基板13的被研磨面13a，且利用爪部2133保持半导体基板13的周缘部。
其次，利用减压装置将真空室211内减压，由此使真空室211内成为真空状态。通过使真空室211内成为真空状态，能抑制在粘接剂120中产生空隙。因为能抑制空隙的产生，所以能适当地经由粘接剂120将支撑基板11与半导体基板13粘接。
其次，如图2B所示，第2保持部213随着轴2131的驱动而移动到第1保持部212的附近位置。然后，第2保持部213在第1保持部212的附近位置，使爪部2133离开半导体基板13而解除半导体基板13的保持。此时，半导体基板13经由粘接剂120而重叠在支撑基板11上。也就是说，粘接剂120被夹在支撑基板11与半导体基板13之间。
然后，通过加热等将粘接剂120固化，由此在形成接合层12的同时利用接合层12将支撑基板11与半导体基板13接合(粘接)。通过将支撑基板11与半导体基板13接合而获得积层体1。
(半导体基板的薄化步骤)
本实施方式的半导体装置的制造方法中，在积层体1的制造步骤之后，对所制造的积层体1实施半导体基板13的薄化步骤。此外，积层体1在前后的步骤间的交接可以利用未图示的搬送机构自动进行(以下相同)。在半导体基板13的薄化步骤中，例如通过利用未图示的研磨装置对半导体基板13的被研磨面13a进行研磨而使半导体基板13的厚度变薄。
(接合层的脆弱化步骤)
本实施方式的半导体装置的制造方法中，在半导体基板13的薄化步骤之后，实施接合层12的脆弱化步骤。此外，可以在薄化步骤与脆弱化步骤之间实施其他步骤。其他步骤例如可为洗净步骤、干燥步骤、TSV(Through-Silicon Via，硅通孔)的形成步骤、电极形成步骤等。
此处，对能够实施接合层12的脆弱化步骤的装置的构成例进行说明。
图3是表示本实施方式的半导体制造系统2的照射装置(照射单元)22的概略图。具体地说，图3A是照射装置22的概略图。图3B是从照射装置22照射的电磁场的波形图。
接合层12的脆弱化步骤例如能利用作为半导体制造系统2的一部分的图3的照射装置22实施。
如图3A所示，照射装置22具备电磁波出射装置221以及电磁波扫描装置222。电磁波出射装置221出射具有0.11至0.14eV的能量的电磁波EW。电磁波出射装置221更优选出射0.11698至0.13191eV(波长9.4至10.6μm)的电磁波。电磁波出射装置221例如可以利用半导体的载波的再结合而产生电磁波，但并不限定于此。电磁波扫描装置222扫描从电磁波出射装置221出射的电磁波EW而照射到积层体1。电磁波扫描装置222例如可以是电流扫描仪等。
接下来，对应用了照射装置22的接合层12的脆弱化步骤进行说明。
如图3A所示，首先，相对于照射装置22(电磁波扫描装置222)朝向支撑基板11配置积层体1。此外，积层体1也可以搭载在照射装置22的未图示的搭载面上。
其次，如图3A所示，照射装置22将具有0.11至0.14eV的能量的电磁波EW照射到积层体1。此时，因为使支撑基板11朝向照射装置22，所以电磁波EW是从支撑基板11侧照射到积层体1，而未直接照射到半导体基板13。电磁波EW未被直接照射到半导体基板13，所以能抑制电磁波EW对器件造成的影响(电特性的变化)。
而且，如图3B所示，照射装置22是以规定的脉冲宽度PW断续地照射电磁波EW。通过断续地照射电磁波EW，与连续照射相比，能减小对器件造成的影响。通过使脉冲宽度PW为50ns以下的短脉冲，能基本消除对器件的影响。
此处，与可见光相比，具有0.11至0.14eV的能量的电磁波EW具有不易散射的性质。因此，即使支撑基板11为不使可见光通过的基板(例如，单晶硅基板)，电磁波EW也能透过支撑基板11到达接合层12。
到达接合层12的电磁波EW通过对接合层12赋予热而使接合层12脆弱化。例如，电磁波EW使接合层12产生空隙或裂痕等缺陷(分解、整体破坏)。通过接合层12的脆弱化，半导体基板13容易从支撑基板11分离。由此，在半导体基板13的分离步骤中能容易地分离半导体基板13。
(半导体基板的分离步骤)
本实施方式的半导体装置的制造方法中，在接合层12的脆弱化步骤后，实施半导体基板13的分离步骤。
此处，对能够实施半导体基板13的分离步骤的装置的构成例进行说明。
图4是表示本实施方式的半导体制造系统2的分离装置(分离单元)23的概略立体图。具体地说，图4A是表示半导体基板13的吸附状态的图。图4B是表示半导体基板13的分离状态的图。
半导体基板13的分离步骤例如能利用作为半导体制造系统2的一部分的图4的分离装置23实施。
如图4A所示，分离装置23具备吸附部231、配管232、真空装置233、以及移动装置234。吸附部231被形成为中空。而且，吸附部231经由配管232而连接在真空装置233。而且，虽然并未图示，但吸附部231在面向半导体基板13的吸附面具有连通到吸附部231内部的多个贯通孔。移动装置234能够在接近/远离积层体1的方向上移动吸附部231。
接下来，对应用了分离装置23的半导体基板13的分离步骤进行说明。
如图4A所示，首先，以相对于分离装置23朝向支撑基板11的方式配置积层体1。此外，积层体1的底面可以通过吸附等而固定在分离装置23的未图示的搭载面上。
其次，吸附部231一边被真空装置233将内部排气到成为真空状态，一边被移动装置234移动到与积层体1相接的位置。由此，积层体1最上层的支撑基板11被真空吸附在吸附部231。
吸附部231将支撑基板11真空吸附之后，利用移动装置234朝远离积层体1的方向移动。此时，支撑基板11与半导体基板13之间的接合层12已通过所述脆弱化步骤而脆弱化。也就是说，利用接合层12实现的支撑基板11与半导体基板13的结合比利用真空吸附实现的吸附部231与支撑基板11的结合弱。因此，如图4B所示，通过使吸附部231朝远离积层体1的方向移动，真空吸附在吸附部231的支撑基板11也远离半导体基板13。如此，能将半导体基板13与支撑基板11分离。
此外，分离后的半导体基板13也可以在通过机械研磨或湿式蚀刻等将接合层12去除并通过切割而单片化之后进行封装化。而且，单片化后的半导体基板13也可以经由TSV而立体安装。
根据本实施方式，通过对接合层12照射具有0.11至0.14eV的能量的电磁波，不论支撑基板11的材质如何，都能确实地使接合层12脆弱化。例如，即使在支撑基板11为像单晶硅一样不使可见光通过的基板的情况下，具有0.11至0.14eV的能量的电磁波也能对接合层12赋予充分的热而使接合层12脆弱化。因此，根据本实施方式，能提高支撑基板的材料选择的自由度。
而且，通过将支撑基板11设为单晶硅，能抑制半导体基板13的翘曲或破裂的产生，而且，能提高半导体基板13的操作性。也就是说，能提高半导体装置的成品率及制造容易性。
对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些实施方式能够以其他各种形态实施，能在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中所记载的发明及其均等的范围内。
例如，实施方式中对转换层14使用二氧化硅的示例进行了说明，但转换层14也能使用金属层(例如Ti、Ta、Ni、Cu、Al、或使用这些金属的合金或积层膜)。在转换层14使用金属膜的情况下，转换层14本身不会脆弱化，但能通过从转换层14向接合层12传递热而使接合层12脆弱化。
[符号的说明]
1 积层体
11 支撑基板
12 接合层
13 半导体基板
Claims (12)
1.一种半导体装置的制造方法，其特征在于：对具备半导体基板、支撑基板及接合层的积层体，从所述支撑基板侧照射具有0.11至0.14eV的能量的电磁波，所述支撑基板含有硅，所述接合层配置在所述半导体基板与所述支撑基板之间，且将所述半导体基板与所述支撑基板接合；且所述半导体装置的制造方法是将所述半导体基板从所述支撑基板分离。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述支撑基板使用单晶硅基板。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述半导体基板使用单晶硅基板。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述接合层包含热固性树脂或热塑性树脂。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述积层体在所述支撑基板与所述接合层之间或所述接合层之中具备将所述电磁波转换为热的转换层，且所述半导体装置的制造方法是
从所述支撑基板侧对所述积层体照射所述电磁波。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：所述转换层包含二氧化硅或金属。
7.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述电磁波的脉冲宽度为50ns以下。
8.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述接合层的所述电磁波的吸收系数为0.01μm-1以上。
9.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述支撑基板为玻璃基板。
10.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述积层体在所述接合层与所述半导体基板之间具备将所述电磁波转换为热的转换层，且所述半导体装置的制造方法具备如下步骤：
通过从所述支撑基板侧对所述积层体照射所述电磁波而使所述转换层脆弱化。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于：所述转换层包含Ti、Ta、Ni、Cu、Al。
12.一种半导体装置的制造装置，其特征在于具备：照射单元，对具备半导体基板、支撑基板及接合层的积层体，从所述支撑基板侧照射具有0.11至0.14eV的能量的电磁波，所述支撑基板含有硅，所述接合层配置在所述半导体基板与所述支撑基板之间，且将所述半导体基板与所述支撑基板接合；以及
分离单元，将所述半导体基板从所述支撑基板分离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-053842 | 2015-03-17 | ||
| JP2015053842A JP6486735B2 (ja) | 2015-03-17 | 2015-03-17 | 半導体製造方法および半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990124A true CN105990124A (zh) | 2016-10-05 |
| CN105990124B CN105990124B (zh) | 2019-06-14 |
Family
ID=56925468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510848886.XA Active CN105990124B (zh) | 2015-03-17 | 2015-11-27 | 半导体装置的制造方法及半导体装置的制造装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10546769B2 (zh) |
| JP (1) | JP6486735B2 (zh) |
| CN (1) | CN105990124B (zh) |
| TW (1) | TWI632590B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112272920A (zh) * | 2018-06-22 | 2021-01-26 | 日本碍子株式会社 | 接合体及弹性波元件 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3058661B1 (fr) * | 2016-11-14 | 2019-06-28 | Adm28 S.Ar.L | Procede de soudage par impulsion magnetique d’un empilement de feuillets |
| CN117080201A (zh) * | 2018-06-29 | 2023-11-17 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| WO2023032165A1 (ja) * | 2021-09-03 | 2023-03-09 | 昭和電工マテリアルズ株式会社 | 仮固定用フィルム、仮固定用積層体、及び半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115075A1 (en) * | 2006-07-14 | 2009-05-07 | Kessel Carl R | Method for manufacturing thin substrate using a laminate body |
| US20140147986A1 (en) * | 2012-11-28 | 2014-05-29 | International Business Machines Corporation | Wafer debonding using long-wavelength infrared radiation ablation |
| TW201420355A (zh) * | 2012-09-28 | 2014-06-01 | Tokyo Ohka Kogyo Co Ltd | 層合體、層合體之分離方法、及分離層之評估方法 |
| US20140166209A1 (en) * | 2010-11-15 | 2014-06-19 | Tokyo Ohka Kogyo Co., Ltd. | Laminate and method for separating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511092B2 (ja) * | 2000-12-11 | 2010-07-28 | セイコーエプソン株式会社 | 半導体素子の製造方法 |
| US7534498B2 (en) * | 2002-06-03 | 2009-05-19 | 3M Innovative Properties Company | Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body |
| JP4565804B2 (ja) | 2002-06-03 | 2010-10-20 | スリーエム イノベイティブ プロパティズ カンパニー | 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置 |
| EP1988575A3 (en) * | 2007-03-26 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20140128355A (ko) * | 2012-01-30 | 2014-11-05 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 임시 기판 지지체를 위한 장치, 하이브리드 적층체, 방법 및 재료 |
| JP5977532B2 (ja) | 2012-02-20 | 2016-08-24 | 東京応化工業株式会社 | 支持体分離方法及び支持体分離装置 |
-
2015
- 2015-03-17 JP JP2015053842A patent/JP6486735B2/ja active Active
- 2015-11-24 TW TW104138994A patent/TWI632590B/zh active
- 2015-11-27 CN CN201510848886.XA patent/CN105990124B/zh active Active
-
2016
- 2016-03-03 US US15/059,994 patent/US10546769B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115075A1 (en) * | 2006-07-14 | 2009-05-07 | Kessel Carl R | Method for manufacturing thin substrate using a laminate body |
| US20140166209A1 (en) * | 2010-11-15 | 2014-06-19 | Tokyo Ohka Kogyo Co., Ltd. | Laminate and method for separating the same |
| TW201420355A (zh) * | 2012-09-28 | 2014-06-01 | Tokyo Ohka Kogyo Co Ltd | 層合體、層合體之分離方法、及分離層之評估方法 |
| US20140147986A1 (en) * | 2012-11-28 | 2014-05-29 | International Business Machines Corporation | Wafer debonding using long-wavelength infrared radiation ablation |
| CN103854973A (zh) * | 2012-11-28 | 2014-06-11 | 国际商业机器公司 | 操作器件晶片和叠层结构的方法和处理叠层结构的装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112272920A (zh) * | 2018-06-22 | 2021-01-26 | 日本碍子株式会社 | 接合体及弹性波元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI632590B (zh) | 2018-08-11 |
| TW201705192A (zh) | 2017-02-01 |
| JP6486735B2 (ja) | 2019-03-20 |
| CN105990124B (zh) | 2019-06-14 |
| US10546769B2 (en) | 2020-01-28 |
| US20160276200A1 (en) | 2016-09-22 |
| JP2016174098A (ja) | 2016-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20230163554A (ko) | 캐리어의 직접 결합 및 분리 | |
| US9929054B2 (en) | Systems and methods for laser splitting and device layer transfer | |
| CN105990124A (zh) | 半导体装置的制造方法及半导体装置的制造装置 | |
| JP2004503942A (ja) | 基板製造方法及び該方法によって得られた基板 | |
| US20190244853A1 (en) | Wafer Composite and Method for Producing a Semiconductor Component | |
| JP2016525801A (ja) | 中波長赤外線アブレーションを用いるウェハ剥離 | |
| JP2005252244A5 (zh) | ||
| US20160064265A1 (en) | Temporarily bonding support substrate and semiconductor device manufacturing method | |
| WO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
| KR20160030164A (ko) | 접촉면의 본딩을 위한 방법 | |
| CN107615447A (zh) | 具有陷阱富集区域的氮化镓设备 | |
| JP2018093222A (ja) | 亜鉛金属及び過酸化亜鉛の反応接合により形成される層状の接合構造 | |
| JP2009224769A5 (zh) | ||
| JP6651924B2 (ja) | 接合体の製造方法、及び、パワーモジュール用基板の製造方法 | |
| JP2017098283A (ja) | 半導体装置の製造方法 | |
| JP2012151423A (ja) | 電子部品の製造方法 | |
| JP6349121B2 (ja) | 積層デバイスの製造方法 | |
| JP2022049603A (ja) | 半導体装置の製造方法 | |
| CN102623299A (zh) | 一种晶圆接合的晶粒制程方法 | |
| US20190198421A1 (en) | Heat radiating plate-lined ceramics substrate | |
| KR102588869B1 (ko) | 다이 본딩 방법 | |
| CN116314035A (zh) | 半导体装置、及半导体装置的制造方法 | |
| JPH0373145B2 (zh) | ||
| JP2018069299A (ja) | 接合構造体の製造方法 | |
| Kawano | Low/room temperature wafer bonding technologies for three-dimensional integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170814 Address after: Tokyo, Japan Applicant after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Applicant before: Toshiba Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo Patentee before: Pangea Co.,Ltd. Address after: Tokyo Patentee after: Kaixia Co.,Ltd. Address before: Tokyo Patentee before: TOSHIBA MEMORY Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220210 Address after: Tokyo Patentee after: Pangea Co.,Ltd. Address before: Tokyo Patentee before: TOSHIBA MEMORY Corp. |