CN116314035A - 半导体装置、及半导体装置的制造方法 - Google Patents

半导体装置、及半导体装置的制造方法 Download PDF

Info

Publication number
CN116314035A
CN116314035A CN202210978416.5A CN202210978416A CN116314035A CN 116314035 A CN116314035 A CN 116314035A CN 202210978416 A CN202210978416 A CN 202210978416A CN 116314035 A CN116314035 A CN 116314035A
Authority
CN
China
Prior art keywords
film
substrate
semiconductor device
main surface
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210978416.5A
Other languages
English (en)
Inventor
铃木葵
大久保拓郎
竹石知之
森爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116314035A publication Critical patent/CN116314035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

实施方式提供一种适合适当地进行衬底的剥离的半导体装置、及半导体装置的制造方法。实施方式的半导体装置具有衬底、第1膜、第2膜、及第3膜。第1膜配置在衬底的主面侧。第2膜隔着第1膜而配置在衬底的相反侧。第2膜的主面与第1膜的主面接触。第3膜隔着第2膜而配置在第1膜的相反侧。第3膜的衬底侧的主面具有二维分布的凸部或凹部。第3膜的与衬底为相反侧的主面平坦。第2膜对红外光的吸收率大于第3膜对红外光的吸收率。第3膜的热膨胀系数与第2膜的热膨胀系数不同。

Description

半导体装置、及半导体装置的制造方法
[相关申请的交叉参考]
本申请享有以日本专利申请2021-202458号(申请日：2021年12月14日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的所有内容。
技术领域
本实施方式涉及一种半导体装置、及半导体装置的制造方法。
背景技术
在制造半导体装置时，有时将2个衬底接合，然后，将2个衬底中的一衬底剥离。 业界期望适当地进行该衬底的剥离。
发明内容
本发明要解决的问题在于提供一种适合适当地进行衬底的剥离的半导体装置、及半 导体装置的制造方法。
本实施方式的半导体装置具有衬底、第1膜、第2膜、及第3膜。第1膜配置在衬 底的主面侧。第2膜隔着第1膜而配置在衬底的相反侧。第2膜的主面与第1膜的主面 接触。第3膜隔着第2膜而配置在第1膜的相反侧。第3膜的衬底侧的主面具有二维分 布的凸部或凹部。第3膜的与衬底相反侧的主面平坦。第2膜对红外光的吸收率大于第 3膜对红外光的吸收率。第3膜的热膨胀系数与第2膜的热膨胀系数不同。
附图说明
图1是表示实施方式的半导体装置的构成的剖视图。
图2是表示实施方式的半导体装置的制造方法的流程图。
图3A～图3F是表示实施方式的半导体装置的制造方法的剖视图。
图4A及图4B是表示实施方式的半导体装置的制造方法的剖视图。
图5A～图5C是表示实施方式的半导体装置的制造方法的剖视图。
图6A～图6C是表示实施方式的半导体装置的制造方法的剖视图。
图7是表示实施方式的半导体装置的制造方法的剖视图。
图8是表示实施方式的半导体装置的制造方法的俯视图。
图9A～图9E是表示实施方式的半导体装置的制造方法的剖视图。
图10是表示实施方式的第1变化例的半导体装置的制造方法的剖视图。
图11A～图11E是表示实施方式的第1变化例的半导体装置的制造方法的剖视图。
图12A～图12D是表示实施方式的第2变化例的半导体装置的制造方法的剖视图。
图13是表示实施方式的第2变化例的半导体装置的制造方法的剖视图。
图14A～图14D是表示实施方式的第3变化例的半导体装置的制造方法的剖视图。
图15是表示实施方式的第3变化例的半导体装置的制造方法的剖视图。
图16A～图16E是表示实施方式的第3变化例的半导体装置的制造方法的剖视图。
图17是表示实施方式的第4变化例的半导体装置的构成的剖视图。
图18是表示实施方式的第4变化例的半导体装置的制造方法的剖视图。
图19A～图19E是表示实施方式的第4变化例的半导体装置的制造方法的剖视图。
具体实施方式
以下，参考附图，对实施方式的半导体装置详细地进行说明。此外，本发明并非由该实施方式限定。
(实施方式)
实施方式的半导体装置具有以下构造：通过2个衬底的接合而形成，适合将接合后要被去除的衬底再利用。2个衬底的接合也被称为2个衬底的贴合。
例如，半导体装置1如图1所示那样构成。图1是表示半导体装置1的构成的剖视图。以下，将与衬底2的主面2a垂直的方向设为Z方向，将在与Z方向垂直的面内相 互正交的2个方向设为X方向及Y方向。
如图1所示，半导体装置1具有衬底2、膜3、膜4、及膜5。衬底2具有在XY方 向上延伸的板形状。衬底2在+Z侧具有主面2a，在-Z侧具有主面2b。主面2a及主面 2b分别在XY方向上延伸。衬底2由以半导体(例如，硅)为主成分的材料形成。
膜3配置在衬底2的+Z侧(主面2a侧)。膜3沿着主面2a在XY方向上延伸。膜3 在+Z侧具有主面3a，在-Z侧具有主面3b。主面3a及主面3b分别在XY方向上大致平 坦地延伸。膜3既可以由以绝缘物为主成分的材料形成，也可以由以半导体氧化物(例如， 氧化硅)为主成分的材料形成。
在图1中，为了简化，例示出膜3覆盖衬底2的主面2a的构成，但也可以在膜3 与衬底2之间介置其它膜。例如，也可以在膜3与衬底2之间配置导电层与绝缘层反复 积层而成的积层体，使半导体膜在该积层体内沿Z方向延伸，由此构成三维的存储单元 阵列。
膜4隔着膜3配置在衬底2的相反侧。膜4配置在衬底2、膜3的+Z侧。膜4沿着 主面2a在XY方向上延伸。膜4在+Z侧具有主面4a，在-Z侧具有主面4b。主面4a及 主面4b分别在XY方向上延伸。膜4可由红外光的吸收率大于衬底2及膜5的任意材 料形成。膜4也可以由适合将膜4作为激光吸收层发挥功能的激光波长(优选为1117nm 以上，更优选为9300nm附近或10600nm附近等)的吸收率大于衬底2及膜5的任意材 料形成。膜4既可以由以绝缘物为主成分的材料形成，也可以由以半导体氧化物(例如， 氧化硅)为主成分的材料形成。
主面3a及主面4b分别在XY方向上平坦地延伸，且相互接触。膜3的主面3a的原 子与膜4的主面4b的原子也可以通过氢键或共价键而键结。半导体装置1如下所述通 过2个衬底的接合而形成，主面3a及主面4b成为接合面。
膜5隔着膜4配置在膜3的相反侧。膜5配置在衬底2、膜3、膜4的+Z侧。膜5 沿着主面2a在XY方向上延伸。膜5在+Z侧具有主面5a，在-Z侧具有主面5b。主面 5a及主面5b分别在XY方向上延伸。主面5a在XY方向上平坦地延伸。
膜5可由红外光的吸收率小于膜4且热膨胀系数大于膜4的热膨胀系数的任意材料形成。膜5可由适合将膜4作为激光吸收层发挥功能的激光波长(优选为1117nm以上， 更优选为9300nm附近或10600nm附近等)的吸收率小于膜4且热膨胀系数大于膜4的 热膨胀系数的任意材料形成。
此外，膜5的热膨胀系数大于在半导体装置1的制造工序中配置在膜5的+Z侧的 衬底100(参考图3F)的热膨胀系数。但是，由于衬底100不残留在半导体装置1的构造 上，所以在衬底100由与衬底2相同的材料形成的情况下，通过使膜5的热膨胀系数大 于衬底2的热膨胀系数，能够间接地使膜5的热膨胀系数大于衬底100的热膨胀系数。
在膜4覆盖膜5的主面5b的情况下，膜5可由红外光的吸收率小于膜4且热膨胀 系数大于膜4的任意材料形成。膜5可由适合将膜4作为激光吸收层发挥功能的激光波 长(优选为1117nm以上，更优选为9300nm附近或10600nm附近等)的吸收率小于膜4 且热膨胀系数大于膜4的任意材料形成。膜5既可以由以半导体的多晶材(例如，多晶硅) 为主成分的材料形成，也可以由以半导体的非晶材(例如，非晶硅)为主成分的材料形成。
在膜4覆盖膜5的主面5b的情况下，主面4a及主面5b分别具有二维分布凸部或 凹部(参考图8)。主面4a具有平坦面4a1及多个凹部4a2。平坦面4a1在XY方向上延 伸，构成主面4a的主要部分。凹部4a2从平坦面4a1向膜4的内侧(-Z侧)凹陷。主面 5b具有平坦面5b1及多个凸部5b2。平坦面5b1在XY方向上延伸，构成主面5b的主 要部分。多个凸部5b2在XY方向上相隔地配置。凸部5b2与凹部4a2对应，从平坦面 5b1向膜5的外侧(-Z侧)突出。
在图1中，为了简化，例示出膜4覆盖膜5的主面5b的构成，但在膜4与膜5之 间，只要为具有某种程度导热性的膜，则也可以介置其它膜。例如，也可以在膜4与膜 5之间积层半导体层、导电层、绝缘层等，形成CMOS(complementary metal oxide semiconductor，互补金属氧化物半导体)构造，由此构成用来对存储单元阵列进行控制的 控制电路。在该情况下，其它膜的覆盖膜5的主面5b的主面也可以具有图1所示的相 当于主面4a的二维分布的凹部。
此外，如下所述，在半导体装置1的制造工序中，膜4作为激光吸收层发挥功能， 膜5作为接受激光吸收层(膜4)的局部发热而局部地热膨胀的层发挥功能。主面5b的多 个凸部5b2分别为因局部热膨胀而形成的构造。
接下来，使用图2～图9E对半导体装置1的制造方法进行说明。图2是表示半导体装置1的制造方法的流程图。图3A～图7、图9A～图9E是表示半导体装置1的制造方 法的YZ剖视图。图8是表示半导体装置1的制造方法的XY俯视图。
在半导体装置1的制造方法中，如图2所示，同时进行下衬底的准备(S1)与上衬底的准备(S2)。下衬底是应接合的2个衬底中在接合时配置在-Z侧的衬底。上衬底是应接 合的2个衬底中在接合时配置在+Z侧的衬底。
在下衬底的准备(S1)中，如图3A所示，准备衬底(下衬底)2。衬底2也可以由以实质上不含杂质的半导体(例如，硅)为主成分的材料形成。
在衬底2的主面2a侧(+Z侧)，如图3B所示，利用CVD(chemical vapor deposition，化学气相沉积)法等，沉积膜3。膜3既可以由以绝缘物为主成分的材料形成，也可以由 以半导体氧化物(例如，氧化硅)为主成分的材料形成。
在上衬底的准备(S2)中，如图3C所示，准备衬底(上衬底)100。衬底100也可以由以实质上不含杂质的半导体(例如，硅)为主成分的材料形成。
在衬底100的主面100b侧(-Z侧)，如图3D所示，利用CVD法等，沉积膜5。膜5 可由红外光的吸收率小于膜4且热膨胀系数大于衬底100的任意材料形成。膜5例如可 由适合将膜4作为激光吸收层发挥功能的激光波长(优选为1117nm以上，更优选为9300 nm附近或10600nm附近等)的吸收率小于膜4且热膨胀系数大于衬底100的任意材料形 成。膜5既可以由以半导体的多晶材(例如，多晶硅)为主成分的材料形成，也可以由以 半导体的非晶材(例如，非晶硅)为主成分的材料形成。
在膜5的-Z侧，如图3E所示，利用CVD法等，沉积膜4。膜4可由红外光的吸收 率大于膜5的任意材料形成。膜4也可以由适合将膜4作为激光吸收层发挥功能的激光 波长(优选为1117nm以上，更优选为9300nm附近或10600nm附近等)的吸收率大于膜 5及衬底100的任意材料形成。膜4既可以由以绝缘物为主成分的材料形成，也可以由 以半导体氧化物(例如，氧化硅)为主成分的材料形成。
如图2所示，当下衬底的准备(S1)与上衬底的准备(S2)均完成后，将上衬底与下衬底接合(S3)。膜3的+Z侧的主面3a(参考图3B)与膜4的-Z侧的主面4b(参考图3E)分别 通过等离子体照射等而活化，如图3F所示，以主面3a及主面4b相向的方式，将衬底2 及衬底100在Z方向上对向配置。如图4A所示，衬底2及衬底100在Z方向上相互接 近，衬底2侧的主面3a与衬底100侧的主面4b接合。此时，主面3a的原子与主面4b 的原子利用氢键等键结，从而衬底2及衬底100为暂时接合的状态。
因此，如图2所示，以相对较低的温度进行热处理(退火)(S4)。在热处理(退火)中，如图4B中虚线箭头所示，衬底2及衬底100被整体加热。在热处理中，例如衬底2及 衬底100分别在特定时间内被加热至相对较低的温度(也就是器件构造的容许温度，例如 200℃左右)。此时，因水分子从界面散逸等，而主面3a的原子与主面4b的原子利用共 价键等键结，衬底2及衬底100成为正式接合的状态。
当图2所示的S4完成后，以焦点位于膜4附近的方式从衬底100侧照射红外激光200(S5)。激光的照射是利用作为激光吸收层的膜4的光吸收率大于其它膜5、衬底100 的波段(在激光吸收层为氧化硅膜的情况下，优选为1117nm以上，更优选为9300nm附 近或10600nm附近等)的红外激光200进行。红外激光200使用脉冲激光。红外激光200 的吸收依赖于衬底或膜的吸收系数与厚度而产生，本构造中，在成为激光吸收层的膜4 中最易产生激光吸收。红外激光200的脉冲宽度也可以为1～100kHz左右的低频。
此时，以在膜4内二维分布多个照射部的方式进行红外激光200的照射。以多个照射部在XY平面方向上相隔的方式进行红外激光200的照射(参考图8)。考虑到因膜4 中局部发热所引起的蓄热影响，红外激光200的照射被调整为适合剥离的照射间隔。
例如，如图5A所示，决定应照射红外激光200的XY平面位置，以红外激光200 的焦点位于膜4内的方式进行调整。膜4对红外激光200的吸收率大于衬底100对红外 激光200的吸收率，且大于膜5对红外激光200的吸收率。由此，通过衬底100及膜5 照射到膜4的红外激光200在膜4内的照射部位被有效率地吸收，在该XY平面位置使 膜4局部发热(局部加热)。
膜4的局部发热如图5B所示，传递到膜5，在该XY平面位置使膜5膨胀。膜5 的热膨胀系数大于衬底100的热膨胀系数，且大于膜4的热膨胀系数。由此，在该XY 平面位置，通过膜5的膨胀，而形成在膜5的+Z侧的主面5a内向+Z侧突出的凸部5a2 及在-Z侧的主面5b内向-Z侧突出的凸部4b2。与此相对应地，形成在衬底100的-Z侧 的主面100b内向+Z侧凹陷的凹部100b2，且形成在膜4的+Z侧的主面4a内向-Z侧凹 陷的凹部4a2。
如图5C所示，将应照射红外激光200的XY平面位置决定为从图5A的XY平面位 置在XY平面方向上发生位移的位置，以红外激光200的焦点位于膜4内的方式进行调 整。膜4对红外激光200的吸收率大于衬底100对红外激光200的吸收率，且大于膜5 对红外激光200的吸收率。由此，通过衬底100及膜5照射到膜4的红外激光200在膜 4内的照射部位被有效率地吸收，在该XY平面位置使膜4局部发热(局部加热)。
膜4的局部发热如图6A所示，传递到膜5，在该XY平面位置使膜5膨胀。膜5 的热膨胀系数大于衬底100的热膨胀系数，且大于膜4的热膨胀系数。由此，在该XY 平面位置，通过膜5的膨胀，而形成在膜5的+Z侧的主面5a内向+Z侧突出的凸部5a2 及在-Z侧的主面5b内向-Z侧突出的凸部4b2。据此，形成在衬底100的-Z侧的主面100b 内向+Z侧凹陷的凹部100b2，且形成在膜4的+Z侧的主面4a内向-Z侧凹陷的凹部4a2。
一边使应进行照射的XY平面位置位移一边重复与图5C、图6A相同的处理。
如图6B所示，决定应照射红外激光200的最终的XY平面位置，以红外激光200 的焦点位于膜4内的方式进行调整。膜4对红外激光200的吸收率大于衬底100对红外 激光200的吸收率，且大于膜5对红外激光200的吸收率。由此，通过衬底100及膜5 照射到膜4的红外激光200在膜4内的照射部位被有效率地吸收，在最终的XY平面位 置使膜4局部发热(局部加热)。
膜4的局部发热如图6C所示，传递到膜5，在最终的XY平面位置使膜5膨胀。膜 5的热膨胀系数大于衬底100的热膨胀系数，且大于膜4的热膨胀系数。由此，在最终 的XY平面位置，通过膜5的膨胀，而形成在膜5的+Z侧的主面5a内向+Z侧突出的凸 部5a2及在-Z侧的主面5b内向-Z侧突出的凸部4b2。据此，形成在衬底100的-Z侧的 主面100b内向+Z侧凹陷的凹部100b2，且形成在膜4的+Z侧的主面4a内向-Z侧凹陷 的凹部4a2。
通过以在膜4内二维分布多个照射部的方式进行红外激光200的照射，如图7及图8所示，膜5的+Z侧的主面5a成为具有二维分布的凸部的状态。在主面5a中，成为多 个凸部5b2在XY方向上相隔地配置的状态。由此，如图7及图8中虚线箭头所示，可 产生主面5a中的多个凸部5a2分别在主面100b附近将衬底100向XY方向外侧挤出的 局部应力。
此外，膜5及衬底100的界面与膜5及膜4的界面分别在XY方向上相隔的多个部 位产生局部应力。如果膜5及衬底100的热膨胀系数差大于膜5及膜4的热膨胀系数差， 那么膜5及衬底100的界面中产生的局部应力大于膜5及膜4的界面中产生的局部应力。 在图7及图8中，为了简化，选择性地示出膜5及衬底100的界面中产生的相对较大的 局部应力。
也就是说，通过在膜5及衬底100的界面中在XY方向上相隔的多个部位产生局部应力，从而界面的接合状态产生不均匀性，界面的接合力被减弱。此时，膜5及衬底100 的界面成为容易剥离的面。
据此，在膜5及衬底100的界面进行剥离(S6)。剥离时，如图9A所示，从在衬底2 上积层着膜3、膜4、膜5的积层体6将衬底100剥离。例如，使刮刀部件300的前端 插入到膜5的主面5a与衬底100的主面100b的界面。刮刀部件300的前端具有呈锐角 的锐利形状。由于界面的接合力减弱，所以利用刮刀部件300的前端的插入所引起的相 对较小的应力，将衬底100从积层体6容易地剥离。
考虑到之后的加工等，如图2所示，对积层体6的剥离面进行处理(S7)。积层体6中，如图9B所示，在膜5的+Z侧的主面5a中，多个凸部5a2分布在XY方向上。利 用CMP(Chemical Mechanical Polishing，化学机械抛光)法等，对主面5a进行研磨而使主 面5a平坦化。由此，如图9C所示，获得在衬底2上积层着膜3、膜4、膜5且膜5的 主面5a被平坦化的半导体装置1(参考图1)。
另一方面，被剥离的衬底100如图2所示，被再利用(S8)。衬底100如图2中实线 箭头所示，也可以作为上衬底100再利用。
刚剥离后的衬底100如图9D所示，在-Z侧的主面100b中，多个凹部100b2分布 在XY方向上。利用CMP法等，对主面100b进行研磨而使主面100b平坦化。由此， 如图9E所示，获得主面100b被平坦化的衬底100。图9E所示的衬底100由于主面100b 被平坦化，所以容易作为例如上衬底100再利用。
此外，被剥离的衬底100如图2中虚线箭头所示，也可以作为下衬底2再利用，来 代替作为上衬底100再利用。
如以上所述，在本实施方式中，将积层着膜3的衬底2与积层着膜5及膜4的衬底100接合之后，以焦点位于膜4附近的方式从衬底100侧照射红外激光200。例如，以 在膜4内二维分布多个照射部的方式进行红外激光200的照射。由此，例如，能够在膜 4及衬底100的界面中二维地分离的多个部位产生局部应力，从而能够减弱界面的接合 力。结果，能够利用刮刀部件300等所引起的较小应力将衬底100剥离，从而获得半导 体装置1及衬底100。由此，能够一方面抑制剥离时的损伤一方面获得半导体装置1及 衬底100，所以能够提高半导体装置1的制造良率，可容易地再利用衬底100。也就是 说，能够在制造半导体装置1时适当地进行衬底100的剥离。
另外，在本实施方式中，半导体装置1中，在衬底2上积层着膜3、膜4、膜5，且 膜5的衬底侧的主面5b具有二维分布的凸部5b2，膜5的主面5a被平坦化。在主面5b 配置着多个凸部5b2。多个凸部5b2在沿着主面5b的方向上相隔开。膜4对红外光的吸 收率大于膜5对红外光的吸收率。膜5的热膨胀系数大于膜4的热膨胀系数。该构成适 合在多个衬底2、100接合后利用红外激光200减弱膜5及衬底100的界面的接合力从 而将衬底100剥离。根据这种构成，能够提供适合适当地进行衬底100的剥离的半导体 装置1。
例如，在通过多个衬底接合来制造半导体装置时，有时将衬底通过研削加工而去除。 在该情况下，被去除的衬底会被废弃。
相对于此，在本实施方式中，能够再利用被去除的衬底100，所以能够削减重新准备衬底100的成本等，能够预计成本的大幅度降低。
或者，在通过多个衬底接合来制造半导体装置时，有时隔着剥离层将应去除的衬底 接合，然后，对衬底整体高温加热而使剥离层利用热改性脆弱化，使衬底从剥离层剥离。在该情况下，由于衬底整体被高温加热，所以器件构造(例如，存储单元阵列的构造或控 制电路的构造)有可能受到热损伤。
相对于此，在本实施方式中，利用红外激光200对膜4进行的加热是局部加热，衬底整体的热处理局限于相对较低的温度(例如，200℃左右)，所以能够抑制对器件构造(例如，存储单元阵列的构造或控制电路的构造)的热损伤。
或者，在通过多个衬底接合来制造半导体装置时，有时利用刮刀部件的插入所引起 的相对较大的应力来机械地去除衬底。在该情况下，要被去除的衬底有可能产生裂缝等受到机械性损伤。
相对于此，在本实施方式中，以在膜4内二维分布多个照射部的方式进行红外激光200的照射而减弱了膜5及衬底100的界面的接合力，在该状态下，利用刮刀部件的插 入所引起的较小的应力将衬底100去除。由此，能够抑制对要被去除的衬底造成的机械 性损伤。
此外，也可以使用剥离器(debonder)装置进行剥离。例如，剥离器装置具有下载台、 在Z方向上与下载台对向的上载台、及构成为能够插入到下载台及上载台之间的空间的 刮刀部件。例如，在图9A所示的工序中，在利用下载台固持衬底2且利用上载台固持 衬底100的状态下在膜5及衬底100的界面的Z位置处从XY方向插入刮刀部件的前端， 利用上载台使衬底100向+Z方向远离下载台。由此，能够执行图9A所示的工序。
另外，作为第1变化例，衬底100的剥离也可以通过在膜5的-Z侧的主面5b进行 剥离来代替在膜5的+Z侧的主面5a进行剥离而实现。例如，如果膜5及膜4的热膨胀 系数差大于膜5及衬底100的热膨胀系数差，那么膜5及膜4的界面中产生的局部应力 大于膜5及衬底100的界面中产生的局部应力。在该情况下，在图6C所示的工序之后， 如图10中虚线箭头所示，可产生主面5b中的多个凸部5b2分别在主面4a附近将膜4 向XY方向外侧挤出的局部应力。也就是说，通过在膜5及膜4的界面中在XY方向上 相隔的多个部位产生局部应力，从而界面的接合状态产生不均匀性，界面的接合力被减 弱。此时，膜5及膜4的界面成为容易剥离的面。
据此，在膜5及膜4的界面进行剥离(S6)。剥离时，如图11A所示，从在衬底2上 积层着膜3、膜4的积层体6a，将在衬底100上积层着膜5的积层体7剥离。例如，使 刮刀部件300的前端插入到膜5的主面5b与膜4的主面4a的界面。刮刀部件300的前 端具有呈锐角的锐利形状。由于界面的接合力被减弱，所以利用刮刀部件300的前端的 插入所引起的相对较小的应力，将积层体7从积层体6a容易地剥离。
考虑到之后的加工等，对积层体6a的剥离面进行处理(S7)。积层体6a中，如图11B所示，在膜4的+Z侧的主面4a中，多个凹部4a2分布在XY方向上。利用CMP法等， 对主面4a进行研磨而使主面4a平坦化。由此，如图11C所示，获得在衬底2上积层着 膜3、膜4且膜4的主面4a被平坦化的半导体装置1a。
另一方面，被剥离的衬底100被再利用(S8)。刚剥离后的衬底100如图11D所示，在-Z侧的主面100b中，由膜5覆盖，并且多个凹部100b2分布在XY方向上。将膜5 利用干式蚀刻或湿式蚀刻去除之后，利用CMP法等，对主面100b进行研磨而使主面100b 平坦化。由此，如图11E所示，获得主面100b被平坦化的衬底100。图11E所示的衬 底100由于主面100b被平坦化，所以容易作为例如上衬底100再利用。
如此，利用图10及图11A～图11E所示的制造方法，也能一方面抑制剥离时的损 伤一方面获得半导体装置1及衬底100，因此能够提高半导体装置1的制造良率，且能 够容易地再利用衬底100。
另外，也可以进行用来促进剥离的研究。例如，作为第2变化例，也可以进行图12A～ 图12D所示的工序来代替图3C～图3E所示的工序。
与图3A、图3B的处理并行地进行以下处理。在上衬底的准备(S2)中，如图12A所 示准备衬底(上衬底)100之后，在衬底100的主面100b附近的区域，如图12B所示，利 用离子注入法等而导入杂质。杂质为降低半导体(例如，硅)的热膨胀系数之类的杂质。 杂质也可以为使半导体的热膨胀系数低于膜4的热膨胀系数之类的杂质。由此，在衬底 100中的基底区域102的-Z侧形成杂质区域101。杂质区域101也可以遍及主面100b的 大致整个面而形成。在衬底100的主面100b侧(-Z侧)，沉积图12C所示的膜5，在膜5 的-Z侧，沉积图12D所示的膜4。
此处，杂质区域101的热膨胀系数小于基底区域102的热膨胀系数。膜5的热膨胀系数大于基底区域102的热膨胀系数。由此，膜5及衬底100(杂质区域101)的热膨胀系 数差大于实施方式中的膜5及衬底100的热膨胀系数差。
因此，在进行图3F～图6C所示的处理之后，如图13中虚线箭头所示，可产生主 面5b中的多个凸部5b2分别在主面100b附近将衬底100向XY方向外侧挤出的更大的 局部应力。也就是说，通过在膜5及杂质区域101的界面中在XY方向上相隔的多个部 位产生局部应力，从而界面的接合状态的不均匀性增大，界面的接合力被进一步减弱。 此时，与实施方式中的膜5及衬底100的界面相比，膜5及杂质区域101的界面(膜5 及衬底100的界面)成为更容易剥离的面。
据此，与实施方式相同，在膜5及杂质区域101的界面(膜5及衬底100的界面)进 行剥离(S6)，获得半导体装置1a，并且被剥离的衬底100被再利用(S8)。
如此，根据图12A～图12D及图13所示的制造方法，能够增大膜5及衬底100的 热膨胀系数差，可使膜5及衬底100的界面更容易地剥离。由此，可利用刮刀部件300 等所引起的更小的应力来进行之后衬底100的剥离，因此，能够一方面进一步抑制剥离 时的损伤一方面获得半导体装置1及衬底100。
或者，也可以通过追加膜8来促进剥离，代替通过向衬底100导入杂质来促进剥离。例如，作为第3变化例，也可以进行图14A～图14D所示的工序来代替图3C～图3E所 示的工序。
与图3A、图3B的处理并行地进行以下处理。在上衬底的准备(S2)中，如图14A所 示准备衬底(上衬底)100之后，在衬底100的主面100b侧(-Z侧)，沉积图14B所示的膜 8。膜8可由热膨胀系数比衬底100小的物质形成。膜8也可以由热膨胀系数比衬底100 小且热膨胀系数比膜4小的物质形成。在膜8的主面8b侧(-Z侧)，沉积图14C所示的 膜5。膜5可由热膨胀系数比衬底100大的物质(例如，半导体多晶材或半导体非晶材) 形成。在膜5的-Z侧，沉积图14D所示的膜4。
此处，膜8的热膨胀系数小于衬底100的热膨胀系数。膜5的热膨胀系数大于衬底100的热膨胀系数。由此，膜5及膜8的热膨胀系数差大于实施方式中的膜5及衬底100 的热膨胀系数差。
因此，在进行图3F～图6C所示的处理之后，如图15中虚线箭头所示，可产生主 面5a中的多个凸部5a2分别在-Z侧的主面8b附近将膜8向XY方向外侧挤出的更大的 局部应力。也就是说，通过在膜5及膜8的界面中在XY方向上相隔的多个部位产生局 部应力，从而界面的接合状态的不均匀性增大，界面的接合力被进一步减弱。此时，与 实施方式中的膜5及衬底100的界面相比，膜5及膜8的界面成为更容易剥离的面。
据此，在膜5及膜8的界面进行剥离(S6)。剥离时，如图16A所示，从在衬底2上 积层着膜3、膜4、膜5的积层体6b，将在衬底100上积层着膜8的积层体7b剥离。例 如，使刮刀部件300的前端插入到膜8的主面8b与膜5的主面5a的界面。刮刀部件300 的前端具有呈锐角的锐利形状。由于界面的接合力被减弱，所以利用刮刀部件300的前 端的插入所引起的相对较小的应力，将积层体7b从积层体6b容易地剥离。
考虑到之后的加工等，对积层体6b的剥离面进行处理(S7)。积层体6b中，如图16B所示，在膜5的+Z侧的主面5a中，多个凸部5a2分布在XY方向上。利用CMP法等， 对主面5a进行研磨而使主面5a平坦化。由此，如图16C所示，获得在衬底2上积层着 膜3、膜4、膜5且膜5的主面5a被平坦化的半导体装置1。
另一方面，被剥离的衬底100被再利用(S8)。刚剥离后的衬底100如图16D所示， -Z侧的主面100b由膜8覆盖。利用干式蚀刻或湿式蚀刻将膜8去除。由此，如图16E 所示，获得衬底100。图16E所示的衬底100容易作为例如上衬底100再利用。另外， 由于不需要利用CMP法等进行研磨，所以衬底100能以大致原来的状态再利用。
如此，根据图14A～图16E所示的制造方法，能够增大膜5及膜8的热膨胀系数差，与实施方式中的膜5及衬底100的界面相比，能够将膜5及膜8的界面作为更容易剥离 的界面实现。由此，可利用刮刀部件300等所引起的更小的应力进行之后的衬底100的 剥离，所以能够一方面进一步抑制剥离时的损伤一方面获得半导体装置1及衬底100。
或者，半导体装置1c也可以构成为通过追加热膨胀系数较小的膜来实现热膨胀系数差。例如，作为第4变化例，半导体装置1c如图17所示，具有膜9来代替膜5(参考 图1)。图17是表示实施方式的第4变化例的半导体装置1c的构成的剖视图。
膜9隔着膜4配置在膜3的相反侧。膜9配置在衬底2、膜3、膜4的+Z侧。膜9 沿着主面2a在XY方向上延伸。膜9在+Z侧具有主面9a，在-Z侧具有主面9b。主面9a及主面9b分别在XY方向上延伸。主面9a在XY方向上平坦地延伸。
膜9可由红外光的吸收率小于膜4且热膨胀系数小于膜4的热膨胀系数的任意材料形成。膜9可由适合将膜4作为激光吸收层发挥功能的激光波长(优选为1117nm以上， 更优选为9300nm附近或10600nm附近等)的吸收率小于膜4且热膨胀系数小于膜4的 热膨胀系数的任意材料形成。
此外，膜9的热膨胀系数大于在半导体装置1c的制造工序中配置在膜9的+Z侧的衬底100(参考图18)的热膨胀系数。但是，衬底100由于不残留在半导体装置1c的构造 上，所以在衬底100由与衬底2相同的材料形成的情况下，通过使膜9的热膨胀系数大 于衬底2的热膨胀系数，能够间接地使膜9的热膨胀系数大于衬底100的热膨胀系数。
在膜4覆盖膜9的主面9b的情况下，膜9可由红外光的吸收率小于膜4且热膨胀 系数大于衬底2的任意材料形成。膜9可由适合将膜4作为激光吸收层发挥功能的激光 波长(优选为1117nm以上，更优选为9300nm附近或10600nm附近等)的吸收率小于膜 4且热膨胀系数小于膜4的任意材料形成。
在膜4覆盖膜9的主面9b的情况下，主面4a及主面9b分别具有二维分布的凸部 或凹部(参考图8)。主面4a具有平坦面4a1及多个凸部4a3。平坦面4a1在XY方向上 延伸，构成主面4a的主要部分。凸部4a3从平坦面4a1向膜4的外侧(+Z侧)突出。主 面9b具有平坦面9b1及多个凹部9b3。平坦面9b1在XY方向上延伸，构成主面9b的 主要部分。多个凹部9b3在XY方向上相隔地配置。凹部9b3与凸部4a3对应，从平坦 面9b1向膜9的内侧(+Z侧)凹陷。
另外，图17所示的半导体装置1c也可以如图18及图19A～图19E所示那样制造。 图18、图19A～图19E分别是表示实施方式的第4变化例的半导体装置的制造方法的 YZ剖视图。
例如，在图3A～图6C的工序的说明中，将膜5置换为膜9，将“热膨胀系数比衬 底100大”置换为“热膨胀系数比衬底100小”，将主面5a、5b置换为主面9a、9b，将 凸部5a2、5b2置换为凹部9a3、9b3，将凹部100b2置换为凸部100b3，将凹部4a2置换 为凸部4b3。在进行实施了该置换后的图3A～图6C的工序的情况下，在图6C所示的 工序之后，如图18中虚线箭头所示，可产生主面100b中的多个凸部100b3分别在主面 9a附近将膜9向XY方向外侧挤出的局部应力。也就是说，通过在膜9及衬底100的界 面中在XY方向上相隔的多个部位产生局部应力，从而界面的接合状态产生不均匀性， 界面的接合力被减弱。此时，膜9及衬底100的界面成为容易剥离的面。
据此，在膜9及衬底100的界面进行剥离(S6)。剥离时，如图19A所示，从在衬底2上积层着膜3、膜4、膜9的积层体6c，将衬底100剥离。例如，使刮刀部件300的 前端插入到衬底100的主面100b与膜9的主面9a的界面。刮刀部件300的前端具有呈 锐角的锐利形状。由于界面的接合力被减弱，所以利用刮刀部件300的前端的插入所引 起的相对较小的应力，将衬底100从积层体6c容易地剥离。
考虑到之后的加工等，对积层体6c的剥离面进行处理(S7)。积层体6c中，如图19B所示，在膜9的+Z侧的主面9a中，多个凹部9a3分布在XY方向上。利用CMP法等， 对主面9a进行研磨而使主面9a平坦化。由此，如图19C所示，获得在衬底2上积层着 膜3、膜4、膜9且膜9的主面9a被平坦化的半导体装置1c。
另一方面，被剥离的衬底100被再利用(S8)。刚剥离后的衬底100如图19D所示，在-Z侧的主面100b中，多个凸部100b3分布在XY方向上。利用CMP法等，对主面 100b进行研磨而使主面100b平坦化。由此，如图19E所示，获得主面100b被平坦化的 衬底100。图19E所示的衬底100由于主面100b被平坦化，所以容易作为例如上衬底 100再利用。
如此，利用图18及图19A～图19E所示的制造方法，也能一方面抑制剥离时的损 伤一方面获得半导体装置1c及衬底100，所以能够提高半导体装置1c的制造良率，且 能够容易地再利用衬底100。
此外，虽然未图示，但衬底100的剥离也可以通过在膜9的-Z侧的主面9b进行剥 离来代替在膜9的+Z侧的主面9a进行剥离而实现。例如，如果膜9及膜4的热膨胀系 数差大于膜9及衬底100的热膨胀系数差，那么膜9及膜4的界面中产生的局部应力大 于膜9及衬底100的界面中产生的局部应力。在该情况下，在图6C所示的工序之后， 可产生主面4a中的多个凸部4a3(参考图17)分别在主面9b附近将膜9向XY方向外侧 挤出的局部应力。也就是说，通过在膜9及膜4的界面中在XY方向上相隔的多个部位 产生局部应力，从而界面的接合状态产生不均匀性，界面的接合力被减弱。此时，膜9 及膜4的界面成为容易剥离的面。据此，与第1变化例相同，可进行剥离(S6)、剥离面 的处理(S7)、被剥离的衬底100的再利用(S8)。
对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不 旨在限定发明的范围。这些新颖的实施方式能以其它各种方式实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围 或主旨中，并且包含在权利要求书所记载的发明及与其均等的范围内。
[符号的说明]
1,1a,1c：半导体装置
2,100：衬底
3～5,9：膜。

Claims (20)

1.一种半导体装置，具备：
衬底；
第1膜，配置在所述衬底的主面侧；
第2膜，隔着所述第1膜而配置在所述衬底的相反侧，且主面与所述第1膜的主面接触；以及
第3膜，隔着所述第2膜而配置在所述第1膜的相反侧；
所述第3膜的所述衬底侧的主面具有二维分布的凸部或凹部，
所述第3膜的与所述衬底为相反侧的主面平坦，
所述第2膜对红外光的吸收率大于所述第3膜对所述红外光的吸收率，
所述第3膜的热膨胀系数与所述第2膜的热膨胀系数不同。
2.根据权利要求1所述的半导体装置，其中
所述第3膜的所述衬底侧的主面具有多个凸部，
所述多个凸部在沿着所述衬底侧的主面的方向上相隔。
3.根据权利要求1所述的半导体装置，其中
所述第3膜的所述衬底侧的主面具有多个凹部，
所述多个凹部在沿着所述衬底侧的主面的方向上相隔。
4.根据权利要求1所述的半导体装置，其中
所述第1膜及所述第2膜分别包含半导体氧化物，
所述第3膜包含半导体多晶材或半导体非晶材。
5.根据权利要求1所述的半导体装置，其中
所述第3膜的热膨胀系数大于所述第2膜的热膨胀系数。
6.根据权利要求1所述的半导体装置，其中
所述第3膜的热膨胀系数小于所述第2膜的热膨胀系数。
7.根据权利要求1所述的半导体装置，其中
所述红外光为红外脉冲激光，
所述第2膜对所述红外脉冲激光的吸收率大于所述第3膜对所述红外脉冲激光的吸收率。
8.根据权利要求1所述的半导体装置，其中
所述第3膜的热膨胀系数与所述衬底的热膨胀系数不同。
9.根据权利要求8所述的半导体装置，其中
所述第3膜的热膨胀系数大于所述衬底的热膨胀系数。
10.根据权利要求8所述的半导体装置，其中
所述第3膜的热膨胀系数小于所述衬底的热膨胀系数。
11.一种半导体装置的制造方法，具备以下步骤：
在第1衬底上积层第1膜，在第2衬底上积层第3膜、第2膜；
将所述第1膜的所述第1衬底相反侧的主面与所述第2膜的所述第2衬底相反侧的主面接合；
以焦点位于所述第2膜附近的方式从所述第2衬底侧照射红外激光；以及
将所述第2衬底剥离；
所述第2膜对所述红外激光的吸收率大于所述第2衬底对所述红外激光的吸收率，
所述第3膜的热膨胀系数不同于与所述第3膜接触的膜的热膨胀系数。
12.根据权利要求11所述的半导体装置的制造方法，其中
所述第2膜对所述红外脉冲激光的吸收率大于所述第3膜对所述红外脉冲激光的吸收率。
13.根据权利要求11所述的半导体装置的制造方法，其中
所述照射包含以在所述第2膜内二维分布多个照射部的方式照射红外激光的步骤。
14.根据权利要求13所述的半导体装置的制造方法，其中
所述红外激光使用脉冲激光。
15.根据权利要求12所述的半导体装置的制造方法，其中
所述第3膜的热膨胀系数与所述第2衬底的热膨胀系数不同，
所述剥离包含在所述第3膜的所述第2衬底侧的主面进行剥离的步骤。
16.根据权利要求12所述的半导体装置的制造方法，其中
所述第3膜的热膨胀系数与在所述第2衬底的相反侧的主面接触的膜的热膨胀系数不同，
所述剥离包含在所述第3膜的所述第2衬底相反侧的主面进行剥离的步骤。
17.根据权利要求15所述的半导体装置的制造方法，其中
所述积层包含在所述第2衬底上积层第4膜、所述第3膜、所述第2膜的步骤，
所述第3膜的热膨胀系数大于所述第2衬底的热膨胀系数，
所述第4膜的热膨胀系数小于所述第2衬底的热膨胀系数，
所述剥离包含通过在所述第3膜及所述第4膜的界面剥离所述第4膜而将所述第2衬底剥离的步骤。
18.根据权利要求15所述的半导体装置的制造方法，其还具备以下步骤：
在所述积层之前，对所述第2衬底导入使热膨胀系数降低的杂质；
所述第3膜的热膨胀系数大于所述第2膜的热膨胀系数，
所述剥离包含在所述第3膜及所述第2衬底的界面将所述第2衬底剥离的步骤。
19.根据权利要求12所述的半导体装置的制造方法，其还具备以下步骤：
在所述剥离之后，对所述第2衬底的因所述剥离而露出的面进行研磨。
20.根据权利要求17所述的半导体装置的制造方法，其还具备以下步骤：
在所述剥离之后，将所述第4膜从所述第2衬底去除。
CN202210978416.5A 2021-12-14 2022-08-16 半导体装置、及半导体装置的制造方法 Pending CN116314035A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-202458 2021-12-14
JP2021202458A JP2023087907A (ja) 2021-12-14 2021-12-14 半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116314035A true CN116314035A (zh) 2023-06-23

Family

ID=86695009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210978416.5A Pending CN116314035A (zh) 2021-12-14 2022-08-16 半导体装置、及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230187255A1 (zh)
JP (1) JP2023087907A (zh)
CN (1) CN116314035A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2008028120A (ja) * 2006-07-20 2008-02-07 Sumitomo Electric Ind Ltd 面発光型半導体素子
KR20130043526A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 플렉시블 표시장치
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
CN110023010A (zh) * 2016-12-02 2019-07-16 马克弗巨德有限公司 增材制造的零件中的应力松弛

Also Published As

Publication number Publication date
TW202323024A (zh) 2023-06-16
US20230187255A1 (en) 2023-06-15
JP2023087907A (ja) 2023-06-26

Similar Documents

Publication Publication Date Title
JP2024515032A (ja) 担体の直接接合及び剥離
US7045878B2 (en) Selectively bonded thin film layer and substrate layer for processing of useful devices
US7221038B2 (en) Method of fabricating substrates and substrates obtained by this method
JP4839818B2 (ja) 貼り合わせ基板の製造方法
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
US20080280416A1 (en) Techniques for Layer Transfer Processing
US20050029224A1 (en) Detachable substrate or detachable structure and method for the production thereof
US7972939B2 (en) Transfer method with a treatment of a surface to be bonded
TWI655744B (zh) 積層元件的製造方法
CN103890908A (zh) 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
EP3485505A1 (en) Method of a donor substrate undergoing reclamation
CN116314035A (zh) 半导体装置、及半导体装置的制造方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP2007194349A (ja) 基板の製造方法
TWI837774B (zh) 半導體裝置及半導體裝置之製造方法
CN110945628A (zh) 层叠型元件的制造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
US20240162081A1 (en) Stacked substrate manufacturing method and substrate processing apparatus
JP4539098B2 (ja) 貼り合わせ基板の製造方法
KR20230154933A (ko) 반도체 칩의 제조 방법 및 기판 처리 장치
JP2022049603A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination