JP2024515032A - 担体の直接接合及び剥離 - Google Patents

担体の直接接合及び剥離 Download PDF

Info

Publication number
JP2024515032A
JP2024515032A JP2023560698A JP2023560698A JP2024515032A JP 2024515032 A JP2024515032 A JP 2024515032A JP 2023560698 A JP2023560698 A JP 2023560698A JP 2023560698 A JP2023560698 A JP 2023560698A JP 2024515032 A JP2024515032 A JP 2024515032A
Authority
JP
Japan
Prior art keywords
carrier
bonding
lth
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023560698A
Other languages
English (en)
Inventor
ドミニク スウィト
ガイウス ギルマン ジュニア ファウンテン
ギリアン ガオ
Original Assignee
アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド filed Critical アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
Publication of JP2024515032A publication Critical patent/JP2024515032A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

接合方法を開示する。本方法は、接着剤を介在させずに半導体素子の第１の非導電性接合材料を担体の第２の非導電性接合材料に直接接合する段階を含むことができる。第１の非導電性接合材料は、半導体素子のデバイス部分上に配置される。第２の非導電性接合材料は、担体のバルク部分上に配置される。堆積した誘電体層は、デバイス部分とバルク部分の間に配置される。本方法は、熱エネルギを誘電体層に伝達して誘電体層からのガスの拡散を誘発することにより、半導体素子から担体を除去する段階を含むことができる。【選択図】 図２Ｅ

Description

〔関連出願への相互参照〕
この出願は、これにより本明細書に引用によってその各々の内容全体が組み込まれる２０２１年３月３１日出願の「担体の直接接合及び剥離」という名称の米国仮特許出願第６３／１６８，９４６号に対する優先権を主張するものである。
本発明の分野は、担体への半導体素子の直接接合（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ）及び直接接合後の担体の除去に関する。
半導体ウェーハのような半導体素子は、積み重ねて接着剤なしで互いに直接に接合することができる。例えば、一部の直接接合構造では、素子の非導電性フィールド領域を互いに直接接合することができる。一部の構造では、対応する導電性コンタクト構造も互いに直接接合することができる。
一部の用途では、薄くしたダイ及びウェーハを形成すること及び／又は裏面加工を行うことが困難である可能性がある。従って、直接接合のための改善された方法及び構造に対する必要性が依然として残っている。
ここで、具体的な実施を限定ではなく一例として提供される以下の図面を参照して説明する。
接合前の２つの素子の概略断面側面図である。 接合後の図１Ａに示す２つの素子の概略断面側面図である。 実施形態による接合方法の様々な段階の概略断面図である。 実施形態による接合方法の様々な段階の概略断面図である。 実施形態による接合方法の様々な段階の概略断面図である。 実施形態による接合方法の様々な段階の概略断面図である。 実施形態による接合方法の様々な段階の概略断面図である。 半導体デバイスと担体とを接合する及び剥離する方法を示す流れ図である。
様々なマイクロ電子デバイスでは、２又は３以上の素子２、３を接着剤なしで互いに直接接合して接合構造を形成することができる。図１Ａ及び図１Ｂの素子２、３は、一部の実施形態では半導体素子を備えることができる。例えば、様々な実施形態では、第１及び第２の素子２、３は、半導体ウェーハを備えることができる。一部の実施形態では、第１及び第２の素子２、３は、半導体デバイスダイを備えることができる。一部の実施形態では、第１及び第２の素子の一方は、半導体ウェーハを備えることができ、第１及び第２の素子の他方は、半導体デバイスダイを備えることができる。本明細書に開示する様々な実施形態では、第２の素子３は、第１の素子２に一時的に直接接合されてその後に（例えば、薄化及び／又は他の処理の後で）除去することができる担体を備えることができる。例えば、一部の実施形態では、第１の素子２は、デバイス部分５とデバイス部分５上の第１の非導電性接合材料４ａとを有する半導体素子（例えば、個片化集積デバイスダイ又は非個片化ウェーハ）を備えることができる。デバイス部分５は、能動回路がそこに形成された半導体材料を備えることができる。第２の素子３は、基板６と基板６上の第２の非導電性接合材料４ｂとを備えることができる。一部の実施形態では、基板６は、ガラス又は半導体（珪素など）を備えることができる。
様々な実施形態では、図１Ａから１Ｂに示すように、第１の素子２の非導電性（例えば、半導体又は無機誘電体）接合材料４ａは、接着剤なしで第２の素子３の対応する非導電性（例えば、半導体又は無機誘電体）接合材料４ｂに直接接合することができる。一部の実施形態では（図示せず）、第１の素子２の導電性領域（例えば、金属パッド又はコンタクト構造）は、接着剤なしで第２の素子３の対応する導電性領域（例えば、金属パッド又はコンタクト構造）に直接接合することができる。一部の実施形態では、第１の素子２の非導電材料４ａは、少なくとも、各々の内容があらゆる目的で引用によってその全体が本明細書に組み込まれている米国特許第９，５６４，４１４号明細書、第９，３９１，１４３号明細書、及び第１０，４３４，７４９号明細書に開示されている直接接合技術を使用する接着剤なしの接合技術を用いて、第２の素子３の対応する非導電材料４ｂに直接接合することができる。ハイブリッド接合の追加の例は、その内容があらゆる目的で引用によって全体が本明細書に組み込まれている米国特許第１１，０５６，３９０号明細書の全体を通して見出すことができる。他の用途において、接合構造１では、第１の素子２の非導電材料は、第２の素子３の導電材料に直接接合することができるので、第１の素子２の導電材料は、第２の素子３の非導電材料と密接に結合している。直接接合に適する誘電体接合面又は材料は、酸化珪素、窒化珪素、又は酸窒化珪素のような無機誘電体を非限定的に含み、又は炭化珪素、酸炭窒化珪素、低誘電率誘電体材料（ｌｏｗ Ｋ ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌｓ）、ＳＩＣＯＨ、炭窒化珪素又はダイヤモンド状炭素、又はダイヤモンド面を備える材料を含むことができる。そのような炭素含有セラミック材料は、炭素が含まれているにも関わらず、無機であると見なすことができる。
様々な実施形態では、接着剤を介在させずに直接接合を形成することができる。例えば、半導体又は誘電体接合面は、高い平滑度で研磨することができる。接合面を洗浄し、プラズマ及び／又はエッチャントに露出して接合面を活性化することができる。一部の実施形態では、活性化後又は活性化中に（例えば、プラズマ及び／又はエッチングプロセス中に）、接合面を化学種で終端させることができる。理論に限定されることなく、一部の実施形態では、活性化プロセスを実行して接合面の化学結合を切断することができ、終端プロセスは、直接接合中の結合エネルギを改善する追加の化学種を接合面に提供することができる。一部の実施形態では、活性化と終端処理は、例えば、接合面を活性化して終端させるプラズマ又は湿式エッチャントなどの同じ段階で提供される。他の実施形態では、接合面を別々の処理で終端させて直接接合のために追加の化学種を提供することができる。様々な実施形態では、終端化学種は、窒素を含むことができる。例えば、一部の実施形態では、接合面を窒素含有プラズマに露出することができる。更に、一部の実施形態では、接合面をフッ素に露出することができる。例えば、層及び／又は接合界面、特に誘電体接合界面の近くに１又は複数のフッ素ピークが存在する場合がある。従って、直接接合構造では、２つの非導電材料間の接合界面は、より高い窒素含有量及び／又はフッ素ピークを接合界面に有する非常に平滑な界面を含むことができる。活性化及び／又は終端処理の追加の例は、各々の内容があらゆる目的で引用によってその全体が本明細書に組み込まれている米国特許第９，５６４，４１４号明細書、第９，３９１，１４３号明細書、及び第１０，４３４，７４９号明細書の全体を通して見出すことができる。
様々な実施形態では、第１の素子の導電性コンタクトパッドは、第２の素子の対応する導電性コンタクトパッドに直接接合することができる（例えば、両方の素子がコンタクトパッドを有する構成で）。例えば、上述のように準備された共有結合的に直接接合された誘電体－誘電体間面を備える接合界面に沿って導体－導体間直接接合を提供するために、直接ハイブリッド接合技術を使用することができる。様々な実施形態では、導体－導体間（例えば、コンタクトパッド－コンタクトパッド間）の直接接合及び誘電体－誘電体間のハイブリッド接合は、少なくとも、各々の内容があらゆる目的で引用によってその全体が本明細書に組み込まれている米国特許第９，７１６，０３３号及び第９，８５２，９８８号明細書に開示されている直接接合技術を使用して形成することができる。本明細書に説明する接合構造は、非導電性領域の接合を伴わない直接金属接合又は他の接合技術にも役立つ可能性がある。
一部の実施形態では、無機誘電体接合面を準備し、上述のように接着剤を介在させずに互いに直接接合することができる。コンタクトパッドを有する直接接合構造では、導電性コンタクトパッド（非導電性誘電体フィールド領域に囲まれる場合がある）も接着剤を介在させずに互いに直接接合することができる。一部の実施形態では、それぞれのコンタクトパッドは、誘電体フィールド領域又は非導電性接合領域の外面（例えば、上面）の下方に例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませることができ、例えば、２ｎｍから２０ｎｍの範囲又は４ｎｍから１０ｎｍの範囲で凹ませることができる。誘電体の熱膨張係数（ＣＴＥ）は、例えば、０．１ｐｐｍ／℃から５ｐｐｍ／℃の範囲とすることができ、導電材料のＣＴＥは、６ｐｐｍ／℃から４０ｐｐｍ／℃又は８ｐｐｍ／℃から３０ｐｐｍ／℃の範囲とすることができる。誘電体のＣＴＥと導電材料のＣＴＥとの違いにより、その後の熱処理作動時に導電材料の横方向膨張が抑制され、それによって導電性パッドが接触することを容易にする。非導電性接合領域は、一部の実施形態では、室温で接着剤なしで互いに直接接合することができ、その後に、接合された構造をアニールすることができる。アニールした状態で、コンタクトパッドが非導電性接合領域に対して膨張し、互いに接触して金属－金属間の直接接合を形成することができる。有利なことに、カリフォルニア州サンノゼのＸｐｅｒｉ社から市販されているＤｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ、すなわち、ＤＢＩ（登録商標）のようなハイブリッド接合技術を使用すると、直接接合界面にわたって接続した高密度のパッド（例えば、規則的な配列に関する小ピッチ又は微細ピッチ）が可能である。様々な実施形態では、コンタクトパッドは、銅を含むことができるが、他の金属も適する可能性がある。第１及び第２の素子２、３が接合面にコンタクトパッドを持たない配置では、非導電材料を室温で直接接合し、その後のアニールなしで金属接触を達成することができる。
従って、直接接合プロセスでは、接着剤を介在させることなく第１の素子を第２の素子に直接接合することができる。一部の配置では、第１の素子は、個片化された集積デバイスダイのような個片化素子を備えることができる。他の配置では、第１の素子は、個片化された場合に複数の集積デバイスダイを形成する複数の（例えば、数十の数百の又はそれを超える）デバイス領域を備える担体又は基板（例えば、ウェーハ）を備えることができる。同様に、第２の素子も、個片化された集積デバイスダイのような個片化素子を備えることができる。他の配置では、第２の素子は、担体又は基板（例えば、ウェーハ）を備えることができる。一部の実施形態では、異なるＣＴＥを有する複数のダイを同じ担体上に接合することができる。一部の実施形態では、接合されるダイの基板のＣＴＥは、担体の基板のＣＴＥと類似する場合がある。他の実施形態では、接合されるダイの基板のＣＴＥは、担体の基板のＣＴＥとは異なっている場合がある。接合されるダイの間又は接合されるダイと担体の間でのＣＴＥの差は、１ｐｐｍ／℃から７０ｐｐｍ／℃の範囲にあり、３０ｐｐｍ／℃よりも低い、例えば、１２ｐｐｍ／℃よりも低い場合がある。
本明細書に説明するように、第１の素子と第２の素子は、接着剤なしで互いに直接接合することができ、これは、堆積プロセスとは異なる。従って、第１及び第２の素子は、非堆積型素子を含むことができる。更に、直接接合構造は、堆積した層とは異なり、接合界面に沿ってナノ空隙が存在する欠陥領域を含む可能性がある。ナノ空隙は、接合面の活性化（例えば、プラズマへの露出）が原因で形成される場合がある。上述のように、接合界面は、活性化及び／又は最終化学処理プロセスに由来する物質の集中を含む可能性がある。例えば、活性化のために窒素プラズマを利用する実施形態では、接合界面に窒素ピークが形成される可能性がある。活性化に酸素プラズマを利用する実施形態では、接合界面に酸素ピーク又は酸素富化層が形成される可能性がある。一部の実施形態では、接合界面は、窒素終端珪素、酸化珪素、窒化珪素、酸窒化珪素、酸炭窒化珪素、又は炭窒化珪素のような窒素終端無機非導電材料を含むことができ、接合界面に存在する窒素のレベルは、直接接合前の素子の少なくとも一方に関する窒素終端を表す。窒素含有誘電体を除いて、非導電材料の窒素含有量は、通常、面又は面の近くでピークに達する勾配を有する。一部の実施形態では、窒素及び窒素関連部分は、接合界面に存在しない場合がある。本明細書に説明するように、直接接合は、ファンデルワールス結合よりも強い共有結合を含むことができる。接合層はまた、高い平滑度に平坦化された研磨面を含むことができる。
素子２、３が直接接合された金属製コンタクトパッドを有する様々な実施形態では、コンタクトパッド間の金属－金属間接合は、金属粒子（例えば、銅粒子）が接合界面にわたって互いの中に成長するように接合することができる。一部の実施形態では、銅は、接合界面にわたる銅の拡散を改善するために（１１１）結晶面に沿って垂直に向けられた粒子を有することができる。しかし、一部の実施形態では、銅の他の結晶面をコンタクトパッド面に対して垂直に向けることができる。非導電性接合界面は、接合されたコンタクトパッドの少なくとも一部分まで実質的に完全に延びることができるので、接合されたコンタクトパッド又はその近くにある非導電性接合領域間には実質的に間隙が存在しない。一部の実施形態では、コンタクトパッド（例えば、銅を含むことができる）の下にバリア層を設けることができる。しかし、他の実施形態では、例えば、引用によってその全体があらゆる目的で本明細書に組み込まれている米国特許第１１，１９５，７４８号明細書に説明されているように、コンタクトパッドの下にバリア層がない場合がある。
一部の用途では、例えば、メモリデバイスのような多素子デバイススタックでは、薄くした半導体素子を利用することが望ましい場合がある。例えば、熱硬化性又はＵＶ硬化性接着剤（例えば、有機接着剤）のような接着剤を通して半導体素子（半導体素子ウェーハなど）を担体（例えば、ガラス又は珪素担体ウェーハ）に一時的に接合することができる。半導体素子の裏側は、例えば、研削及び／又は化学機械研磨（ＣＭＰ）により、薄くすることができる。更に、半導体素子を担体に接着させた状態で、半導体素子の裏面に追加の裏面加工を行うことができる。例えば、薄くした半導体素子上に薄膜の金属化又は後端配線（ＢＥＯＬ）層を堆積させるか又は他に設けることができる。
しかし、一時的な接合に接着剤を使用することは、多くの点で困難を伴う可能性がある。例えば、デバイスウェーハが薄くなる時に、ＢＥＯＬ薄膜からの残留応力によってダイサイズの横方向増大を引き起こす場合があり、その理由は、有機接着剤がデバイスウェーハの横方向の増大を抑制するのに十分な接合強度を提供することができない可能性があるからである。更に、薄化プロセス（例えば、研削プロセス）中でのデバイスウェーハと担体ウェーハとの接着剤接合の機械的安定性は、薄化中に加わる力のために低下する又は信頼することができなくなる可能性がある。一部の事例では、薄化プロセスによってデバイスウェーハの厚みが大幅に変動し、望ましい全厚変動（ＴＴＶ）を超える場合もある。例えば、デバイスウェーハと担体ウェーハの間に介在する一時的な接着剤には不均一性があり、その結果、薄化の時に過度の厚み変動をもたらす可能性がある。更に、一時的な接着剤接合は、異なるプロセスに露出される場合に、十分な熱的及び／又は化学的な安定性を持たない可能性がある。例えば、一時的な接着剤は、ウェーハ洗浄、電気化学的堆積（ＥＣＤ）、及び／又はＣＭＰに使用される化学物質に露出されると劣化する可能性がある。これに代えて又はこれに加えて、接着剤は、堆積及び／又はエッチングプロセス（化学気相蒸着（ＣＶＤ）、プラズマ強化ＣＶＤ、物理蒸着など）中に分解する可能性がある。これに加えて、担体及び接着剤をデバイスウェーハから除去した場合に、デバイスウェーハは、接着剤からの残留物を含む場合があり、このために追加の洗浄段階が必要になる可能性がある。従って、半導体素子を薄くするための改善された方法及び構造に対する必要性が依然として残っている。
図２Ａから２Ｅは、様々な実施形態による例示的接合方法を示している。特に断りのない限り、図２Ａから２Ｅの構成要素は、図１Ａから１Ｂの類似番号の構成要素と同じか又はほぼ同様とすることができる。図２Ａに示すように、第１の半導体素子２は、ウェーハ形態での又は個片化された集積デバイスダイとしての半導体デバイス素子を備えることができる。半導体素子２は、能動回路及び／又はデバイスを有するデバイス部分５をそこに備えることができる。図２Ａでは、半導体素子２は、前側１５と、前側１５の反対側の裏側１６とを有する。半導体素子２及びデバイス部分５は、薄くする前、例えば、半導体素子２の裏側１６を研削又は研磨する前の図２Ａに示している。
更に、デバイス部分５上に拡散バリア層（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ）１０を設けることができる。本明細書で説明するように、拡散バリア層１０は、ガスがデバイス部分５及びその内部の能動回路に拡散することを低減又は防止するために低ガス透過性を有することができる。拡散バリア層１０は、水素のようなガスがデバイス部分５及びその内部の能動回路に拡散することを低減するか又は抑制するように構成することができる。一部の実施形態では、拡散バリア層１０は、窒化珪素のような低ガス透過性の無機誘電材料を含むことができる。拡散バリア層１０は、２．７５ｇ／ｃｃを超える密度を有する高密度材料を含むことができる。一部の実施形態では、拡散バリア層１０は、２．７５ｇ／ｃｃから５ｇ／ｃｃ、２．９ｇ／ｃｃから５ｇ／ｃｃ、３ｇ／ｃｃから５ｇ／ｃｃ、２．７５ｇ／ｃｃから４ｇ／ｃｃ、２．７５ｇ／ｃｃから３．５ｇ／ｃｃ、又は３ｇ／ｃｃから３．５ｇ／ｃｃの範囲の密度を有することができる。例えば、拡散バリア層１０は、約３．１７ｇ／ｃｃの密度を有することができる。一部の実施形態では、拡散バリア層１０は、デバイス部分５の密度、珪素の密度、酸化珪素の密度、及び／又は第１の非導電性接合材料４ａの密度よりも高い密度を有することができる。例えば、バリア層１０は、例えば、化学気相蒸着ＣＶＤ（例えば、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）又は物理蒸着（ＰＶＤ））によって堆積される珪素ベース層を含むことができる。第１の非導電性接合材料４ａは、拡散バリア層１０上に提供することができる。様々な実施形態では、第１の非導電性接合材料４ａは、酸化珪素、酸窒化珪素、窒化珪素、酸炭窒化珪素のような誘電体接合層を含むことができる。一部の実施形態では、第１の非導電性接合材料４ａは、半導体材料を含むことができる。一部の実施形態では、第１の非導電性接合材料４ａは、それ自体が脱ガスに対する拡散バリアとして機能するように拡散バリア層１０を含むことができる。拡散バリア層１０は、第１の半導体素子２のデバイス部分５にわたって、例えば、デバイス部分５の幅全体にわたってブランケット堆積させることができる。
図２Ａでは、第２の素子３は、担体８を備えることができる。担体８は、薄化、裏面金属化、及び／又は他の加工のような様々な加工段階中に第１の半導体素子２の一時的な支持体として機能することができる。担体８は、バルク担体部分６を含むことができ、これは、ガラス、低ドープ珪素のようなあらゆる適切な材料を含むことができる。無機光－熱（ＬＴＨ）変換層９をバルク部分６の上に設けることができる。例えば、一部の実施形態では、ＬＴＨ変換層９は、バルク部分６上に、例えば、バルク担体部分６の幅全体を通してバルク堆積させることができる。本明細書で説明するように、ＬＴＨ変換層９は、光を熱エネルギに変換するように構成することができる。一部の実施形態では、ＬＴＨ変換層９は、金属を含むことができる。例えば、この金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含むことができる。他の金属も適する可能性がある。他の実施形態では、ＬＴＨ変換層９は、微結晶珪素（μｃ－Ｓｉ）を含むことができる。
図２Ａに示すように、第２の非導電性接合材料４ｂを含む誘電体層１７をＬＴＨ変換層９上に設けることができる。図２Ａは、ＬＴＨ変換層９が担体８のバルク部分６と誘電体層１７の間に配置されるようにＬＴＨ変換層９の上に堆積された誘電体層１７を示している。他の実施形態では、本明細書で説明するように、ＬＴＨ変換層９がない場合がある。むしろ、そのような実施形態では、ＬＴＨ変換層を介在させずに誘電体層１７をバルク部分６上に（及び／又は他のビルドアップ層にわたって）設けることができる。
図２Ａの実施形態に示すように、担体８は、前面１４と前面１４の反対側の裏面１３とを有することができる。図示の実施形態では、誘電体層１７（例えば、一部の実施形態では第２の非導電性接合層４ｂとして機能することができる）は、前面１４を少なくとも部分的に定めることができる。例えば、一部の実施形態では、誘電体層１７をＬＴＨ変換層９上に、例えば、ＬＴＨ変換層９の幅全体にわたってバルク堆積させることができる。誘電体層１７は、そこからのガス放出を可能にするように構成された多孔質誘電材料を含むことができる。有利なことに、堆積プロセス中に、誘電体層１７の多孔性及び／又はガス透過性を操作することができる。例えば、望ましいガス透過率を達成するために、堆積プロセス中に、１又は２以上の不純物種を導入して誘電体層１７のガス透過性を高めることができる。一部の実施形態では、例えば、１又は２以上の不純物種は、誘電体層１７内に炭素及び窒素のうちの少なくとも一方を含むことができる。例えば、一部の実施形態では、誘電体層１７は酸炭窒化珪素を含むことができる。その結果、有利なことに、様々な実施形態は、堆積後のイオン注入のような他の方法とは対照的に、堆積プロセスを使用して誘電体層１７内でのガス拡散を増大させることができる。例えば、誘電体層１７は、例えば、水素ガス（Ｈ2）、アルゴン、及び／又は水蒸気に対して高いガス透過率を有する多孔質誘電材料を含むことができる。一部の実施形態では、水素放出温度の選択又は導出を支援するために、誘電体層１７の堆積は、誘電体層１７中の水素含有量が望ましいレベルになるように設計することができる。同じく、強力な直接接合を形成するために、誘電材料の堆積は、直接接合に十分な高品質の誘電材料を有するように設計することができる。
図２Ｂに移ると、半導体素子２の前側１５と担体８の前面１４は、本明細書で説明する直接接合に対して準備することができる。一部の実施形態では、前側１５及び／又は前面１４は、１５Å（ｒｍｓ）未満、１０Å（ｒｍｓ）未満、又は５Å（ｒｍｓ）未満の面粗度を有することができる。半導体素子２と担体８は、室温で接合させることができる。準備された接合面は、接合界面７に沿って直接非導電性接合を形成することができる。有利なことに、直接接合界面７は、半導体素子２と担体８の間の接合がデバイスウェーハの横方向増大を抑制するのに十分な強さになるように素子２、３の間に強い接合を与えることができる。第１の素子２を担体８に直接接合した後に、デバイス部分５を薄くして薄い裏側１６’を形成することができる。図２Ｂの薄くなった第１の素子２は、あらゆる適切な厚みを有することができる。半導体素子２の裏側１６’を加工する裏面加工を行って１又は２以上の導電性特徴部を形成し、直接接合又は半田相互接続のために裏面を準備することができる。例えば、ＴＳＶ（図示せず）が素子２に含まれる場合に、誘電体層を裏側１６’に堆積させることができる。ＴＳＶを露出させることができ、直接接合のために誘電体層をサブｎｍの粗さに平坦化し、半田相互接続のためにＴＳＶを覆う適切な材料積層を使用して加工することができる。再配線層、エッチングされた特徴部、及び配電回路網のような裏面特徴部は、素子３を剥離する前に裏側１６’の上に製造することができる。接合面（前側１５及び／又は前面１４）は接合前にサブｎｍの粗さを有し、接合界面の厚みがゼロに近いので裏面加工時の厚み変動を最小にすることができる。この場合のＴＴＶは、一時的な接合プロセスではなく、研削プロセスによって主として影響を受ける。例えば、薄くした後に、第１の素子２は、１００ミクロン未満、５０ミクロン未満、又は３５ミクロン未満の厚みを有することができる。例えば、薄くした第１の素子素２は、５ミクロンから５０ミクロンの範囲、２５ミクロンから２５０ミクロンの範囲、３０ミクロンから２５０ミクロンの範囲、３５ミクロンから２５０ミクロンの範囲、又は３５ミクロンから１００ミクロンの範囲の厚みを有することができる。
第１の半導体素子２を加工した後に、担体を除去する前に、第１の半導体素子２を他の半導体デバイス素子（図示せず）に直接接合することができる。この場合に、担体８は、第１の半導体素子２の横方向増大を抑制して、第１の半導体素子２と結合相手のデバイス素子との正確な位置合わせを可能にすることができる。担体８は、準備及び接合中に、薄くした第１の半導体素子２の潜在的な損傷を防止又は軽減するために機械的支持を提供することができる。これは、厚みが５０μｍ未満のダイの場合に特に重要である。この接合プロセスにより、正確に位置合わせされた特徴部を定位置にロックすることができる。担体８に支持されたまま、あらゆる適切な数の半導体素子を積み重ねて互いに直接接合することができる。その後に担体８を除去することができる。第１の半導体素子２が他のデバイス素子と位置合わせされた後で担体８を除去することにより、既に接合されたデバイスの不整合を防止するか又は軽減することができる。
代わりに、第１の半導体素子２を加工した後に、除去プロセスで担体８を除去することができる。例えば、薄化及び／又は裏面金属化（又は他のプロセス）の後に、担体８を除去し、半導体素子２が、例えば、他の半導体デバイス素子への接合のようなその後のプロセスを受けることができるようにすることが可能である。この時点で担体８を除去すると、薄くなった素子２は自由に横方向に延びる可能性がある。非常に微細な接合ピッチへの適用を伴う比較的大きいダイの場合に、適切な寸法補正を施して様々な厚みを有する他の半導体素子に素子２を正確に位置合わせすることが可能である。例えば、その全体があらゆる目的で引用によって本明細書に組み込まれている２０２１年３月１９日出願の米国特許出願公開第２０２１／０２９６２８２号明細書の全体を通して開示されている寸法補正技術を使用して位置合わせを改善することができる。
図２Ｃでは、担体８の裏面１３に光１１を照射することができる。光１１は、担体８のバルク部分６が透過的になる波長を含むことができる。光はバルク部分６を通過することができ、ＬＴＨ変換層９と相互作用することができる。ＬＴＨ変換層９は、光１１の波長に対して高い吸収係数を有することができるので、層９の材料は、光１１に露出されると熱くなる。一部の実施形態では、ＬＴＨ変換層９は、光１１が層９を通過して第１の半導体素子２内の金属に入射しないように光１１に対して不透明又は実質的に不透明にすることができる。様々な実施形態では、光１１は赤外線（ＩＲ）放射を含むことができる。例えば、光１１は、８００ｎｍから１４００ｎｍの範囲、８００ｎｍから１２００ｎｍの範囲、又は８００ｎｍから１１００ｎｍの範囲の波長を有することができ、例えば、一実施形態では約１０６４ｎｍを有する。光１１の波長で高い吸収係数を有するあらゆる適切な材料を使用することができる。例えば、層９は、ＩＲ波長に対して高い吸収係数を有する珪素（例えば、微結晶珪素）又は金属（例えば、銅、アルミニウム、チタン、又は窒化チタン）を含むことができる。層９はまた、誘電体層１７とＬＴＨ層９との界面ではなく接合界面７での分離を保証するために誘電体層１７との良好な密着力を有することができる。様々な実施形態では、チタン又は窒化チタンを使用することができる。様々な実施形態では、レーザを使用して、例えば、複数のレーザパルスで光１１を担体８に照射することができる。
図２Ｄに移ると、ＬＴＨ層９は、担体８に入射する光１１を吸収することができ、光エネルギを誘電体層１７に伝達可能な熱エネルギに変換することができる。熱エネルギは誘電体層１７を加熱してその温度を上昇させることができ、これは、捕捉された化学種又はガスの脱ガスを引き起こす可能性がある。デバイス部分５とバルク部分６の間にガスの気泡１２が形成される可能性がある。本明細書で説明するように、脱ガスした気泡１２は、水素ガス、アルゴンガス、誘電材料堆積プロセスからの残留ガス前駆体元素、及び／又は水蒸気のような誘電体層１７に溶解したガスを含むことができる。この気泡１２は、半導体素子２と担体８との接合を弱め、半導体素子２からの担体８の除去を達成することができる。このようにして、図２Ｄに示すように、光１１のレーザパルスは、光の局所的な吸収を引き起こすことができ、それが熱に変換され、気泡１２を通して脱ガスをもたらすことができる。誘電体層１７内の気泡１２は、誘電体層１７に、誘電体層１７に、又はその近くに脆弱領域を形成することができ、それにより、担体８（例えば、バルク部分６）が剥離して第１の素子２から分離することができる。拡散バリア層１０は、ガスの気泡１２がデバイス領域５に拡散して能動回路と相互作用することを防止するか又は阻止することができる。
図２Ｅでは、レーザは、担体８の幅全体に、例えば、ウェーハ又はダイ全体に走査することができる。担体８の全体に光１１を走査することにより、担体８が第１の素子２から剥離するように幅全体に（例えば、接合界面７の全体にわたって）十分な空隙を生成することができる。例えば、図２Ｅに示すように、一部の実施形態では、剥離が接合界面７に沿って発生することができるので、担体８（誘電体層１７、ＬＴＨ変換層９、及びバルク部分６を含む）は、第１の半導体素子２から除去される。一部の実施形態では、除去後に、第１の素子２の前側１５を加工して担体８からの残留物を除去し、及び／又は例えば別の半導体素子（図示せず）には、引き続き直接接合するために第１の非導電性接合材料４ａを準備することができる。例えば、前側１５は、担体の除去後にエッチング及び／又は平坦化することができる（例えば、除去後のＣＭＰプロセスを使用して）。一部の実施形態では、担体８を除去した後に、第１の素子２（ウェーハ形態とすることができる）を個片化して複数のデバイスダイにすることができる。他の実施形態では、第１の素子２及び担体８は、担体８を除去する前に個片化することができる。
第１の素子２を担体８から分離した後に、薄くして加工された第１の素子２を他の半導体素子に直接接合してマイクロ電子デバイスを形成することができる。一部の実施形態では、第１の半導体素子２は、担体除去プロセスを示す識別特性を有することができる。例えば、一部の構成では、第１の素子２の非導電性接合材料４ａは、拡散したガスを含むことができる。上述のように、拡散バリア層１０は、ガスがデバイス領域５に拡散して能動回路に悪影響を与えるのを阻止することができるが、非導電性接合材料４ａには依然として拡散ガスの残留物又は痕跡を含む可能性がある。一部の実施形態では、非導電性接合材料４ａは、デバイス領域５よりも高い含有量の特定ガス（拡散ガス）を含むことができる。様々な実施形態では、拡散ガスは、水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つを含むことができる。しかし、一部の実施形態では、その後のアニール（例えば、対向するコンタクトパッドを接合する場合）は、化学種の更に別の脱ガス又は外方拡散をもたらす可能性がある。
様々な実施形態では、誘電体層１７は、接合構造１の他の場所に設けることができることを認めなければならない。例えば、図２Ａから２Ｅの実施形態では誘電体層１７が担体８内の接合層４ｂとして機能するが、他の実施形態では、誘電体層１７を接合層４ｂよりも下に配置することができる。更に他の実施形態では、誘電体層１７は、第１の半導体素子２の上に配置することができ、例えば、誘電体層は、第１の接合材料４ａとして機能し、又は第１の接合材料４ａと拡散バリア層１０の間に誘電体層を備えることができる。当業者は、第１の半導体素子２のデバイス部分５と担体８のバルク部分６との間に誘電体層１７を位置決めするのに他の構成が適する可能性があることを認めるであろう。
上述のように、図２Ａから２Ｅに示す実施形態では、ＬＴＨ変換層９を第２の素子３に設けて光を熱に変換することができ、それにより、第１の素子要素２から担体８を除去する気泡が生成される。しかし、図２Ａに関連して上述したように、他の実施形態では、介在するＬＴＨ変換層が存在しない場合がある。むしろ、上述のように、ＬＴＨ変換層を介在させずに、誘電体層１７をバルク部分６の上に（及び／又は他のビルドアップ層の上に）設けることができる。そのような実施形態では、接合構造１を加熱し、例えば、オーブンに入れて、気泡１２を生成するのに十分な量だけ室温よりも高い温度にすることができる。加熱によって伝達された熱エネルギにより、デバイス部分５とバルク部分６の間に気泡を形成することができる。この気泡１２は、半導体素子２と担体８との接合を弱め、半導体素子２からの担体８の除去を達成することができる。
図３は、半導体素子と担体とを接合して剥離する方法を示す流れ図である。段階２２では、半導体素子と担体を互いに直接接合することができる。段階２４では、半導体素子を加工することができる。薄くした後に、裏面加工を行って特徴部を追加し、直接接合又は半田相互接続のために裏面を準備することができる。例えば、ＴＳＶが半導体素子２に含まれる場合に、誘電体層を半導体素子２の裏面に堆積させることができる。ＴＳＶを露出させて直接接合に対してサブｎｍの粗さに平坦化し、半田相互接続に対して適切な材料積層を使用して準備することができる。再配線層、エッチングされた特徴部、及び配電回路網のような裏面特徴部は、素子３を剥離する前に裏面上に製造することができる。段階２６では、担体の少なくとも誘電体層を加熱して誘電体層からのガス拡散を誘発することができる。例えば、担体の透明担体を通して光－熱（ＬＴＨ）変換層に光を入射させて熱エネルギを発生させ、それによって誘電体層を加熱してガスの放出及び拡散を誘発することができる。段階２８では、半導体素子を担体から除去することができる。
一実施形態では、接合方法を開示する。この接合方法は、接着剤を介在させずに半導体素子の第１の非導電性接合材料を担体の第２の非導電性接合材料に直接接合する段階であって、第１の非導電性接合材料が、半導体素子のデバイス部分上に配置され、第２の非導電性接合材料が、担体のバルク部分上に配置され、デバイス部分とバルク部分の間に堆積誘電体層が配置される上記直接接合する段階と、熱エネルギを誘電体層に伝達して誘電体層からのガス拡散を誘発することにより、半導体素子から担体を除去する段階とを含むことができる。
一部の実施形態では、堆積誘電体層は、多孔質誘電材料を含む。一部の実施形態では、担体の第２の非導電性接合材料は、誘電体層を含む。一部の実施形態では、熱エネルギを伝達する段階は、直接接合された担体及び半導体素子を加熱する段階を含む。一部の実施形態では、加熱する段階により、デバイス部分とバルク部分の間に気泡が形成され、この気泡が半導体素子と担体の間の接合を弱めて半導体素子からの担体の除去を達成する。一部の実施形態では、無機光－熱（ＬＴＨ）変換層が担体のバルク部分と誘電体層の間に配置され、ＬＴＨ変換層は、光を熱エネルギに変換するように構成され、熱エネルギを伝達する段階は、ＬＴＨ変換層を光で照射する段階を含む。一部の実施形態では、ＬＴＨ変換層を照射する段階は、誘電体層を加熱してデバイス部分とバルク部分の間に気泡を形成させ、この気泡が半導体素子と担体の間の接合を弱めて半導体素子からの担体の除去を達成する。一部の実施形態では、ＬＴＨ変換層を光で照射する段階は、ＬＴＨ変換層を赤外線（ＩＲ）放射で照射する段階を含む。一部の実施形態では、ＬＴＨ変換層を光で照射する段階は、ＬＴＨ変換層をレーザで照射する段階を含む。一部の実施形態では、ＬＴＨ変換層をレーザで照射する段階は、担体の幅を横切ってレーザを走査する段階を含む。一部の実施形態では、担体は、前面と前面の反対側の裏面とを有し、第２の非導電性接合材料は、この前面を少なくとも部分的に定め、ＬＴＨ変換層を光で照射する段階は、担体の裏面を光で照射する段階を含む。一部の実施形態では、ＬＴＨ変換層は金属を含む。一部の実施形態では、この金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む。一部の実施形態では、ＬＴＨ変換層は微結晶珪素（μｃ－Ｓｉ）を含む。一部の実施形態では、本方法は、担体のバルク部分上に誘電体層を堆積させる段階を含むことができる。一部の実施形態では、本方法は、担体のバルク部分上に光－熱（ＬＴＨ）変換層を堆積させる段階と、ＬＴＨ変換層上に誘電体層を堆積させる段階とを含むことができる。一部の実施形態では、誘電体層を堆積させる段階は、ＬＴＨ変換層の全体にわたって誘電体層をブランケット堆積させる段階を備え、ＬＴＨ変換層を堆積させる段階は、バルク部分の全体にわたってＬＴＨ変換層をブランケット堆積させる段階を含む。一部の実施形態では、本方法は、堆積させる段階中に１又は２以上の不純物種を提供して誘電体層のガス透過性を高める段階を含むことができる。一部の実施形態では、１又は２以上の不純物種を提供する段階は、誘電体層に炭素及び窒素のうちの少なくとも一方を提供する段階を含む。一部の実施形態では、誘電体層は、酸炭窒化珪素を含む。一部の実施形態では、本方法は、誘電体層からの水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つの拡散を誘発する段階を含むことができる。一部の実施形態では、直接接合は、室温で行われる。一部の実施形態では、本方法は、直接接合する段階の前に、第１及び第２の非導電性接合材料のうちの少なくとも一方を活性化する段階を含むことができる。一部の実施形態では、活性化する段階は、第１及び第２の非導電性接合材料のうちの少なくとも一方を窒素含有プラズマに露出する段階を含む。一部の実施形態では、この誘電体層と半導体素子のデバイス部分内の回路との間に拡散バリア層が配置され、この拡散バリア層は、堆積層よりもガス透過率が低い。一部の実施形態では、拡散バリア層は窒化珪素を含む。一部の実施形態では、本方法は、直接接合の後に、半導体素子の裏側、すなわち、非導電性接合材料の反対側の裏側を薄くする段階を含むことができる。一部の実施形態では、本方法は、第２の半導体素子を半導体素子に直接接合する段階を含むことができる。一部の実施形態では、除去する段階は、第２の半導体素子を半導体素子に直接接合した後に行われる。一部の実施形態では、本方法は、除去する段階の後に、半導体素子を複数の個片化半導体素子に個片化する段階を含むことができる。一部の実施形態では、本方法は、除去する段階の前に、担体及び半導体素子を複数の接合構造に個片化する段階を含むことができる。
別の実施形態では、担体は、バルク部分と、担体のバルク部分上にある光－熱（ＬＴＨ）変換層であって、光を熱エネルギに変換するように構成された上記光－熱（ＬＴＨ）変換層と、ＬＴＨ変換層上の誘電体層であって、加熱された時に誘電体層からのガス拡散を許容するのに十分な透過性を有する堆積層を含む上記誘電体層とを含むことができる。
一部の実施形態では、誘電体層は、多孔質無機誘電材料を含む。一部の実施形態では、ＬＴＨ変換層は、バルク部分にわたってブランケット堆積され、誘電体層はＬＴＨ変換層上にブランケット堆積される。一部の実施形態では、バルク部分は、ガラス及び低ドープ珪素のうちの少なくとも一方を含む。一部の実施形態では、ＬＴＨ変換層は金属を含む。一部の実施形態では、この金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む。一部の実施形態では、ＬＴＨ変換層は、微結晶珪素（μｃ－Ｓｉ）を含む。一部の実施形態では、誘電体層は、酸炭窒化珪素を含む。一部の実施形態では、誘電体層は、その堆積中に追加された不純物を含む。一部の実施形態では、この不純物は、炭素及び窒素のうちの少なくとも一方を含む。一部の実施形態では、接合構造は、接着剤を介在させずに担体に直接接合された半導体素子を含むことができ、その半導体素子の非導電性接合材料は、誘電体層に直接接合される。一部の実施形態では、誘電体層と半導体素子のデバイス部分内の回路との間で半導体素子の内部に又はその上に拡散バリア層を配置することができ、この拡散バリア層は、堆積層よりもガス透過率が低い。一部の実施形態では、拡散バリア層は、窒化珪素を含む。一部の実施形態では、拡散バリア層は、非導電性接合材料と回路の間に配置される。一部の実施形態では、非導電性接合材料は、誘電体接合層を含む。
別の実施形態では、半導体素子は、回路を含むデバイス部分と、デバイス部分にわたってブランケット堆積した拡散バリア層であって、デバイス部分へのガス拡散を阻止するのに十分な低い透過率を有する上記拡散バリア層と、拡散バリア層が非導電性接合材料とデバイス部分の間にあるように拡散バリア層にわたる非導電性接合材料であって、第２の半導体素子への直接接合に対して準備された平坦化された接合面を有する上記非導電性接合材料とを備えることができる。
一部の実施形態では、拡散バリア層は窒化珪素を含む。一部の実施形態では、非導電性接合材料は、誘電体接合層を含む。一部の実施形態では、非導電性接合材料は、そこに拡散されたガスを含む。一部の実施形態では、拡散ガスは、水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つを含む。一部の実施形態では、接合構造は、接着剤を介在させることなく半導体素子に直接接合された第２の半導体素子を含むことができる。
一態様では、接合方法を開示する。この接合方法は、接着剤を介在させずに半導体素子の第１の非導電性接合材料を担体の第２の非導電性接合材料に直接接合する段階を含むことができる。第１の非導電材料は、半導体素子のデバイス部分上に配置される。第２の非導電性接合材料は、担体のバルク部分上に配置される。堆積した誘電体層は、デバイス部分とバルク部分の間に配置される。接合方法は、熱エネルギを誘電体層に伝達して誘電体層からのガス拡散を誘発することにより、半導体素子から担体を除去する段階を含むことができる。
一実施形態では、堆積した誘電体層は、多孔質誘電材料を含む。
一実施形態では、担体の第２の非導電性接合材料は、誘電体層を含む。
一実施形態では、熱エネルギを伝達する段階は、直接接合された担体及び半導体素子を加熱する段階を含む。加熱する段階により、デバイス部分とバルク部分の間に気泡を形成することができる。この気泡は、半導体素子と担体の間の接合を弱め、半導体素子からの担体の除去を達成することができる。
一実施形態では、無機光－熱（ＬＴＨ）変換層が、担体のバルク部分と誘電体層の間に配置される。ＬＴＨ変換層は、光を熱エネルギに変換するように構成することができる。熱エネルギを伝達する段階は、ＬＴＨ変換層を光で照射する段階を含むことができる。ＬＴＨ変換層に照射する段階は、誘電体層を加熱してデバイス部分とバルク部分の間に気泡を形成させることができる。この気泡は、半導体素子と担体の間の接合を弱め、半導体素子からの担体の除去を達成することができる。ＬＴＨ変換層を光で照射する段階は、ＬＴＨ変換層を赤外線（ＩＲ）放射で照射する段階を含むことができる。ＬＴＨ変換層を光で照射する段階は、ＬＴＨ変換層をレーザで照射する段階を含むことができる。ＬＴＨ変換層をレーザで照射する段階は、担体の幅を横切ってレーザを走査する段階を含むことができる。担体は、前面と前面の反対側の裏面とを有することができる。第２の非導電性接合材料は、前面を少なくとも部分的に定めることができる。ＬＴＨ変換層を光で照射する段階は、担体の裏面を光で照射する段階を含むことができる。ＬＴＨ変換層は、金属を含むことができる。この金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む。ＬＴＨ変換層は、微結晶珪素（μｃ－Ｓｉ）を含むことができる。
一実施形態では、接合方法は、担体のバルク部分上に誘電体層を堆積させる段階を更に含む。
一実施形態では、接合方法は、担体のバルク部分上に光－熱（ＬＴＨ）変換層を堆積させる段階と、ＬＴＨ変換層上に誘電体層を堆積させる段階とを更に含む。誘電体層を堆積させる段階は、ＬＴＨ変換層の全体にわたって誘電体層をブランケット堆積させる段階を含むことができる。ＬＴＨ変換層を堆積させる段階は、バルク部分の全体にわたってＬＴＨ変換層をブランケット堆積させる段階を含むことができる。
一実施形態では、接合方法は、堆積させる段階中に１又は２以上の不純物種を提供して誘電体層のガス透過性を高める段階を更に含む。１又は２以上の不純物種を提供する段階は、誘電体層内に炭素及び窒素のうちの少なくとも一方を提供する段階を含むことができる。誘電体層は、酸炭窒化珪素を含むことができる。
一実施形態では、接合方法は、誘電体層からの水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つの拡散を更に含む。
一実施形態では、直接接合する段階は、室温で行われる。
一実施形態では、接合方法は、直接接合する段階の前に第１及び第２の非導電性接合材料のうちの少なくとも一方を活性化する段階を更に含む。活性化する段階は、第１及び第２の非導電性接合材料のうちの少なくとも一方を窒素含有プラズマに露出する段階を含むことができる。
一実施形態では、拡散バリア層が、誘電体層と半導体素子のデバイス部分内の回路との間に配置される。この拡散バリア層は、堆積層よりも低いガス透過率を有することができる。拡散バリア層は、窒化珪素を含むことができる。
一実施形態では、接合方法は、直接接合する段階の後に半導体素子の裏側、すなわち、非導電性接合材料の反対側の裏側を薄くする段階を更に含む。接合方法は、直接接合する段階の後に半導体素子の裏側で又はその近くで導電構造を形成する段階を更に含むことができる。接合方法は、第２の半導体素子を半導体素子の裏側に直接接合する段階を更に含むことができる。除去する段階は、第２の半導体素子を半導体素子に直接接合した後に行われる。
一実施形態では、接合方法は、除去する段階の後に半導体素子を複数の個片化半導体素子に個片化する段階を更に含む。
一実施形態では、接合方法は、除去する段階の前に担体及び半導体素子を複数の接合構造に個片化する段階を更に含む。
一態様では、担体を開示する。担体は、バルク部分と、担体のバルク部分上にある光－熱（ＬＴＨ）変換層と、ＬＴＨ変換層上の誘電体層とを含むことができる。ＬＴＨ変換層は、光を熱エネルギに変換するように構成される。誘電体層は堆積層を含む。この堆積層は、加熱された時に誘電体層からのガス拡散を許容するのに十分な透過性を有する。
一実施形態では、誘電体層は、多孔質無機誘電材料を含む。
一実施形態では、ＬＴＨ変換層は、バルク部分にわたってブランケット堆積され、誘電体層は、ＬＴＨ変換層上にブランケット堆積される。
一実施形態では、バルク部分は、ガラス及び低ドープ珪素のうちの少なくとも一方を含む。
一実施形態では、ＬＴＨ変換層は金属を含む。
一実施形態では、この金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む。
一実施形態では、ＬＴＨ変換層は、微結晶珪素（μｃ－Ｓｉ）を含む。
一実施形態では、誘電体層は、酸炭窒化珪素を含む。
一実施形態では、誘電体層は、その堆積中に追加された不純物を含む。この不純物は、炭素及び窒素のうちの少なくとも一方を含む。
一実施形態では、接合構造は、接着剤を介在させることなく担体に直接接合された半導体素子を含む。半導体素子の非導電性接合材料は、誘電体層に直接接合される。誘電体層と半導体素子のデバイス部分内の回路との間で半導体素子の内部に又はその上に配置された拡散バリア層を更に含むことができる。この拡散バリア層は、堆積層よりも低いガス透過率を有することができる。拡散バリア層は、窒化珪素を含むことができる。拡散バリア層は、非導電性接合材料と回路の間に配置することができる。非導電性接合材料は、誘電体接合層を含む。
一態様では、半導体素子を開示する。半導体素子は、回路を含むデバイス部分と、デバイス部分にわたってブランケット堆積した拡散バリア層と、拡散バリア層が非導電性接合材料とデバイス部分の間にあるように拡散バリア層にわたる非導電性接合材料とを含むことができる。拡散バリア層は、デバイス部分の中へのガス拡散を低減又は阻止するように構成される。非導電性接合材料は、第２の半導体素子への直接接合に対して準備された平坦化された接合面を有する。
一実施形態では、拡散バリア層は、水素バリア層を含む。拡散バリア層は、２．７５ｇ／ｃｃから５ｇ／ｃｃの範囲の密度を有することができる。拡散バリア層は、非導電性接合材料の密度よりも高い密度を有することができる。拡散バリア層は、デバイス部分の密度よりも高い密度を有することができる。
一実施形態では、非導電性接合材料は、誘電体接合層を含む。
一実施形態では、非導電性接合材料は、そこに拡散されたガスを含む。拡散されたガスは、水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つを含むことができる。
一実施形態では、接合構造は、接着剤を介在させることなく半導体素子に直接接合された第２の半導体素子を含む。
関連上明らかに他を意味しない限り、本明細書及び特許請求の範囲を通して単語「備える」、「備えている」、「含む」、及び「含んでいる」などは、限定的又は包括的な意味に対立するものとして包括的な意味、すなわち、「含むがこれに限定されない」という意味で解釈されるものとする。本明細書で一般的に使用する単語「結合された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。同様に、本明細書で一般的に使用する単語「接続された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。これに加えて、単語「本明細書で」、「上記に」、「下記に」、及び類似の主旨を有する単語は、この出願に使用する場合に全体としてこの出願を指し、この出願のいずれかを特定の部分に言及しないものである。更に、本明細書に使用するように、第１の要素が第２の要素「上に」又は「それにわたって」あると説明する場合に、第１の要素は、第１及び第２の要素が直接接触するように直接的に第２の要素上に又は第２の要素にわたってあることができ、又は第１の要素は、第１の要素と第２の要素の間に１又は２以上の要素が介在するように間接的に第２の要素上に又は第２の要素にわたってあることができる。状況が許す限り、上述の詳細説明で単数又は複数を使用する単語は、それぞれ複数又は単数も包含することができる。２又は３以上の項目のリストに関連付けられた単語「又は」は、その単語に対して以下の解釈、すなわち、リスト中の項目のいずれか、リスト中の項目の全て、及びリスト中の項目のあらゆる組合せの全てを網羅する。
更に、取りわけ、「することができる」、「することができると考えられる」、「場合があると考えられる」、「場合がある」、「例えば」、「例えると」、及び「のような」などのような本明細書に使用する条件付き言語は、特に別段の記載がない限り、又は使用する関連内で別様に理解されない限り、ある一定の実施形態が特定の特徴、要素、及び／又は状態を含むのに対して、他の実施形態は含まないことを伝えるように一般的に意図している。従って、そのような条件付き用語は、一般的に、特徴、要素、及び／又は状態が１又は２以上の実施形態にいずれかの方法で必要であることと示唆するように意図していない。
ある一定の実施形態を説明したが、これらの実施形態は、一例として提示したに過ぎず、開示の範囲を限定することは意図していない。実際に、本明細書に説明した新しい装置、方法、及びシステムは、異なる他の形態に具現化することができ、更に、本発明の開示の精神から逸脱することなく本明細書に説明した方法及びシステムの形態に様々な省略、置換、及び修正を行うことができる。例えば、ブロックを所与の配置で提示したが、代替実施形態では、異なる構成要素及び／又は回路トポロジーを使用して類似の機能を実行することができ、一部のブロックは、削除、移動、追加、細分化、結合、及び／又は修正が可能である。これらブロックの各々は、様々な異なる方法で実施することができる。上述の様々な実施形態の要素及び作動に対していずれかの適切な組合せを行って更に別の実施形態を提供することができる。特許請求の範囲及びその均等物は、本発明の開示の範囲及び精神に属するような形態又は修正を網羅するように意図している。

Claims (56)

  1. 接着剤を介在させずに半導体素子の第１の非導電性接合材料を担体の第２の非導電性接合材料に直接接合する段階であって、前記第１の非導電性接合材料が、前記半導体素子のデバイス部分上に配置され、前記第２の非導電性接合材料が、前記担体のバルク部分上に配置され、堆積した誘電体層が、前記デバイス部分と前記バルク部分の間に配置される、前記直接接合する段階と、
    熱エネルギを前記誘電体層に伝達して前記誘電体層からのガスの拡散を誘発することにより、前記半導体素子から前記担体を除去する段階と、
    を含む接合方法。
  2. 前記堆積した誘電体層は、多孔質誘電材料を含む、請求項１に記載の接合方法。
  3. 前記担体の前記第２の非導電性接合材料は、前記誘電体層を含む、請求項１に記載の接合方法。
  4. 熱エネルギを伝達する段階は、前記直接接合された担体及び半導体素子を加熱する段階を含む、請求項１に記載の接合方法。
  5. 前記加熱する段階は、前記デバイス部分と前記バルク部分の間に気泡を形成させ、前記気泡は、前記半導体素子と前記担体の間の接合を弱めて前記半導体素子からの前記担体の前記除去を達成する、請求項４に記載の接合方法。
  6. 光を前記熱エネルギに変換するように構成された無機光－熱（ＬＴＨ）変換層が、前記担体の前記バルク部分と前記誘電体層との間に配置され、
    熱エネルギを伝達する段階は、前記ＬＴＨ変換層を光で照射する段階を含む、
    請求項１に記載の接合方法。
  7. 前記ＬＴＨ変換層を前記照射する段階は、前記デバイス部分と前記バルク部分の間に気泡を形成させるように前記誘電体層を加熱し、前記気泡は、前記半導体素子と前記担体の間の接合を弱めて前記半導体素子からの前記担体の前記除去を達成する、請求項６に記載の接合方法。
  8. 前記ＬＴＨ変換層を光で照射する段階は、前記ＬＴＨ変換層に赤外（ＩＲ）線を照射する段階を含む、請求項６に記載の接合方法。
  9. 前記ＬＴＨ変換層を光で照射する段階は、前記ＬＴＨ変換層にレーザを照射する段階を含む、請求項６に記載の接合方法。
  10. 前記ＬＴＨ変換層を前記レーザで照射する段階は、前記担体の幅を横切って前記レーザを走査する段階を含む、請求項９に記載の接合方法。
  11. 前記担体は、前面と前記前面の反対側の裏面とを有し、前記第２の非導電性接合材料は、前記前面を少なくとも部分的に定め、
    前記ＬＴＨ変換層を光で照射する段階は、前記担体の前記裏面を前記光で照射する段階を含む、
    請求項６に記載の接合方法。
  12. 前記ＬＴＨ変換層は、金属を含む、請求項６に記載の接合方法。
  13. 前記金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む、請求項１２に記載の接合方法。
  14. 前記ＬＴＨ変換層は、微結晶珪素（μｃ－Ｓｉ）を含む、請求項６に記載の接合方法。
  15. 前記担体の前記バルク部分にわたって前記誘電体層を堆積させる段階を更に含む、請求項１に記載の接合方法。
  16. 前記担体の前記バルク部分上に光－熱（ＬＴＨ）変換層を堆積させる段階と、前記ＬＴＨ変換層上に前記誘電体層を堆積させる段階とを更に含む、請求項１５に記載の接合方法。
  17. 前記誘電体層を堆積させる段階は、前記ＬＴＨ変換層の全体にわたって前記誘電体層をブランケット堆積させる段階を含み、
    前記ＬＴＨ変換層を堆積させる段階は、前記バルク部分の全体にわたって前記ＬＴＨ変換層をブランケット堆積させる段階を含む、
    請求項１６に記載の方法。
  18. 前記堆積させる段階中に前記誘電体層のガス透過性を高めるために１又は２以上の不純物種を提供する段階を更に含む、請求項１５に記載の接合方法。
  19. 前記１又は２以上の不純物種を提供する段階は、前記誘電体層に炭素及び窒素のうちの少なくとも一方を提供する段階を含む、請求項１８に記載の接合方法。
  20. 前記誘電体層は、酸炭窒化珪素を含む、請求項１５に記載の接合方法。
  21. 前記誘電体層から水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つの拡散を誘発する段階を更に含む、請求項１に記載の接合方法。
  22. 前記直接接合する段階は、室温で行われる、請求項１に記載の接合方法。
  23. 前記直接接合する段階の前に、前記第１及び第２の非導電性接合材料のうちの少なくとも一方を活性化する段階を更に含む、請求項１に記載の接合方法。
  24. 活性化する段階は、前記第１及び第２の非導電性接合材料のうちの少なくとも一方を窒素含有プラズマに露出する段階を含む、請求項２３に記載の接合方法。
  25. 前記堆積した層よりも前記ガスに対してより低い透過率を有する拡散バリア層が、前記誘電体層と前記半導体素子の前記デバイス部分内の回路との間に配置される、請求項１に記載の接合方法。
  26. 前記拡散バリア層は、窒化珪素を含む、請求項２５に記載の接合方法。
  27. 前記直接接合する段階の後に、前記半導体素子の裏側であって前記非導電性接合材料の反対側である前記裏側を薄くする段階を更に含む、請求項１に記載の接合方法。
  28. 前記直接接合する段階の後に、前記半導体素子の前記裏側で又はその近くで導電構造を形成する段階を更に含む、請求項２７に記載の接合方法。
  29. 前記半導体素子の前記裏側に第２の半導体素子を直接接合する段階を更に含む、請求項２７に記載の接合方法。
  30. 前記除去する段階は、前記半導体素子に前記第２の半導体素子を直接接合する段階の後に行われる、請求項２９に記載の接合方法。
  31. 前記除去する段階の後に前記半導体素子を複数の個片化半導体素子に個片化する段階を更に含む、請求項１に記載の接合方法。
  32. 前記除去する段階の前に前記担体及び前記半導体素子を複数の接合構造に個片化する段階を更に含む、請求項１に記載の接合方法。
  33. 担体であって、
    バルク部分と、
    前記担体の前記バルク部分上の光－熱（ＬＴＨ）変換層であって、光を熱エネルギに変換するように構成された前記光－熱（ＬＴＨ）変換層と、
    前記ＬＴＨ変換層上の誘電体層であって、加熱された時に前記誘電体層からのガスの拡散を可能にするのに十分な透過性を有する堆積層を含む、前記誘電体層と、
    を備える担体。
  34. 前記誘電体層は、多孔質無機誘電材料を含む、請求項３３に記載の担体。
  35. 前記ＬＴＨ変換層は、前記バルク部分にわたってブランケット堆積され、前記誘電体層は、前記ＬＴＨ変換層上にブランケット堆積される、請求項３３に記載の担体。
  36. 前記バルク部分は、ガラス及び低ドープ珪素のうちの少なくとも一方を含む、請求項３３に記載の担体。
  37. 前記ＬＴＨ変換層は、金属を含む、請求項３３に記載の担体。
  38. 前記金属は、銅、アルミニウム、チタン、及び窒化チタンのうちの少なくとも１つを含む、請求項３７に記載の担体。
  39. 前記ＬＴＨ変換層は、微結晶珪素（μｃ－Ｓｉ）を含む、請求項３３に記載の担体。
  40. 前記誘電体層は、酸炭窒化珪素を含む、請求項３３に記載の担体。
  41. 前記誘電体層は、前記誘電体層の堆積中に追加された不純物を含む、請求項３３に記載の担体。
  42. 前記不純物は、炭素及び窒素のうちの少なくとも一方を含む、請求項４１に記載の担体。
  43. 接合構造であって、
    接着剤を介在させることなく請求項３３に記載の前記担体に直接接合された半導体素子を備え、
    前記半導体素子の非導電性接合材料が、前記誘電体層に直接接合される、
    接合構造。
  44. 前記誘電体層と前記半導体素子のデバイス部分内の回路との間で前記半導体素子内に又は前記半導体素子上に配置され、前記堆積層よりも前記ガスに対してより低い透過率を有する拡散バリア層を更に備える、請求項４３に記載の接合構造。
  45. 前記拡散バリア層は、窒化珪素を含む、請求項４４に記載の接合構造。
  46. 前記拡散バリア層は、前記非導電性接合材料と前記回路との間に配置される、請求項４４に記載の接合構造。
  47. 前記非導電性接合材料は、誘電体接合層を含む、請求項４４に記載の接合構造。
  48. 回路を含むデバイス部分と、
    前記デバイス部分にわたってブランケット堆積された拡散バリア層であって、前記デバイス部分の中へのガスの拡散を低減又は阻止するように構成された前記拡散バリア層と、
    前記拡散バリア層にわたる非導電性接合材料であって、前記拡散バリア層が前記非導電性接合材料と前記デバイス部分との間に位置する、前記非導電性接合材料と、を備え、
    前記非導電性接合材料が、第２の半導体素子への直接接合のために準備された平坦化された接合面を有する、
    半導体素子。
  49. 前記拡散バリア層は、水素バリア層を含む、請求項４８に記載の半導体素子。
  50. 前記拡散バリア層は、２．７５ｇ／ｃｃから５ｇ／ｃｃの範囲の密度を有する、請求項４９に記載の半導体素子。
  51. 前記拡散バリア層は、前記非導電性接合材料の密度よりも高い密度を有する、請求項４９に記載の半導体素子。
  52. 前記拡散バリア層は、前記デバイス部分の密度よりも高い密度を有する、請求項４９に記載の半導体素子。
  53. 前記非導電性接合材料は、誘電体接合層を含む、請求項４８に記載の半導体素子。
  54. 前記非導電性接合材料は、前記非導電性接合材料の内部に拡散されたガスを含む、請求項４８に記載の半導体素子。
  55. 前記拡散されたガスは、水素ガス（Ｈ2）、アルゴン、及び水蒸気のうちの少なくとも１つを含む、請求項５４に記載の半導体素子。
  56. 接着剤を介在させることなく請求項４８に記載の半導体素子に直接接合された第２の半導体素子、
    を備える接合構造。
JP2023560698A 2021-03-31 2022-03-30 担体の直接接合及び剥離 Pending JP2024515032A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163168946P 2021-03-31 2021-03-31
US63/168,946 2021-03-31
PCT/US2022/022674 WO2022212595A1 (en) 2021-03-31 2022-03-30 Direct bonding and debonding of carrier

Publications (1)

Publication Number Publication Date
JP2024515032A true JP2024515032A (ja) 2024-04-04

Family

ID=83449660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023560698A Pending JP2024515032A (ja) 2021-03-31 2022-03-30 担体の直接接合及び剥離

Country Status (6)

Country Link
US (1) US20220319901A1 (ja)
EP (1) EP4315399A1 (ja)
JP (1) JP2024515032A (ja)
KR (1) KR20230163554A (ja)
CN (1) CN117296132A (ja)
WO (1) WO2022212595A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
JP5685567B2 (ja) * 2012-09-28 2015-03-18 株式会社東芝 表示装置の製造方法
US10224219B2 (en) * 2015-12-30 2019-03-05 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
US11222864B2 (en) * 2019-01-28 2022-01-11 Amerasia International Technology Semiconductor wafer processing arrangement employing an adhesive sheet and method for processing a semiconductor wafer

Also Published As

Publication number Publication date
EP4315399A1 (en) 2024-02-07
KR20230163554A (ko) 2023-11-30
WO2022212595A1 (en) 2022-10-06
CN117296132A (zh) 2023-12-26
US20220319901A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
JP2024515032A (ja) 担体の直接接合及び剥離
US20220320036A1 (en) Direct bonding and debonding of carrier
US20230197496A1 (en) Direct bonding and debonding of elements
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US20230187264A1 (en) Methods for bonding semiconductor elements
US7371662B2 (en) Method for forming a 3D interconnect and resulting structures
EP2200077B1 (en) Method for bonding two substrates
KR20230061496A (ko) 상호접속 구조를 갖는 접합 구조체
US7462552B2 (en) Method of detachable direct bonding at low temperatures
TW580773B (en) Photovoltaic cell and method of manufacture of photovoltaic cells
US20080280416A1 (en) Techniques for Layer Transfer Processing
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
US8551862B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JPWO2019013212A1 (ja) 高熱伝導性のデバイス基板およびその製造方法
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
US8629061B2 (en) Method for three-dimensional packaging of electronic devices
EP3485505A1 (en) Method of a donor substrate undergoing reclamation
US20230142902A1 (en) Trim free wafer bonding methods and devices
WO2018011731A1 (en) Method of a donor substrate undergoing reclamation
FR2963162A1 (fr) Procedes de collage de structure semi-conductrice temporaire et structures semi-conductrices collees correspondantes