JP2005347302A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2005347302A JP2005347302A JP2004161566A JP2004161566A JP2005347302A JP 2005347302 A JP2005347302 A JP 2005347302A JP 2004161566 A JP2004161566 A JP 2004161566A JP 2004161566 A JP2004161566 A JP 2004161566A JP 2005347302 A JP2005347302 A JP 2005347302A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- manufacturing
- outer peripheral
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 253
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 65
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 238000005498 polishing Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 5
- 239000004065 semiconductor Substances 0.000 claims 3
- 239000011800 void material Substances 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 description 162
- 239000010703 silicon Substances 0.000 description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 159
- 239000010410 layer Substances 0.000 description 40
- 239000010408 film Substances 0.000 description 36
- 239000000243 solution Substances 0.000 description 26
- 230000005661 hydrophobic surface Effects 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 17
- 229910021426 porous silicon Inorganic materials 0.000 description 13
- 238000009739 binding Methods 0.000 description 12
- 230000005660 hydrophilic surface Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 239000006061 abrasive grain Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000008119 colloidal silica Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
- Weting (AREA)
Abstract
【課題】 ボイドを発生させることなく、結合強度の高い結合基板を得ること。
【解決手段】 第１の基板１０１の結合面と第２の基板１１１の結合面とを結合して結合基板を製造する基板の製造方法であって、第１の基板１０１の結合面及び第２の基板１１１の結合面の少なくとも一方の結合面を部分的に処理して疎水性領域及び親水性領域１５１を有する結合面を形成し、第１の基板１０１の結合面と第２の基板１１１の結合面とを結合させる。
【選択図】 図１
【解決手段】 第１の基板１０１の結合面と第２の基板１１１の結合面とを結合して結合基板を製造する基板の製造方法であって、第１の基板１０１の結合面及び第２の基板１１１の結合面の少なくとも一方の結合面を部分的に処理して疎水性領域及び親水性領域１５１を有する結合面を形成し、第１の基板１０１の結合面と第２の基板１１１の結合面とを結合させる。
【選択図】 図１
Description
本発明は、基板の製造方法に関する。
結合によりＳＯＩ基板を製造する方法がいくつか開示されているが、代表的な方法として次の３つの例が挙げられる。
第１の方法は、酸化膜を介して結合した２枚の基板の片側から研削と研磨を行い、酸化膜の上に所望の厚みで基板を残すものである（非特許文献１を参照）。更に、この技術を基本として、基板部分を制御良く薄層化する技術がいくつか提案されている。
第２の方法は、多孔質シリコンを用いる技術である（特許文献１を参照）。これは多孔質シリコン基板上に成長したエピタキシャルシリコン層を、酸化膜を介してもう一方の支持基板上に結合させ、結合強度を高める熱処理を行った後に、前記多孔質シリコン層内部の応力に沿って外力により劈開分離し、支持基板側に移載された層の表面に残る多孔質シリコン層を選択的にエッチングして、ＳＯＩ基板を得る方法（ＥＬＴＲＡＮ（登録商標）法）である。また、前記方法において、結合した基板の多孔質形成側の裏面から研削を行い、多孔質シリコン層を露出した後に多孔質層を選択エッチングしても、同様なＳＯＩ基板が得られる。
第３の方法は、水素イオン注入を用いる技術である（特許文献２を参照）。この方法は２枚のシリコン基板のうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコン基板の上面から水素イオン又は希ガスイオンを注入し、該基板内部に微小気泡層（封入層）を形成させた後、イオンを注入した方の面を酸化膜を介して他方のシリコン基板（支持基板）と密着させ、その後の熱処理により微小気泡層を劈開面として一方の基板を薄膜状に剥離し、更なる熱処理（結合熱処理）を加えて結合強度を高め、ＳＯＩ基板とする方法（Smart Cut（登録商標）法）である。
これらの結合ＳＯＩ基板の製造方法において共通の課題は、基板同士の結合面を如何に制御するかと言う点にある。結合面の制御については、結合強度を向上させることが重要である。結合強度を向上させる手法としては、シリコン面と酸化シリコン面の結合においてシリコン面側を親水性処理することが提案されている(非特許文献２を参照)。また、結合面を活性化することにより、更に結合強度を高める手法も提案されている（非特許文献３及び特許文献３を参照）。なお、非特許文献３及び特許文献３に記載の方法においても、表面は親水性となる。
一方で結合面に存在する水分（物理吸着水、化学結合水等）が過剰にあると、結合工程において過剰な水分が基板の外周部分にトラップされ、外周部分に微小なボイド（空隙）を発生させてしまうという問題も指摘されている。それを解決する手段として、シリコン面とシリコン酸化膜面の結合においてシリコン面を疎水性にする方法が提案されている（特許文献４を参照）。
特開平５−２１３３８号公報
特開平５−２１１１２８号公報
特許第３２９４９３４号
特開平９−３３１０４９号公報
M−Shinbo, Ｋ−Furukawa, K.Fukada and K.tanazawa, J.Appl.Phys., vol６０, ｐ２９８７, １９８６
Proc.４th International Symposium on Si on Insulator Technology and Devices, May ６−１１, １９９０, Moutread
G.G.Goetz, Electrochemical Society, Bonding Symposium １９９１, Extended Abstract ｐ６５
シリコン面とシリコン酸化膜面の結合においてシリコン面が親水性であると、高い結合強度が得られ、その後の熱処理工程において比較的低い温度の熱処理で十分な結合強度が得られるというメリットが得られる一方、結合面の外周部分に過剰な表面吸着水分に起因するボイドが発生しやすい。
シリコン面が疎水性である場合には、基板の外周部分にボイドが発生しないというメリットがあるものの、高い結合強度が得られない分、この後の熱処理温度を比較的高めに設定する必要が出てくる。
本発明は、上記の問題点を鑑みてなされたものであり、十分に高い結合強度を保ったまま、ボイドを発生させることなく結合基板を形成する技術を提供することを目的とする。
本発明は、第１の基板の結合面と第２の基板の結合面とを結合して結合基板を製造する基板の製造方法に係り、前記第１の基板の結合面及び前記第２の基板の結合面の少なくとも一方の結合面を部分的に処理して疎水性領域及び親水性領域を有する結合面を形成する工程と、前記第１の基板の結合面と前記第２の基板の結合面とを結合させる工程と、を含むことを特徴とする。
本発明によれば、ボイドを発生させることなく、結合強度の高い結合基板を得ることができる。
結合強度を向上させる手法として、シリコン面と酸化シリコン面との結合において、シリコン面側を親水性に処理することが提案されている。親水性に処理された表面（以下「親水面」という。）は、Ｏ又はＯＨ等の親水基で終端される（図１１の９２３,９２４を参照）。また、疎水性に処理された表面（以下「疎水面」という。）は、Ｈ、Ｆ、Ｓｉ等で終端される（図１１の９２２を参照）。したがって、疎水面には、結合水分がほとんど存在しない。
親水基で終端された親水面では、基板表面に水分が過剰に存在するため、基板の外周部分の水分が基板外部に押し出されずにトラップされうる。その結果、基板の外周部分の結合界面に図８に示すようなボイド（空隙）８０１が多く発生するという問題がある。
また、室温でのシリコン面とシリコン面との結合では、親水面同士及び疎水面同士の結合エネルギー（結合強度）は、それぞれ１０、１５０[erg/cm２]であり１５倍もの差がある。これらの結合エネルギーは、結合反応速度（例えば、特開平１０−２５６１０７号公報に開示された装置において、基板同士を重ねて１点を押し、連鎖的に結合させたときの結合速度）にも関係すると考えられる。実際、２００ｃｍのシリコン基板において、結合所要時間（片端から結合反応を開始し、反対の端が完全に結合するまでの時間）は、それぞれ疎水面で１８０ｓｅｃ、親水面で１０ｓｅｃと大きな差があることが確認された。すなわち、親水面では結合反応速度が速過ぎるため、水分が基板外部に押し出される前に、結合が進行し水分が取り残されると考えられる。
以上の結果を踏まえて、結合前のシリコン基板の外周部分を疎水面として結合を試みた。図１４（ａ）は、外周部分を疎水面としたシリコン基板の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を示す図である。図１４（ａ）では、加圧ピン１００１でシリコン基板１００２上を加圧し、シリコン基板１００２の外周方向に水分１００３が徐々に押し出されて、基板同士の密着部分１００５が拡大する様子が示されている。シリコン基板１００２の外周部分１００４を疎水性にした場合では、外周部分１００４での結合反応速度が中心部より極端に遅くなっていることが分かる。
これに対し、図１４（ｂ）は、全面を親水面としたシリコン基板１１０２の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を示す図である。図１４（ｂ）では、加圧ピン１１０１でシリコン基板１１０２上を加圧し、シリコン基板１１０２の外周方向に水分１１０３が徐々に押し出されて、基板同士の密着部分１１０５が拡大する様子が示されている。シリコン基板１１０２の全面を親水性にした場合では、外周部分１００４での結合反応速度が中心部より極端に遅くなることがないことが分かる。
上記方法にて製造した基板のボイドを観察したところ、外周部分を疎水面としたシリコン基板の場合では、図８に示すような外周ボイド８０１は確認されなかったのに対し、シリコン基板１１０２の全面を親水性にした場合では、図８に示すような外周ボイド８０１が確認された。
これらの実験に基づいて、本願発明の発明者は、親水面同士の結合強度を保持したままで、外周部分に水分がトラップされない結合構造として、結合前のシリコン基板の外周部分を疎水面とすることが有効であることを見出した。
シリコン基板の外周部分を疎水性にする方法はいくつか考えられる。図９（ａ）は、シリコン基板の外周部分を疎水性にする第１の方法を模式的に示す図である。表面に酸化膜が形成されたシリコン基板９０１又は親水面にする洗浄（以下「親水洗浄」という。）が施されたシリコン基板９０１を回転させながら、シリコン基板９０１の外周部分９０２に配置されたノズル９０３からＨＦ溶液９０４を供給することによって、シリコン基板９０１の外周部分９０２を疎水性にすることができる。この場合、ＨＦ溶液９０４を供給するノズル９０３の位置を制御することによって、疎水性となるシリコン基板９０１表面の外周部分９０２の幅を制御することができる。なお、酸化膜が形成されたシリコン基板９０１を用いる場合では、外周部分９０２の酸化膜を除去してシリコン面を露出させる必要がある。
図９（ｂ）は、シリコン基板の外周部分を疎水性にする第２の方法を模式的に示す図である。上記の第１の方法と同様に、シリコン基板９０１を回転させながら、シリコン基板９０１の裏面に向けて配置されたノズル９０３’からＨＦ溶液９０４’を噴射することによって、ＨＦ溶液９０４’がシリコン基板９０１の端部から表面に回りこみ、シリコン基板９０１表面の外周部分９０２の酸化膜又は親水基をエッチングすることができる。この場合、シリコン基板９０１の回転数を制御することによって、疎水性となるシリコン基板９０１表面の外周部分９０２の幅を制御することができる。
図１０は、シリコン基板の外周部分を疎水性にする第３の方法を模式的に示す図である。シリコン基板９０１は、薬液槽１００１内のウエハ回転ローラ１００２上に略垂直に置かれる。ウエハ回転ローラ１００２には、シリコン基板９０１を支持するための溝が設けられている。ウエハ回転ローラ１００２を回転させることによって、シリコン基板９０１が回転する。薬液槽１００１内には、酸化膜又は親水基をエッチングするためのＨＦ等のＨＦ溶液１００３が供給される。ＨＦ溶液１００３は、シリコン基板９０１の外周部１２０がＨＦ溶液１００３に浸る程度に供給される。
シリコン基板９０１の回転中にシリコン基板９０１の外周部分９０２以外に回りこむことを防ぐ工夫としては、以下の２つの方法が考えられる。第１の方法は、例えば、シリコン基板９０１と酸化膜とのエッチング選択比が高いＨＦ溶液１００３を用いて、シリコン基板９０１の回転速度を極力遅くするものである（例えば、１時間辺り１回転程度）。酸化膜を完全にエッチングするので、オーバーエッチングしても問題がない。すなわち、シリコン基板９０１と酸化膜とのエッチング選択比が高いので、シリコン基板９０１はほとんどエッチングされない。第２の方法は、シリコン基板９０１の表面中央部に純水等のカバーリンスを吹き付けると共に、ＨＦ溶液１００３が薄まらないように薬液槽１００１にＨＦ溶液１００３を供給するものである。この場合、酸化膜を完全にエッチングするので、エッチング液の濃度はほとんど影響しない。
このようにして、シリコン基板９０１の外周部分９０２をＨＦ溶液１００３に浸して、シリコン基板９０１を回転させることによって、シリコン基板９０１の外周部分９０２の酸化膜又は親水基をエッチングすることができる。
なお、シリコン基板の外周部分を疎水性にする方法は、上記の方法に限定されない。例えば、シリコン基板を回転させながら、シリコン基板の外周部分に向けて、フッ素系ガス等のエッチングガスを供給すると共に、シリコン基板の中央部に向けて、ノズルからＮ２等の不活性ガスを供給してもよい。この場合、シリコン基板の中央部に不活性ガスを供給しながらシリコン基板の外周部分にエッチングガスを供給することによって、シリコン基板の中央部がエッチングガスによってエッチングされることを防止することができる。また、シリコン基板の中央部（外周部分を除く領域）にマスクを配置し、マスクが配置されていないシリコン基板の外周部分にＨＦ溶液を供給することによって、シリコン基板表面の外周部分の酸化膜又は親水基をエッチングしてもよい。
上記のような方法を用いて、シリコン基板の外周部分を疎水性として結合ＳＯＩ基板を製造する代表的な例を、図１１及び図１２を用いて説明する。また、外周部分に疎水性領域がない親水面同士の結合によって結合ＳＯＩ基板を製造する従来の例を、図１３を用いて説明する。
図１１は、シリコン基板の外周部分を疎水性として結合ＳＯＩ基板を製造する第１の方法を示す図である。図１１に示すように、親水洗浄によって表面が親水性となったシリコン基板９２１を準備する。次いで、図９（ａ）、図９（ｂ）等に示す方法を用いて、シリコン基板９２１の外周から約２ｍｍの領域に存在する親水基をエッチングし、シリコン基板９２１の表面に疎水性領域９２２と親水性領域９２３とを形成する。また、熱酸化によって酸化膜が形成されたシリコン基板９２６を準備する。このシリコン基板９２６は、表面が全面親水領域９２４となっている。次いで、２枚のシリコン基板９２１及び９２６の鏡面同士を接合し、結合基板９２７を製造する。この結合の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を図１４（ａ）に示す。疎水性領域９２２であるシリコン基板の外周部分１００４で結合反応速度が低下している様子が確認できる。
図１２は、シリコン基板の外周部分を疎水性として結合ＳＯＩを製造する第２の方法を示す図である。図１２に示すように、親水洗浄によって全表面が親水性９３３となったシリコン基板９３１を準備する。また、熱酸化によって酸化膜が形成されたシリコン基板９３６を準備する。上記と同様の方法を用いて、酸化膜が形成されたシリコン基板９３６の外周から約２ｍｍの領域に存在する酸化膜をエッチングし、疎水性領域９３５を形成する。その他の部分はシリコン酸化膜なので、親水性領域９３４となっている。次いで、２枚のシリコン基板９３１及び９３６の鏡面同士を接合して結合基板９３７を製造する。
図１３は、親水面同士の結合によって結合ＳＯＩ基板を製造する従来の例を示す図である。図１３に示すように、親水洗浄によって全表面が親水性９４３となったシリコン基板９４１を準備する。また、熱酸化によって酸化膜が形成されたシリコン基板９４６を準備する。このシリコン基板９４６は、表面が全面親水性領域９４４となっている。次いで、２枚のシリコン基板９４１及び９４６の鏡面同士を接合して結合基板９４７を製造する。この結合の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を図１４（ｂ）に示す。図１４（ｂ）では、シリコン基板１１０２の外周部分１１０４でも結合反応速度が極端に遅くなることがないことが確認できる。
このように、図１４（ａ）では、外周部分１００４の結合反応速度が中央部１００５の結合反応速度よりも遅いために、水分１００３がシリコン基板の外部に押し出されて、外周部分１００４にボイドが発生しないことが分かる。これに対し、図１４（ｂ）では、水分１１０３が十分に押し出されずに、外周部分１１０４に水分がトラップされることが分かる。
次いで、結合基板９２７、９３７、９４７の各々に対し、８００〜１０００℃の熱処理を行う。熱処理後に各シリコン基板を赤外線カメラで透過観察すると、外周部分を疎水性にしないで結合を行ったシリコン基板９４７（図１３）だけに、外周から約３〜５ｍｍの位置に数百μm程度のボイド（図８の８０１）が無数に発生した。これに対し、シリコン基板の片面の外周部分を疎水性に処理して結合を行ったシリコン基板９２７及び９３７（図１１及び図１２）では、外周部分にボイドは見られなかった。
このように、基板の外周部分に疎水面の領域を形成して結合を行うことによって、ボイドを発生させることなく、結合強度の高い結合基板を得ることができる。なお、本実施形態では、ボイドの発生が顕著である基板の外周部分に疎水面の領域を形成したが、本発明はこれに限定されず、例えば、ボイドが発生する領域に応じて、基板の外周部分以外の部分に疎水面の領域を形成してもよい。
以下、本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
図１は、本実施例に係るＳＯＩ基板の製造方法の実施例１を示す工程断面図である。
７２５μｍの厚みを持つシリコン基板１０１を準備し、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層１０２を形成した（図１（ａ））。
次に、ＳｉＯ２膜１０２の外周部分１５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分１５１（本実施例では、外周から２ｍｍの領域）にシリコン基板１０１の表面を露出させ、疎水面となる領域１５１を形成した（図１（ｂ））。
そして、シリコン基板１０１とシリコン基板１１１とを結合させた。外周部分１５１が疎水面であることによって、外周部分１５１にボイドが発生すること無く、結合を行うことができた（図１（ｃ））。
次いで、１０００℃、１３０分の熱処理を行ってシリコン基板１０１とシリコン基板１１１とを完全に接着した（図１（ｄ））。
その後、シリコン基板１０１側から表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層１０２の上にシリコン膜１０１が２μｍの厚みで残るようにした。その結果、外周部分１５１にボイドの無いＳＯＩ基板を得ることができた（図１（ｅ））。
図２は、本実施例に係るＳＯＩ基板の製造方法の実施例２を示す工程断面図である。
親水洗浄により全表面が親水性となっている７２５μｍの厚みを持つシリコン基板２１１を準備し（図２（ａ））、外周部分２５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分２５１（本実施例では、外周から２ｍｍの領域）を疎水面とした（図２（ｂ））。
７２５μｍの厚みを持つシリコン基板２０１を準備し、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層２０２を形成した。そして、シリコン基板２０１とシリコン基板２１１とを結合させた。シリコン基板２１１の外周部分２５１が疎水面であることによって、外周部分２５１にボイドが発生すること無く、結合を行うことができた（図２（ｃ））。
次いで、１０００℃、１３０分の熱処理を行ってシリコン基板２０１とシリコン基板２１１とを完全に接着した（図２（ｄ））。
その後、シリコン基板２０１側から表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層２０２の上にシリコン膜２０１が２μｍの厚みで残るようにした。その結果、外周部分２５１にボイドの無いＳＯＩ基板を得ることができた（図２（ｅ））。
図３は、本実施例に係るＳＯＩ基板の製造方法の実施例３を示す工程断面図である。
シリコン基板３１１を準備し、シリコン基板３１１表面に活性化処理３５２を行った（図３（ｂ））。その後、外周部分３５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分３５１（本実施例では、外周から２ｍｍの領域）を疎水面とした(図３（ｃ）)。
次に、７２５μｍの厚みを持つシリコン基板３０１を準備し、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層３０２を形成した。そして、シリコン基板３０１とシリコン基板３１１とを結合させた。シリコン３１１の外周部分３５１が疎水面であることによって、外周部分３５１にボイドが発生することが無く、結合を行うことができた（図３（ｄ））。
次いで、１０００℃、１３０分の熱処理を行ってシリコン基板３０１とシリコン基板３１１とを完全に接着した（図３（ｅ））。
その後、シリコン基板３０１側から表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層３０２の上にシリコン膜１０１が２μｍの厚みで残るようにした。その結果、外周部分３５１にボイドの無いＳＯＩ基板を得ることができた（図３（ｆ））。
図４は、本実施例に係るＳＯＩ基板の製造方法の実施例４を示す工程断面図である。
７２５μｍの厚みを持つシリコン基板４０１、４１１を２枚準備し、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層４０２、４１２を形成した（図４（ａ））。
次に、それぞれのＳｉＯ２膜４０２、４１２の外周部分４５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分４５１（本実施例では、外周から２ｍｍの領域）でシリコン基板４０１、４１１の表面を露出させ、疎水面となる領域４５１を形成した（図４（ｂ））。
次いで、それぞれの基板同士の結合を行った。外周部分４５１が疎水面であることによって、外周部分４５１にボイドが発生すること無く、結合を行うことができた（図４（ｃ））。
次いで、１０００℃、１３０分の熱処理を行ってシリコン基板４０１とシリコン基板４１１とを完全に接着した（図４（ｄ））。
その後、シリコン基板４０１側から表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層４０２、４１２の上にシリコン膜４０１が２μｍの厚みで残るようにした。その結果、外周部分４５１にボイドの無いＳＯＩ基板を得ることができた（図４（ｅ））。
図５は、本実施例に係るＳＯＩ基板の製造方法の実施例５を示す工程断面図である。
７２５μｍの厚みを持つシリコン基板５０１、５１１を２枚準備し、熱酸化を行い、表面に７５ｎｍのＳｉＯ２層５０２、５１２を形成した（図５（ａ））。
次に、両基板又は一方の基板に活性化処理５５２を行った（図５（ｂ））。その後、それぞれのＳｉＯ２膜５０２、５１２の外周部分５５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分５５１（本実施例では、外周から２ｍｍの領域）でシリコン基板５０１、５１１の表面を露出させ、疎水面となる領域５５１を形成した（図５（ｃ））。
次いで、それぞれの基板同士の結合を行った。外周部分５５１が疎水面であることによって、外周部分５５１のボイドが発生すること無く、結合を行うことができた（図５（ｄ））。
次いで、１０００℃、１３０分の熱処理を行ってシリコン基板５０１とシリコン基板５１１とを完全に接着した（図５（ｅ））。
その後、シリコン基板５０１側から表面グラインダーを用いて７１５μｍ研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ２層５０２、５１２の上にシリコン膜５０１が２μｍの厚みで残るようにした。その結果、外周部分５５１にボイドの無いＳＯＩ基板を得ることができた（図５（ｆ））。
図６は、本実施例に係るＳＯＩ基板の製造方法の実施例６を示す工程断面図である。
シリコン基板６０１としては、Ｐ型（１００）の比抵抗０．０１Ωｃｍシリコン基板６０１を使用し、シリコン基板６０１を洗浄した後、陽極化成を行った。陽極化成は４９％フッ化水素酸溶液とアルコール溶液を１：１の割合で混合した。このシリコン基板６０１を溶液中で１４分間、電流密度１０ｍＡ/ｃｍ２で陽極化成反応を行った。多孔質化されたシリコン層６０２の厚みは１５μｍであった（図６（ａ））。
次に、酸素雰囲気で４００℃、６０分間の熱処理を行い多孔質シリコン層６０２の表面を安定化させた。その後、多孔質シリコン層６０２上にシリコンのエピタキシャル成長を行い、１μｍのエピタキシャルシリコン層６０３を形成した。このエピタキシャル層６０３の結晶の品質を調べるためにｓｅｃｃｏエッチング等の結晶欠陥の評価を行ったが、欠陥は観察されなかった。
次に、移設されるエピタキシャルシリコン層６０３を熱酸化し、エピタキシャルシリコン層６０３上に７５ｎｍのＳｉＯ２膜６０４を形成した（図６（ｂ））。
次に、ＳｉＯ２膜６０４の外周部分６５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分６５１（本実施例では、外周から２ｍｍの領域）でエピタキシャルシリコン層６０３表面を露出させ、疎水面となる領域を形成した。６５１は本発明の特徴となる接着領域である（図６（ｃ））。
この処理は、シリコン基板側６１１に行ったり（実施例２の結合方法）、表面を活性化処理した後におこなったりしても（実施例３の結合方法）同様の効果が得られ、シリコン基板側６１１にＳｉＯ２層を持つ場合にも適用可能（実施例４，５の結合方法）である。
そして、シリコン基板６１１と結合を行った。外周部分６５１が疎水面であることによって、外周部分６５１にボイドが発生することが無く、結合を行うことができた（図６（ｄ））。
次いで、１０００℃、１３０分の熱処理を行って両基板を完全に接着した。その後、ウオータージェットによる流体楔で多孔質シリコン層の部分で２枚のウエハを分離し、多孔質シリコン層−エピタキシャルシリコン層−熱酸化膜層−シリコン基板となる構造をもつ（図６（ｅ））の基板を得た。
次いで、フッ化水素酸溶液と過酸化水素水溶液の混合液を用い、外部から超音波を与えて、多孔質シリコン層６０２をエッチングした。この溶液での多孔質シリコン層６０２とエピタキシャルシリコン層６０３とのエッチング速度差は約１０万倍程度であり、エピタキシャルシリコン層６０３にダメージを与えることなく多孔質シリコン層６０２をエッチングできた。その結果、均一なエピタキシャルシリコン層６０３を持った、外周部分６５１にボイドの無いＳＯＩ基板を得ることができた（図６（ｆ））。
図７は、本実施例に係るＳＯＩ基板の製造方法の実施例７を示す工程断面図である。
７２５μｍの厚みを持つシリコン基板７０１を準備し、熱酸化を行い、表面に５００ｎｍのＳｉＯ２層７０４を形成した（図８（ａ））。
この基板の表面から、水素イオン７０６を注入した。その際に、イオンの加速エネルギーを適当に制御することにより、シリコン基板７０１の所定の深さに微小気泡層７０２を形成した。このとき、シリコン基板７０１の表層部分はシリコン層７０３となる（図７（ｂ））。
次に、ＳｉＯ２膜７０４の外周部分７５１を０．７％フッ化水素酸溶液で１０分間エッチングし、外周部分７５１（本実施例では、外周から５ｍｍの領域）でシリコン基板７０１の表面を露出させ、疎水面となる領域を形成した。７５１は本発明の特徴となる接着領域である（図７（ｃ））。
この処理は、シリコン基板７１１側に行ったり（実施例２の結合方法）、表面を活性化処理した後に行ったりしても（実施例３の結合方法）同様の効果が得られ、シリコン基板７１１側にＳｉＯ２層を持つ場合にも適用可能（実施例４，５の結合方法）である。
そして、シリコン基板７１１と結合を行った。外周部分７５１が疎水面であることによって、外周部分７５１にボイドが発生することが無く、結合を行うことができた（図７（ｄ））。
次に、結合した基板に４５０〜５５０℃の熱処理を加えることによって、微小気泡層７０２から劈開性分離がおこり、支持基板７１１側は図７（ｅ）のようなＳＯＩ構造となった。このようにして、外周部分７５１にボイドの無いＳＯＩ基板を得ることができた（図７（ｅ））。
以上のように、本発明によれば、十分な結合強度を持つシリコンの親水性表面を結合する場合に、特に、ウエハの外周部分に発生するボイド（空隙）を抑制し、デバイスの製造可能領域を広げ、デバイスの取り数を向上させることができるようになった。
１０１,１１１ シリコン基板
１５１ 疎水性領域
１５１ 疎水性領域
Claims (11)
- 第１の基板の結合面と第２の基板の結合面とを結合して結合基板を製造する基板の製造方法であって、
前記第１の基板の結合面及び前記第２の基板の結合面の少なくとも一方の結合面を部分的に処理して疎水性領域及び親水性領域を有する結合面を形成する工程と、
前記第１の基板の結合面と前記第２の基板の結合面とを結合させる工程と、
を含むことを特徴とする基板の製造方法。 - 前記結合面を形成する工程では、
前記第１、第２の基板の少なくとも一方に弗化水素酸を供給する工程を含むことを特徴とする請求項１に記載の基板の製造方法。 - 前記結合面を形成する工程では、
前記第１、第２の基板の少なくとも一方の裏面から弗化水素酸を供給し、該第１、第２の基板の少なくとも一方の表面に該弗化水素酸を回り込ませる工程を含むことを特徴とする請求項１に記載の基板の製造方法。 - 前記第１、第２の基板の少なくとも一方を回転させながら前記弗化水素酸を供給することを特徴とする請求項３又は請求項４に記載の基板の製造方法。
- 前記疎水性領域は、前記第１の基板の結合面及び前記第２の基板の結合面の少なくとも一方の外周部分に形成されることを特徴とする請求項１乃至請求項４のいずれか１項に記載の基板の製造方法。
- 前記結合させる工程の後に、前記結合された基板の前記第１の基板側の面を研磨する工程を含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載の基板の製造方法。
- 前記第１の基板は、分離層を有することを特徴とする請求項１乃至請求項５のいずれか１項に記載の基板の製造方法。
- 半導体基板の表面を多孔質化して前記分離層を形成する工程と、
前記分離層の表面に半導体層を形成する工程と、
前記半導体層の表面に絶縁体層を形成する工程と、
を含むことを特徴とする請求項７に記載の基板の製造方法。 - 前記結合させる工程の後に、前記結合された基板を熱処理する工程を含むことを特徴とする請求項１乃至請求項８のいずれか１項に記載の基板の製造方法。
- 前記分離層は、前記第１の基板中にイオンを注入して形成されるイオン注入層であることを特徴とする請求項７に記載の基板の製造方法。
- 前記結合された基板を前記分離層の部分で分離する工程を含むことを特徴とする請求項７乃至請求項１０のいずれか１項に記載の基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004161566A JP2005347302A (ja) | 2004-05-31 | 2004-05-31 | 基板の製造方法 |
| US11/139,567 US7396734B2 (en) | 2004-05-31 | 2005-05-31 | Substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004161566A JP2005347302A (ja) | 2004-05-31 | 2004-05-31 | 基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005347302A true JP2005347302A (ja) | 2005-12-15 |
| JP2005347302A5 JP2005347302A5 (ja) | 2007-05-24 |
Family
ID=35425914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004161566A Withdrawn JP2005347302A (ja) | 2004-05-31 | 2004-05-31 | 基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7396734B2 (ja) |
| JP (1) | JP2005347302A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009125844A1 (ja) * | 2008-04-10 | 2009-10-15 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
| JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
| WO2011105325A1 (ja) * | 2010-02-26 | 2011-09-01 | 東京エレクトロン株式会社 | 接合方法、プログラム及びコンピュータ記憶媒体 |
| JP2015041744A (ja) * | 2013-08-23 | 2015-03-02 | 東京エレクトロン株式会社 | 接合方法および接合システム |
| WO2023276638A1 (ja) * | 2021-06-30 | 2023-01-05 | ダイキン工業株式会社 | 積層体の製造方法および積層体 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344957B2 (en) * | 2005-01-19 | 2008-03-18 | Texas Instruments Incorporated | SOI wafer with cooling channels and a method of manufacture thereof |
| FR2888402B1 (fr) * | 2005-07-06 | 2007-12-21 | Commissariat Energie Atomique | Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee |
| JP5064695B2 (ja) * | 2006-02-16 | 2012-10-31 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| FR2903808B1 (fr) * | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| US7361574B1 (en) * | 2006-11-17 | 2008-04-22 | Sharp Laboratories Of America, Inc | Single-crystal silicon-on-glass from film transfer |
| FR2931843A1 (fr) * | 2008-06-02 | 2009-12-04 | Alex Hr Roustaei | Systeme intelligent de production d'energie solaire a haut rendement en chambres multiples de capture muni de cellules photovoltaiques a base des nano particules |
| KR101548173B1 (ko) * | 2008-09-18 | 2015-08-31 | 삼성전자주식회사 | 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법 |
| FR2956869B1 (fr) * | 2010-03-01 | 2014-05-16 | Alex Hr Roustaei | Systeme de production de film flexible a haute capacite destine a des cellules photovoltaiques et oled par deposition cyclique des couches |
| CN102722084B (zh) * | 2011-03-31 | 2014-05-21 | 京东方科技集团股份有限公司 | 一种光刻方法和设备 |
| FR3016733A1 (fr) * | 2014-01-23 | 2015-07-24 | St Microelectronics Crolles 2 | Procede de traitement d'une plaque destinee a etre assemblee par collage direct sur une autre plaque, et plaque correspondante |
| US20170092725A1 (en) * | 2015-09-29 | 2017-03-30 | International Business Machines Corporation | Activated thin silicon layers |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69133004T2 (de) | 1990-08-03 | 2002-10-02 | Canon Kk | Verfahren zur Herstellung eines Halbleiterkörpers |
| US5750000A (en) | 1990-08-03 | 1998-05-12 | Canon Kabushiki Kaisha | Semiconductor member, and process for preparing same and semiconductor device formed by use of same |
| JP2608351B2 (ja) | 1990-08-03 | 1997-05-07 | キヤノン株式会社 | 半導体部材及び半導体部材の製造方法 |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP2605597B2 (ja) * | 1993-09-09 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3294934B2 (ja) | 1994-03-11 | 2002-06-24 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
| TW308707B (en) * | 1995-12-15 | 1997-06-21 | Komatsu Denshi Kinzoku Kk | Manufacturing method of bonding SOI wafer |
| JPH09331049A (ja) | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| JP3720515B2 (ja) | 1997-03-13 | 2005-11-30 | キヤノン株式会社 | 基板処理装置及びその方法並びに基板の製造方法 |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| KR100457053B1 (ko) * | 2002-07-30 | 2004-11-10 | 삼성전자주식회사 | 웨이퍼 세정 장치 |
| US7256104B2 (en) | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
-
2004
- 2004-05-31 JP JP2004161566A patent/JP2005347302A/ja not_active Withdrawn
-
2005
- 2005-05-31 US US11/139,567 patent/US7396734B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
| KR101172585B1 (ko) * | 2007-09-12 | 2012-08-08 | 소이텍 | 층 전사에 의한 구조체 제조 방법 |
| WO2009125844A1 (ja) * | 2008-04-10 | 2009-10-15 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
| US8314006B2 (en) | 2008-04-10 | 2012-11-20 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing bonded wafer |
| WO2011105325A1 (ja) * | 2010-02-26 | 2011-09-01 | 東京エレクトロン株式会社 | 接合方法、プログラム及びコンピュータ記憶媒体 |
| JP2015041744A (ja) * | 2013-08-23 | 2015-03-02 | 東京エレクトロン株式会社 | 接合方法および接合システム |
| WO2023276638A1 (ja) * | 2021-06-30 | 2023-01-05 | ダイキン工業株式会社 | 積層体の製造方法および積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050266653A1 (en) | 2005-12-01 |
| US7396734B2 (en) | 2008-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
| US7396734B2 (en) | Substrate manufacturing method | |
| US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
| US7781309B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| JP2000223683A (ja) | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 | |
| JP2009111381A (ja) | 微細な埋め込み絶縁層を有するｓｏｉ基板 | |
| JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
| JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
| JP2013089722A (ja) | 透明ｓｏｉウェーハの製造方法 | |
| WO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
| US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
| JP2007116161A (ja) | エピタキシ済みドナー・ウェファをリサイクルする方法 | |
| JP2006173354A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007194349A (ja) | 基板の製造方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP2007194343A (ja) | 基板接合装置、及び基板の製造方法 | |
| JP2005347301A (ja) | 基板の作製方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08191138A (ja) | Ｓｏｉ基板の製造方法 | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| TWI479552B (zh) | 表面平滑處理方法 | |
| JP2006196614A (ja) | 半導体基板の製造方法 | |
| JP2008205217A (ja) | 半導体基板の製造方法 | |
| JP2014220508A (ja) | 貼り合わせ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100623 |