JP2006196614A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2006196614A JP2006196614A JP2005005538A JP2005005538A JP2006196614A JP 2006196614 A JP2006196614 A JP 2006196614A JP 2005005538 A JP2005005538 A JP 2005005538A JP 2005005538 A JP2005005538 A JP 2005005538A JP 2006196614 A JP2006196614 A JP 2006196614A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- porous
- silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 結合基板の結合界面に存在する余剰水分をより多く吸収すること。
【解決手段】 半導体基板の製造方法において、第1の基板11に多孔質半導体層12を形し(図2(a))、多孔質半導体層12上に非多孔質半導体層13を形成した後に、非多孔質半導体層13表面及び第2の基板20表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成し(図2(b))、第1の基板11と第2の基板20とを結合して結合基板50を作製し(図2(c))、結合基板50を多孔質半導体層12の部分で分離して(図2(d))、SOI基板を作製する(図2(e))。
【選択図】 図2
【解決手段】 半導体基板の製造方法において、第1の基板11に多孔質半導体層12を形し(図2(a))、多孔質半導体層12上に非多孔質半導体層13を形成した後に、非多孔質半導体層13表面及び第2の基板20表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成し(図2(b))、第1の基板11と第2の基板20とを結合して結合基板50を作製し(図2(c))、結合基板50を多孔質半導体層12の部分で分離して(図2(d))、SOI基板を作製する(図2(e))。
【選択図】 図2
Description
本発明は、半導体基板の作製方法に関し、更に詳しくは、誘電体分離あるいは、絶縁物上の単結晶半導体、シリコン基板上の単結晶化合物半導体の作製方法、さらに、単結晶半導体層に作成される電子デバイス、集積回路に適する半導体基板の作製方法に関する。
従来、SOI(Silicon On Insulator)基板等の基板の製造工程等では、結合(貼り合わせ)法によりSOI基板を製造する方法が知られている。
例えば、多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を配した部材を形成し、非多孔質単結晶半導体領域の表面又は他の部材の表面に絶縁膜を形成し両部材を結合した後、多孔質単結晶半導体領域をエッチングにより除去する半導体部材の製造方法を含むELTRAN(登録商標)と呼ばれる技術がある(特許文献1を参照)。
また、シリコン基板表面に熱酸化膜(300nm、400nm及び1000nm)を形成し、他の基板と貼り合わせた後に、貼り合わせ基板にアニール処理を施すSOI基板の製造方法がある(特許文献2を参照)。貼り合わせ基板の貼り合わせ界面に存在するマイクロボイドを低減する為に、アニール処理時の熱酸化膜の粘度が2.0×1014Poises以下に制御されている。これは、熱酸化膜の粘度を下げることにより、貼り合わせ界面の接合面の追従性を改善し、貼り合わせ基板の接合強度を強めるためである。
また、シリコン基板表面に酸化膜(150nm)を形成し、この基板及び他の基板をSC−1洗浄し(NH4OH/H2O2/H2Oの混合溶液による洗浄)、洗浄後の2枚の基板を乾燥させた後に、両者を貼り合わせ、貼り合わせた基板の一方を薄膜化してSOI基板を作製する方法がある(特許文献3を参照)。貼り合わせ基板の貼り合わせ界面でのブリスターの発生を抑える為に、SC−1洗浄時の洗浄液の温度が25℃以上60℃以下に制御されている。これは、貼り合せ面を必要以上に荒らすことなく、パーティクルや有機物を除去可能な温度に設定するためである。
また、結合(貼り合わせ)法の他に、イオン注入法を利用してSOI基板を製造する方法が知られている。
例えば、SOI基板の製造方法において、H+イオン注入により微小気泡層を形成し、熱処理によって結晶再配列と気泡の凝集とを生じさせた後に、酸化膜が形成された材料と貼り合せ、微小気泡層で分離する方法がある(特許文献4を参照)。
特開平5−21338号公報
特開2003−37253号公報
特開2003−309101号公報
特開平5−211128号公報
しかしながら、特許文献1〜4に記載された方法によって結合SOI基板を製造する方法では、50nmよりも薄い埋め込み絶縁層(BOX層)の膜厚を含む結合(貼り合わせ)SOI基板を製造する場合には、結合(貼り合わせ)界面に存在する余剰水分が結合(貼り合わせ)領域の弱い箇所に集まり、ボイド不良が生じやすいという課題がある。
本発明は、上記の課題に鑑みてなされたものであり、結合基板の結合界面に存在する余剰水分をより多く吸収することを目的とする。
本発明の第1の側面は、半導体基板の製造方法に係り、第1の基板に多孔質半導体層を形成する工程と、前記多孔質半導体層上に非多孔質半導体層を形成する工程と、前記非多孔質半導体層表面及び第2の基板表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成する工程と、前記第1の基板と前記第2の基板とを結合して結合基板を作製する工程と、前記結合基板を前記多孔質半導体層の部分で分離する工程と、を含むことを特徴とする。
本発明の第2の側面は、半導体基板の製造方法に係り、第1の基板表面及び第2の基板表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成する工程と、前記第1の基板中にイオンを注入してイオン注入層を形成する工程と、前記第1の基板と前記第2の基板とを結合して結合基板を作製する工程と、前記結合基板を前記イオン注入層の部分で分離する工程と、を含むことを特徴とする。
本発明によれば、結合基板の結合界面に存在する余剰水分をより多く吸収することができる。
本発明は、特に、BOX層が50nmよりも薄い膜厚の結合(貼り合わせ)SOIウェーハを製造しようとする際に課題となる結合(貼り合わせ)界面に存在する余剰水分を起因とするボイド不良に対して、余剰水分をより吸収し易くするために、水分量の少ない絶縁層を用いることによって、BOX膜厚の薄い結合(貼り合わせ)SOIで生じるボイド不良発生を低減するものである。以下、本発明の原理について説明する。
一般的な絶縁層の形成方法としては、ドライ酸化法とウェット酸化法が挙げられる。ドライ酸化法は、水分のない純粋な酸素を酸化種として用いる方法である。ウェット酸化法は、水分又は水分を含んだ酸素を酸化種として用いる方法である。
図1は、シリコンの熱酸化におけるドライ酸化とウェット酸化における酸化膜厚の成長速度を示す図である(B.E.Deal and A.S.Grove, J.Appl.Phys,36,3770(1965))。
ドライ酸化よりもウェット酸化の方が酸化膜厚の成長速度が大きいことが分かる。ウェット酸化の方がドライ酸化よりも酸化膜厚の成長速度が大きいのは、酸素(O2)よりも水(H2O)の方が酸化膜中で固溶できる量が多いためである。そのため、生産性向上のために膜厚成長速度の高いウェット酸化が一般的に用いられている。
しかしながら、ウェット酸化は、成長速度が早い反面、膜中の水分量が多く、薄い膜厚を制御するには不向きである。実際の酸化膜中の水分量を比較してみると、APIMSにより測定されるウェット酸化のOH基密度は、1.10×1014atom/cm2であるのに対し、ドライ酸化のOH基密度は、8.01×1013atom/cm2とウェット酸化のOH基密度よりも低い値を示している。
そこで、本発明の好適な実施の形態では、絶縁層中の水分含有量を低減するために、水分量の少ない絶縁層を用いる。膜厚の制御性についても、薄い絶縁層を形成する場合には、成長速度の低い方が制御性が高いため、水分量の少ない絶縁層を用いる方が有利である。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
[第1の実施形態]
図2は、本発明の好適な第1の実施形態に係る基板の製造方法を説明する図である。
図2は、本発明の好適な第1の実施形態に係る基板の製造方法を説明する図である。
まず、図2(a)に示す工程では、第1の基板(seed wafer)10を形成するための単結晶基板11を用意して、例えば、陽極化成装置を利用して、その主表面を多孔質化して分離層としての多孔質層12を形成する。多孔質層12は、例えば、電解液(化成液)中で単結晶基板11に陽極化成処理(陽極処理)を施すことによって形成することができる。
ここで、電解液としては、例えば、弗化水素を含む溶液、弗化水素及びエタノールを含む溶液、弗化水素及びイソプロピルアルコールを含む溶液等が好適である。より具体的な例を挙げると、電解液としては、例えば、HF水溶液(HF濃度=49wt%)とエタノールを体積比2:1で混合した混合液が好適である。
また、多孔質層12を互いに多孔度の異なる2層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質層12は、表面側に第1の多孔度を有する第1の多孔質層、その下に、第1の多孔度より大きい第2の多孔度を有する第2の多孔質層を含むことが好ましい。このような多層構造を採用することにより、後の非多孔質層13の形成工程において、第1の多孔質層上に、欠陥等の少ない非多孔質層13を形成することができると共に、後の分離工程において、所望の位置で結合基板を分離することができる。ここで、第1の多孔度としては、10%〜30%が好ましく、15%〜25%が更に好ましい。また、第2の多孔度としては、35%〜70%が好ましく、40%〜60%が更に好ましい。
電解質溶液として上記の混合液(HF濃度が49wt%の弗化水素酸:エタノール=2:1)を利用する場合は、例えば、電流密度8mA/cm2、処理時間5〜11minの条件で第1層(表面側)を生成し、次いで、電流密度23〜33mA/cm2、処理時間80sec〜2minの条件で第2層(内部側)を生成することが好ましい。
次いで、図2(b)に示す工程の第1段階では、多孔質層12上に第1の非多孔質層13を形成する。第1の非多孔質層13としては、単結晶シリコン層、多結晶シリコン層、非晶質シリコン層等のシリコン層、Ge層、SiGe層、SiC層、C層、GaAs層、GaN層、AlGaAs層、InGaAs層、InP層、InAs層等が好適である。
次いで、図2(b)に示す工程の第2段階では、第1の非多孔質層13の上に第2の非多孔質層として絶縁層14を形成する。これにより第1の基板10が得られる。
なお、絶縁層14は、結合を行う前に第2の基板20の表面に形成されてもよいし、絶縁層14を非多孔質層13及び第2の基板20の上に形成し、非多孔質層13と第2の基板20の上に形成された絶縁層14を介して接合してもよい。
絶縁層14の形成方法としては、熱酸化法(ドライ酸化、ウェット酸化)、CVD法(プラズマCVD、熱CVD)等を用いることができるが、本発明の好適な実施の形態では、結合界面(絶縁層14と第2の基板20の界面)で結合に必要とされる水分量以上の余剰水分の水分量よりも、絶縁層14が吸収可能な水分量が大きくなればよい。特に、絶縁層14の膜厚を薄くした場合には、絶縁層14の含有水分量を少なくすることが望ましい。
従って、絶縁層14のOH基密度を下げて、絶縁層14のOH基密度を1.0×1014atom/cm2未満とすることが望ましく、絶縁層14のOH基密度を9.0×1013atom/cm2未満とすることが更に望ましく、ドライ酸化法を用いて絶縁層14のOH基密度を約8.0×1013atom/cm2とすることが最も望ましい。
次いで、図2(c)に示す工程では、第2の基板(handle wafer)20を準備し、第1の基板10と第2の基板20とを、第2の基板20と絶縁層14とが面するように室温で密着させて両者を結合し、結合基板50を作成する。
なお、絶縁層14は、上記のように単結晶層13側に形成しても良いし、第2の基板20上に形成しても良いし、両者に形成しても良く、結果として、第1の基板と第2の基板を密着させた際に、図2(c)に示す状態になれば良い。しかしながら、上記のように、絶縁層14を活性層となる第1の非多孔質層(例えば、単結晶層)13側に形成することにより、第1の基板10と第2の基板20との結合の界面を活性層から遠ざけることができるため、より高品位のSOI基板等の半導体基板を得ることができる。
基板10、20が完全に密着した後、両者の結合を強固にする処理を実施することが好ましい。この処理の一例としては、例えば、1)N2雰囲気、1100℃、10minの条件で熱処理を実施し、2)O2/H2雰囲気、1100℃、50〜100minの条件で熱処理(酸化処理)を実施する処理が好適である。この処理に加えて、或いは、この処理に代えて、陽極接合処理及び/又は加圧処理を実施してもよいし、これらの処理を組み合わせて実施してもよい。
第2の基板20としては、シリコン基板、シリコン基板上にSiO2層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第2の基板20は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
次いで、図2(d)に示す工程では、結合基板50を機械的強度が脆弱な多孔質層12の部分で分離する。この分離方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層12に打ち込む方法、或いは、流体により多孔質層12に静圧を印加する方法など、流体を利用する方法が好ましいが、楔等を用いてもよい。
この分離工程により、第1の基板10の移設層(非多孔質層13、絶縁層14)が第2の基板20上に移設される。なお、第1の基板10の多孔質層12上に非多孔質層13のみを形成する場合の移設層は、非多孔質層13のみである。
図2(e)に示す工程では、分離後の第2の基板20上の多孔質層12”をエッチング等により選択的に除去する。これにより、絶縁層14上に非多孔質層13を有する基板が得られる。例えば、非多孔質層13が半導体層である場合、このような半導体層は、SOI層(Semiconductor On Insulator 又は Silicon On Insulator)と呼ばれ、また、このようなSOI層を有する基板は、SOI基板と呼ばれる。
更に、分離後の第1の基板10’の単結晶基板11上の多孔質層12’をエッチング等により選択的に除去する。このようにして得られる単結晶基板11は、再び第1の基板10を形成するための基板、又は第2の基板20として利用され得る。
[第2の実施形態]
図3は、本発明の好適な第2の実施形態に係る基板の製造方法を説明する図である。
図3は、本発明の好適な第2の実施形態に係る基板の製造方法を説明する図である。
まず、図3(a)に示す工程では、第1の基板(seed wafer)21を形成するための単結晶基板21を用意する。
次いで、単結晶基板21表面に絶縁層22を形成する。絶縁層22の形成方法としては、熱酸化法(ドライ酸化、ウェット酸化)、CVD法(プラズマCVD、熱CVD)等を用いることができるが、本発明の好適な実施の形態では、結合界面(絶縁層22と第2の基板24の界面)における結合に必要とされる水分量以上の余剰水分の水分量よりも、絶縁層22が吸収可能な水分量が大きくなればよい。特に、絶縁層22の膜厚を薄くした場合には、絶縁層22の含有水分量を少なくすることが望ましい。
従って、絶縁層22のOH基密度を下げて、絶縁層22のOH基密度を1.0×1014atom/cm2未満とすることが望ましく、絶縁層22のOH基密度を9.0×1013atom/cm2未満とすることが更に望ましく、ドライ酸化法を用いて絶縁層22のOH基密度を約8.0×1013atom/cm2とすることが最も望ましい。
次いで、図3(c)に示す工程では、単結晶基板21の主面から希ガス、水素及び窒素のうち少なくとも1種の元素をイオン注入し、単結晶基板21内部にイオン注入層23を形成すると共に、単結晶基板21の領域がイオン注入層23により分割された単結晶領域21’を形成する。
次いで、図3(d)に示す工程では、第2の基板(handle wafer)24を準備し、第1の基板21と第2の基板24とを、第2の基板24と絶縁層22とが面するように室温で密着させて両者を結合し、結合基板を作成する。
次いで、図3(e)に示す工程では、アニール処理を施してイオン注入層23で結合基板を分離すると共に、分割されたイオン注入層23’、23’’を形成する。分離方法としては、加圧、引っ張り、せん断、楔、等の外圧をかける方法、加熱する方法、熱応力をかける方法又は軟化させる方法等があるが、これらの方法に限定されるものではない。
なお、第1の基板21として、シリコン単結晶上にエピタキシャル層を積層させた基板を用いてもよい。また、絶縁層22は、上記のように第1の基板21側に形成しても良いし、第2の基板24側に形成しても良いし、両者に形成しても良い。
このように、本発明の好適な実施の形態では、イオン注入時エネルギー及びイオン注入を行う前に第1の基板に予め形成した絶縁層の膜厚に依存することなく、薄いBOX層を含むSOI基板を作製することができる。
以下、本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
本発明の実施例に係る基板の製造方法を図2に示す。図2は、第1の実施形態に係る基板の製造方法に対応する。
725μmの厚みを持った比抵抗0.01Ω・cmのP型プライム(prime)若しくはダミーグレード(dummy grade)の基板、又は比抵抗1〜100Ω・cmのP型プライム基板を用意した。この基板の表面にHF溶液を用いて陽極化成を行った。陽極化成条件は以下の通りであった。
<第1段階の陽極化成条件>
電流密度 :7(mA/cm2)
陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
処理時間 :5(min)
多孔質シリコン厚 :4.5(μm)
<第2段階の陽極化成条件>
電流密度 :30(mA/cm2)
陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
処理時間 :10(sec)
多孔質シリコン厚 :0.2(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
電流密度 :7(mA/cm2)
陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
処理時間 :5(min)
多孔質シリコン厚 :4.5(μm)
<第2段階の陽極化成条件>
電流密度 :30(mA/cm2)
陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
処理時間 :10(sec)
多孔質シリコン厚 :0.2(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化処理によって、エピタキシャルシリコン表面に形成された多孔質シリコンの孔の内壁は熱酸化膜で覆われた。その後、0.7.wt%HF溶液に30秒浸けた後、よく水洗し、よく乾燥させてエピタキシャル装置に設置して、多孔質シリコン上にCVD(Chemical Vapor Deposition)法により単結晶シリコン13を94nmエピタキシャル成長した。更に、このエピタキシャルシリコン層13表面にドライ酸化により25nmのSiO2層14を形成した。ドライ酸化の酸化条件は次の通りである。
酸化温度:1000℃
酸素ガス:O2、20SLM
保持時間:22分
上記SiO2層14表面と別に用意したシリコン基板20の表面とを重ね合わせ、接触させた後、1000℃、3時間の熱処理をし、結合を行った。
酸化温度:1000℃
酸素ガス:O2、20SLM
保持時間:22分
上記SiO2層14表面と別に用意したシリコン基板20の表面とを重ね合わせ、接触させた後、1000℃、3時間の熱処理をし、結合を行った。
次いで、結合基板50を噴射ノズルに対向させた状態で、処理装置にセットし、直径0.1mmの噴射ノズルから500kgf/cm2の圧力の流体(例えば、水)を数秒間にわたって突出部に向けて噴射して、結合基板50に分離開始部を形成した。
更に、分離開始部に流体が打ち込まれている状態で、噴射ノズルから噴射する流体の圧力を400kgf/cm2に低下させると共に、結合基板50を回転させながら結合基板50を多孔質層12の部分で完全に分離を行った。その結果、多孔質シリコン12が破壊し基板は多孔質シリコン中で2分割され、多孔質シリコン12’、12’’が表出した。
その後、多孔質層12’’を49%フッ酸と30%過酸化水素水との混合液(混合比1:5)で撹拌しながら選択エッチングした。単結晶シリコン13はエッチングされずに残り、単結晶シリコン13をエッチストップの材料として多孔質シリコン12’’はエッチングされ、完全に除去された。
非多孔質シリコン13のエッチング液に対するエッチング速度は極めて低く、多孔質層12’’のエッチング速度との選択比は105以上にも達し、非多孔質層13のエッチングにおけるエッチング量(数十オングストローム程度)は実用上無視できる。
すなわち、絶縁層14上に75nmの厚みを持った単結晶シリコン13が形成できた。多孔質シリコン12’’の選択エッチングによっても単結晶シリコン層13には何ら変化はなかった。
透過電子顕微鏡による断面観察の結果、薄膜シリコン層13には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。また、レーザーによる光の散乱を利用した異物測定器における測定の結果、BOX層の形成で膜中水分量の少ないドライ酸化を用いることにより、BOX膜厚を25nmと薄くした際にボイド不良は見られなった。
表1は、酸化手法の違いによるBOX膜厚とボイド個数の関係を示す図である。表1には、ドライ酸化とウェット酸化のそれぞれの方法での同一の酸化膜厚を形成し、その後、同じプロセスにてSOI構造を形成した際のボイド発生状況が示される。表1より、ドライ酸化においてはBOX膜厚50nm以下でもボイド不良の増加は見られないが、ウェット酸化において作製したSOI基板ではBOX膜厚50nm以下でボイド不良の増加が見られた。
また、上記基板を、HF溶液に15分浸けた後に、光学顕微鏡で基板全面を確認したところHFにより埋め込み酸化膜(BOX)に穴が空いている個所は、一個所と極めて少なかった。
水素アニール処理では、表面エネルギーを下げるべく表面原子のマイグレーションが生じるため選択エッチングによる表面荒れを平坦・平滑化することができる。原子間力顕微鏡での評価において、50μm角の領域での平均2乗粗さが0.2nmと、通常市販されている研磨仕上げのシリコン基板と同等以上にすることができた。
水素アニール処理では、表面エネルギーを下げるべく表面原子のマイグレーションが生じるため選択エッチングによる表面荒れを平坦・平滑化することができる。原子間力顕微鏡での評価において、50μm角の領域での平均2乗粗さが0.2nmと、通常市販されている研磨仕上げのシリコン基板と同等以上にすることができた。
本発明の実施例に係る基板の製造方法を図2に示す。図2は、第1の実施形態に係る基板の製造方法に対応する。
725μmの厚みを持った比抵抗0.01Ω・cmのP型プライム若しくはダミーグレード、又は比抵抗1〜100Ω・cmのP型プライム基板を用意した。この基板の表面にHF溶液を用いて陽極化成を行った。陽極化成条件は以下の通りであった。
<第1段階の陽極化成条件>
電流密度 :32.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :2.5(min)
多孔質シリコン厚 :6(μm)
<第2段階の陽極化成条件>
電流密度 :97.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :30(sec)
多孔質シリコン厚 :3(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
電流密度 :32.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :2.5(min)
多孔質シリコン厚 :6(μm)
<第2段階の陽極化成条件>
電流密度 :97.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :30(sec)
多孔質シリコン厚 :3(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化によりエピタキシャルシリコン表面に形成された多孔質シリコンの孔の内壁は熱酸化膜で覆われた。その後、0.7.wt%HF溶液に30秒浸けた後、よく水洗し、よく乾燥させてエピタキシャル装置に設置して、多孔質シリコン上にCVD(Chemical Vapor Deposition)法により単結晶シリコン13を75nmエピタキシャル成長した。別に用意したシリコン基板表面にドライ酸化により5nmのSiO2層を形成した。ドライ酸化の酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
上記2枚の基板表面を重ね合わせ、接触させた後、900℃、4時間の熱処理をし、結合を行った。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
上記2枚の基板表面を重ね合わせ、接触させた後、900℃、4時間の熱処理をし、結合を行った。
次いで、結合基板50を噴射ノズルに対向させた状態で、処理装置にセットし、直径0.3mmの噴射ノズルから300kgf/cm2の圧力の流体(例えば、水)を数秒間にわたって突出部に向けて噴射して、結合基板50に分離開始部を形成した。
更に、分離開始部に流体が打ち込まれている状態で、噴射ノズルから噴射する流体の圧力を400kgf/cm2に低下させると共に、結合基板50を回転させながら結合基板50を多孔質層12の部分で完全に分離を行った。その結果、多孔質シリコン12が破壊し基板は多孔質シリコン中で2分割され、多孔質シリコン12’、12’’が表出した。
その後、多孔質層12’’を49%フッ酸と30%過酸化水素水との混合液(混合比1:5)で撹拌しながら選択エッチングした。単結晶シリコン13はエッチングされずに残り、単結晶シリコン13をエッチストップの材料として多孔質シリコン12’’はエッチングされ、完全に除去された。
非多孔質シリコン13のエッチング液に対するエッチング速度は極めて低く、多孔質層12’’のエッチング速度との選択比は105以上にも達し、非多孔質層13のエッチングにおけるエッチング量(数十オングストローム程度)は実用上無視できる。
すなわち、シリコン単結晶14上に75nmの厚みを持った単結晶シリコン13が形成できた。多孔質シリコン12’’の選択エッチングによっても単結晶シリコン層13には何ら変化はなかった。
透過電子顕微鏡による断面観察の結果、薄膜シリコン層13には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。また、レーザーによる光の散乱を利用した異物測定器における測定の結果、BOX層の形成で膜中水分量の少ないドライ酸化を用いることにより、BOX膜厚を25nmと薄くした際にボイド不良は見られなった。
上記基板を、HF溶液に15分浸けた後に、光学顕微鏡で基板全面を確認したところHFにより埋め込み酸化膜(BOX)に穴が空いている個所は、一個所と極めて少なかった。
水素アニール処理では、表面エネルギーを下げるべく表面原子のマイグレーションが生じるため選択エッチングによる表面荒れを平坦・平滑化することができる。原子間力顕微鏡での評価において50μm角の領域での平均2乗粗さが0.2nmと、通常市販されている研磨仕上げのシリコン基板と同等以上にすることができた。
本発明の実施例に係る基板の製造方法を図2に示す。図2は、第1の実施形態に係る基板の製造方法に対応する。
725μmの厚みを持った比抵抗0.01Ω・cmのP型プライム若しくはダミーグレード、又は比抵抗1〜100Ω・cmのP型プライム基板を用意した。この基板の表面にHF溶液を用いて陽極化成を行った。陽極化成条件は以下の通りであった。
<第1段階の陽極化成条件>
電流密度 :32.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :1.0(min)
多孔質シリコン厚 :2.0(μm)
<第2段階の陽極化成条件>
電流密度 :97.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :10(sec)
多孔質シリコン厚 :1(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
電流密度 :32.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :1.0(min)
多孔質シリコン厚 :2.0(μm)
<第2段階の陽極化成条件>
電流密度 :97.5(mA/cm2)
陽極化成溶液 :HF:IPA=1:0.2
処理時間 :10(sec)
多孔質シリコン厚 :1(μm)
本実施例では、多孔質層12を2層構造として、第1段階で低電流で形成した表面側の多孔質層12を高品質のエピタキシャルシリコン層13を形成するために用い、第2段階で高電流で形成した下層の多孔質層12を分離層として用いた。なお、第1段階の陽極化成処理で形成する多孔質層12の厚さは、上記の例に限定されず、例えば、数百μm〜0.1μmが好適である。また、第2段階の陽極化成処理で形成する多孔質層12の厚さに関しても、上記の例に限定されず、以降の分離工程の条件等に応じて適宜変更し得る。また、多孔質層12は、1層構造でもよいし、3層以上の構造としてもよい。
この基板を酸素雰囲気中400℃で1時間酸化した。この酸化によりエピタキシャルシリコン表面に形成された多孔質シリコンの孔の内壁は熱酸化膜で覆われた。その後、0.7.wt%HF溶液に30秒浸けた後、よく水洗し、よく乾燥させてエピタキシャル装置に設置して、多孔質シリコン上にCVD(Chemical Vapor Deposition)法により単結晶シリコン13を55nmエピタキシャル成長した。更に、このエピタキシャルシリコン層13表面にドライ酸化により5nmのSiO2層を形成した。酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
別に用意したシリコン基板表面にドライ酸化により5nmのSiO2層を形成した。酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
上記2枚の基板表面を重ね合わせ、接触させた後、1100℃、2時間の熱処理をし、結合を行った。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
別に用意したシリコン基板表面にドライ酸化により5nmのSiO2層を形成した。酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
上記2枚の基板表面を重ね合わせ、接触させた後、1100℃、2時間の熱処理をし、結合を行った。
次いで、結合基板50を噴射ノズルに対向させた状態で、処理装置にセットし、直径0.3mmの噴射ノズルから300kgf/cm2の圧力の流体(例えば、水)を数秒間にわたって突出部に向けて噴射して、結合基板50に分離開始部を形成した。
更に、分離開始部に流体が打ち込まれている状態で、噴射ノズルから噴射する流体の圧力を400kgf/cm2に低下させると共に、結合基板50を回転させながら結合基板50を多孔質層12の部分で完全に分離を行った。その結果、多孔質シリコン12が破壊し基板は多孔質シリコン中で2分割され、多孔質シリコン12’、12’’が表出した。
その後、多孔質層12’’を49%フッ酸と30%過酸化水素水との混合液(混合比1:5)で撹拌しながら選択エッチングした。単結晶シリコン13はエッチングされずに残り、単結晶シリコン13をエッチストップの材料として多孔質シリコン12’’はエッチングされ、完全に除去された。
非多孔質シリコン13のエッチング液に対するエッチング速度は極めて低く、多孔質層12’’のエッチング速度との選択比は105乗以上にも達し、非多孔質層13のエッチングにおけるエッチング量(数十オングストローム程度)は実用上無視できる。
すなわち、絶縁層14上に50nmの厚みを持った単結晶シリコンが形成できた。多孔質シリコン12’’の選択エッチングによっても単結晶シリコン層13には何ら変化はなかった。
透過電子顕微鏡による断面観察の結果、薄膜シリコン層13には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。また、レーザーによる光の散乱を利用した異物測定器における測定の結果、BOX層の形成で膜中水分量の少ないドライ酸化を用いることにより、BOX膜厚を10nmと薄くした際にボイド不良は見られなった。
上記基板を、HF溶液に15分浸けた後に、光学顕微鏡で基板全面を確認したところHFにより埋め込み酸化膜(BOX)に穴が空いている個所は、一個所と極めて少なかった。
水素アニール処理では、表面エネルギーを下げるべく表面原子のマイグレーションが生じるため選択エッチングによる表面荒れを平坦・平滑化することができる。原子間力顕微鏡での評価において、50μm角の領域での平均2乗粗さが0.2nmと、通常市販されている研磨仕上げのシリコン基板と同等以上にすることができた。
本発明の実施例に係る基板の製造方法を図3に示す。図3は、第2の実施形態に係る基板の製造方法に対応する。
第1の単結晶シリコン基板21上に熱酸化により20nmのSiO2膜22を形成した。形成条件は次のとおりである。
酸化温度:900℃
酸素ガス:O2、20SLM
保持時間:25分
表面のSiO2膜22を通してH+を100keVで5×1016cm−2イオン注入した。別に用意したシリコン基板(第2の基板)24の表面と重ね合わせ、接触させた後、600℃でアニールしたところ、イオン注入の投影飛程付近で2枚に分離され、第2の基板24上には、20nmのSiO2膜、その上に表面の荒れた約850nmの単結晶膜を有したSOI基板が得られた。この基板の結合強度を向上させるために、1000℃、4時間の熱処理を行った。更に、分離した単結晶シリコンの荒れの平坦化および、SOI層を任意の膜厚にするために、CMPにより表面単結晶シリコン膜を750nm研削研磨した。ここでのシリコン表面の平坦化は、CMPに代えて水素アニールを行ってもよいし、CMPを行った後に水素アニールを行ってもよい。また、SOI層の薄膜化手法としては、犠牲酸化を利用してエッチングする手法を用いてもよい。
酸化温度:900℃
酸素ガス:O2、20SLM
保持時間:25分
表面のSiO2膜22を通してH+を100keVで5×1016cm−2イオン注入した。別に用意したシリコン基板(第2の基板)24の表面と重ね合わせ、接触させた後、600℃でアニールしたところ、イオン注入の投影飛程付近で2枚に分離され、第2の基板24上には、20nmのSiO2膜、その上に表面の荒れた約850nmの単結晶膜を有したSOI基板が得られた。この基板の結合強度を向上させるために、1000℃、4時間の熱処理を行った。更に、分離した単結晶シリコンの荒れの平坦化および、SOI層を任意の膜厚にするために、CMPにより表面単結晶シリコン膜を750nm研削研磨した。ここでのシリコン表面の平坦化は、CMPに代えて水素アニールを行ってもよいし、CMPを行った後に水素アニールを行ってもよい。また、SOI層の薄膜化手法としては、犠牲酸化を利用してエッチングする手法を用いてもよい。
こうして、シリコン基板上に20nmの厚みを持った酸化膜、更にその上に100nmの厚さを有した単結晶シリコン層が形成できた。また、レーザーによる光の散乱を利用した異物測定器における測定の結果、BOX層の形成で膜中水分量の少ないドライ酸化を用いることにより、BOX膜厚を20nmと薄くした際にボイド不良は見られなった。
上記基板を、HF溶液に15分浸けた後に、光学顕微鏡で基板全面を確認したところHFにより埋め込み酸化膜(BOX)に穴が空いている個所は一個所と極めて少なかった。
本発明の実施例に係る基板の製造方法を図3に示す。図3は、第2の実施形態に係る基板の製造方法に対応する。
第1の単結晶シリコン基板21上に熱酸化により10nmのSiO2膜22を形成した。形成条件は次のとおりである。
酸化温度:900℃
酸素ガス:O2、20SLM
保持時間:18分
表面のSiO2膜22を通してH+を50keVで8×1016cm−2イオン注入した。別に用意したシリコン基板24の表面にドライ酸化により5nmのSiO2層を形成した。酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
これら2枚のウェーハを重ね合わせ、接触させた後、500℃でアニールしたところ、イオン注入の投影飛程付近で2枚に分離され、第2の基板上24には、15nmのSiO2膜、その上に表面の荒れた約550nmの単結晶膜を有したSOI基板が得られた。この基板の結合強度を向上させると共に、分離したSOI層を任意の膜厚にするために、1100℃、4時間の熱処理を行い、単結晶シリコン層に200nm酸化層を形成した。その後、200nmの酸化膜をBHF(バッファードフッ化水素)により除去することによって、シリコン基板上に15nmの厚みを持った酸化膜、更にその上に350nmの厚さを有した単結晶シリコン層が形成できた。
酸化温度:900℃
酸素ガス:O2、20SLM
保持時間:18分
表面のSiO2膜22を通してH+を50keVで8×1016cm−2イオン注入した。別に用意したシリコン基板24の表面にドライ酸化により5nmのSiO2層を形成した。酸化条件は次の通りである。
酸化温度:800℃
酸素ガス:O2、20SLM
保持時間:10分
これら2枚のウェーハを重ね合わせ、接触させた後、500℃でアニールしたところ、イオン注入の投影飛程付近で2枚に分離され、第2の基板上24には、15nmのSiO2膜、その上に表面の荒れた約550nmの単結晶膜を有したSOI基板が得られた。この基板の結合強度を向上させると共に、分離したSOI層を任意の膜厚にするために、1100℃、4時間の熱処理を行い、単結晶シリコン層に200nm酸化層を形成した。その後、200nmの酸化膜をBHF(バッファードフッ化水素)により除去することによって、シリコン基板上に15nmの厚みを持った酸化膜、更にその上に350nmの厚さを有した単結晶シリコン層が形成できた。
また、レーザーによる光の散乱を利用した異物測定器における測定の結果、BOX層の形成で膜中水分量の少ないドライ酸化を用いることにより、BOX膜厚を15nmと薄くした際にボイド不良は見られなった。
上記基板を、HF溶液に15分浸けた後に、光学顕微鏡で基板全面を確認したところHFにより埋め込み酸化膜(BOX層)に穴が空いている個所は見られなかった。
Claims (5)
- 第1の基板に多孔質半導体層を形成する工程と、
前記多孔質半導体層上に非多孔質半導体層を形成する工程と、
前記非多孔質半導体層表面及び第2の基板表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成する工程と、
前記第1の基板と前記第2の基板とを結合して結合基板を作製する工程と、
前記結合基板を前記多孔質半導体層の部分で分離する工程と、
を含むことを特徴とする半導体基板の製造方法。 - 第1の基板表面及び第2の基板表面の少なくとも一方にOH基密度が1.0×1014atom/cm2未満である絶縁層を形成する工程と、
前記第1の基板中にイオンを注入してイオン注入層を形成する工程と、
前記第1の基板と前記第2の基板とを結合して結合基板を作製する工程と、
前記結合基板を前記イオン注入層の部分で分離する工程と、
を含むことを特徴とする半導体基板の製造方法。 - 前記絶縁層のOH基密度は、9.0×1013atom/cm2未満であることを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。
- 前記絶縁層は、ドライ酸化によって形成されることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体基板の製造方法。
- 前記第1の基板に形成される絶縁層の膜厚、前記第2の基板に形成される絶縁層の膜厚、又は前記第1の基板及び前記第2の基板の両方に形成される絶縁層の膜厚の合計は、50nm未満であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005538A JP2006196614A (ja) | 2005-01-12 | 2005-01-12 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005538A JP2006196614A (ja) | 2005-01-12 | 2005-01-12 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196614A true JP2006196614A (ja) | 2006-07-27 |
Family
ID=36802459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005538A Withdrawn JP2006196614A (ja) | 2005-01-12 | 2005-01-12 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196614A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076771A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体ウェーハの作製方法 |
-
2005
- 2005-01-12 JP JP2005005538A patent/JP2006196614A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076771A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体ウェーハの作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3352340B2 (ja) | 半導体基体とその製造方法 | |
JP3697106B2 (ja) | 半導体基板の作製方法及び半導体薄膜の作製方法 | |
US6143628A (en) | Semiconductor substrate and method of manufacturing the same | |
US6569748B1 (en) | Substrate and production method thereof | |
US6426270B1 (en) | Substrate processing method and method of manufacturing semiconductor substrate | |
US6653209B1 (en) | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device | |
US6806171B1 (en) | Method of producing a thin layer of crystalline material | |
JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
TW200816398A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
US20050266653A1 (en) | Substrate manufacturing method | |
KR20060007428A (ko) | 기판, 그 제조방법, 및 반도체 디바이스 | |
JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
TWI242796B (en) | Substrate and manufacturing method therefor | |
JP2000349267A (ja) | 半導体部材の作製方法 | |
JP2001168308A (ja) | シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置 | |
JP2004103946A (ja) | 基板及びその製造方法 | |
JP2005311199A (ja) | 基板の製造方法 | |
JP2006237235A (ja) | 半導体ウェーハの製造方法 | |
TW201301371A (zh) | 半導體底材及其製造方法 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP6111678B2 (ja) | GeOIウェーハの製造方法 | |
JP2006196614A (ja) | 半導体基板の製造方法 | |
JP2003078117A (ja) | 半導体部材及び半導体装置並びにそれらの製造方法 | |
JP3754818B2 (ja) | 半導体基板の作製方法 | |
JP4613656B2 (ja) | 半導体ウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |