TW201301371A - 半導體底材及其製造方法 - Google Patents

半導體底材及其製造方法 Download PDF

Info

Publication number
TW201301371A
TW201301371A TW101115830A TW101115830A TW201301371A TW 201301371 A TW201301371 A TW 201301371A TW 101115830 A TW101115830 A TW 101115830A TW 101115830 A TW101115830 A TW 101115830A TW 201301371 A TW201301371 A TW 201301371A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
donor substrate
semiconductor
useful
Prior art date
Application number
TW101115830A
Other languages
English (en)
Inventor
Oleg Kononchuk
Christophe Figuet
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201301371A publication Critical patent/TW201301371A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明與一種製造半導體裝置之方法有關，其特徵在於包含：-一第一步驟(E1)，該步驟在於形成一半導體支撐底材(1)，該支撐底材包含：○由半導體材料組成之一第一多孔層(2)，及○由半導體材料組成之一第二多孔層(9)，其孔隙率低於該第一多孔層(2)之孔隙率，-一第二步驟(E2)，該步驟在於提供一半導體施體底材(4)，該施體底材包含由半導體材料構成之一有用層(6)，以及-一第三步驟(E3)，其組成為：○鍵結該支撐底材(1)及該施體底材(4)，○將該有用層(6)之至少一部分從該施體底材(4)移轉至該支撐底材(1)，以形成一半導體裝置(15)。-一第四步驟(E4)，其組成為對該半導體裝置(15)施以處理，以藉由膨脹或收縮使該支撐底材(1)之至少第一多孔層形變，該形變會在該有用層(6)中引起應變，而使其成為應變有用層(6’)。

Description

半導體底材及其製造方法
本發明與一種製造半導體底材之方法及半導體底材有關。
絕緣體上矽(SOI)底材在微電子產業中的使用十分廣泛。
具體而言，絕緣體上應變矽(sSOI)底材為電子元件製造業最感興趣者，主要原因在於sSOI底材提供了改進之電子及電洞遷移率，因此效能更佳。
一種材料之應變層為，與該材料之自然晶體結構相較，其晶體結構在張力或壓縮力下產生應變之一層材料。
目前廣泛尋求者為具有最低可能之缺陷密度之應變矽。
本發明所屬技術領域已知之一種製造應變矽之方法為，將一層應變矽以磊晶方式沉積在一第一層上，該第一層之晶格參數不同於鬆弛矽之晶格參數。該第一層可為一緩衝層，其組成可隨其厚度而改變。
已知之另一種製造應變矽之方法為，使用包含一層多孔矽之一底材，其中該層多孔矽與非多孔矽之一表面層接觸，及膨脹該層多孔矽，以在非多孔矽之該表面層中引起應變。
「一種半導體材料之多孔層」，例如一層多孔矽，係指一種含有孔隙之微構造材料之一層。
已知之sSOI製造方法及，更廣泛而言，應變有用層，有一共通缺點，就是昂貴且需要長時間來實施。
本發明之目的為針對此項缺點提出至少部分之改進。
此外，習知技術中之已知製程並無法獲得與多孔層接觸之應變半導體材料薄層。但該些薄層，譬如厚度約50 nm之應變矽層，卻是製造各種電子裝置所必需。
因此，本發明亦針對這些缺點提出至少部分之改進。
本發明提出一種製造半導體裝置之方法，其特徵在於其包含一第一步驟，該步驟在於形成一半導體支撐底材，該支撐底材包含由一種半導體材料構成之一第一多孔層，以及由一種半導體材料構成之一第二多孔層，該第二多孔層之孔隙率低於該第一多孔層之孔隙率；一第二步驟，該步驟在於提供一半導體施體底材，該施體底材包含由一種半導體材料構成之一有用層；以及一第三步驟，該步驟在於將該支撐底材及該施體底材鍵結在一起，並將該有用層之至少一部分從該施體底材移轉至該支撐底材，以形成一半導體裝置。
本發明有利者為，可以單獨或經由技術上可能之任何組合而由下列特徵補充之：-該方法包含一第四步驟，該步驟之組成為，對該半導體裝置施以處理，以藉由膨脹或收縮使該支撐底材之至少第一多孔層形變，該形變會在該有用層中引起應變，從而使其成為應變有用層；-從該施體底材移轉至該支撐底材之該有用層具有介於10 nm及1 μm間之厚度；-將該有用層從該施體底材移轉至該支撐底材之第三步驟包含以 下步驟：在鍵結該支撐底材與該施體底材前，以離子植入方式在該施體底材中產生一脆化區，以及在該脆化區產生一斷裂，以將該支撐底材從該施體底材分離；-將該有用層從該施體底材移轉至該支撐底材包含使用可卸除之一施體底材；-該第二步驟包含供應一施體底材，該施體底材更包含一半導體侷限層，該侷限層之化學組成不同於該有用層之化學組成，且將該有用層從該施體底材移轉至該支撐底材之第三步驟包含該些步驟，其組成為：將離子引入該施體底材；鍵結該支撐底材及該施體底材；對該支撐底材及該施體底材施以包含溫度升高之熱處理，在此期間，該侷限層會吸引離子並將其聚集在該侷限層內；以及斷裂該侷限層，使該支撐底材從該施體底材分離；-該方法包含一第五步驟，其組成為將該應變有用層之至少一部分從該半導體裝置移轉至一受體底材，及一第六步驟，該步驟為在該製造方法之至少第二及第三步驟中再利用該支撐底材，以製造新穎之一半導體裝置，或在該製造方法之至少第二、第三及第四步驟中再利用該支撐底材，以製造新穎之一半導體裝置，或在該製造方法之至少第二、第三、第四及第五步驟中再利用該支撐底材，以製造新穎之一受體底材。
本發明亦與一種方法有關，該方法包含一第一步驟，該步驟在於形成一半導體支撐底材，該支撐底材包含由一種半導體材料構成之一多孔層；一第二步驟，該步驟在於提供一半導體施體底材，該施體底材包含由一種半導體材料構成之一有用層；一第三步驟，該步驟在於形成與該 多孔層及/或該有用層接觸之一氧化物層；一第四步驟，該步驟在於使該支撐底材及該施體底材在該氧化物層鍵結，並將該有用層之至少一部分從該施體底材移轉至該支撐底材，以形成一半導體裝置；一第五步驟，該步驟之組成為對該半導體裝置施以處理，以藉由膨脹或收縮使該多孔層形變，該形變會在該有用層中引起應變而使其形成一應變有用層；以及一第六步驟，該步驟之組成為將該應變有用層之至少一部分從該半導體裝置移轉至一受體底材，該移轉被組構為使該支撐底材之多孔層之部分或全部得以保存。
本發明有利者為，可以單獨或經由技術上可能之任何組合以下列特徵補充之：-該第六步驟之組成為在該半導體裝置中產生一脆化區；鍵結該半導體裝置及該受體底材；以及在該脆化區產生一斷裂，以將該半導體裝置從該受體底材分離；-從該施體底材移轉至該支撐底材之該有用層具有介於10 nm及1 μm間之厚度；-將該有用層從該施體底材移轉至該支撐底材之第四步驟包含以下該些步驟：在鍵結該支撐底材與該受體底材前，以離子植入方式在該施體底材中產生一脆化區，以及在該脆化區產生一斷裂，以將該支撐底材從該受體底材分離；-將該應變有用層從該施體底材移轉至該支撐底材包含使用可卸除之一施體底材；-該第二步驟包含供應一施體底材，該施體底材更包含一半導體 侷限層，該侷限層之化學組成不同於該有用層之化學組成，而且將該有用層從該施體底材移轉至該支撐底材之第四步驟包含該些步驟，其組成為：將離子引入該施體底材；鍵結該支撐底材及該施體底材；對該支撐底材及該施體底材施以包含溫度升高之熱處理，在此期間，該侷限層會吸引離子並將其聚集在該侷限層內；以及斷裂該侷限層，使該支撐底材從該施體底材分離；-該方法包含一第七步驟，該步驟為在該製造方法之至少第二及第四步驟中再利用含有該多孔層之該支撐底材，以製造新穎之一半導體裝置，或在該製造方法之至少第二、第四及第五步驟中再利用該支撐底材，以製造新穎之一半導體裝置，或在該製造方法之至少第二、第四、第五及第六步驟中再利用該支撐底材，以製造新穎之一受體底材。
本發明亦與一半導體裝置有關，該半導體裝置依次包含由一半導體材料構成之一第一多孔層、由一半導體材料構成之一第二多孔層，其孔隙率低於該第一多孔層之孔隙率，以及由一半導體材料構成之一有用層，其厚度介於10 nm及1 μm之間。
本發明亦與一半導體裝置有關，該半導體裝置依次包含由一半導體材料構成之一第一多孔層、與該第一多孔層接觸之一氧化物層，以及由一半導體材料構成之一有用層，其厚度介於10 nm及1 μm之間。
在這些裝置中，有利的是該有用層係受到應變。
本發明使得在一多孔半導體層上獲得半導體材料之薄層成為可能，從而使得製造半導體材料之薄應變層成為可能。
本發明更使得結晶品質良好之應變層之製造前置時間及相關製造成 本能夠減少。
圖1呈現了本發明中一種製造半導體裝置之方法之第一實施例之步驟。
在本說明書中，「半導體底材或裝置」係指包含至少一層之一種或更多種半導體材料之一構造。
「應變層」係指相較於其自然晶體結構，該材料之晶體結構因張力或壓縮力而產生應變之任何半導體材料層。舉例而言，應變層有可能在晶體生長期間獲得，譬如磊晶，磊晶會改變晶格，尤其是晶格生長之方向。
反之，「鬆弛層」係指沒有任何外部應力施加於其晶體結構之任何半導體材料層，亦即其晶格參數與該材料層在塊狀單晶狀態下之晶格參數完全相同。
本發明之方法包含一第一步驟E1，該步驟在於形成一半導體支撐底材1，其包含由一種半導體材料構成之一第一多孔層2以及由一種半導體材料構成之一第二多孔層9，該第二多孔層9具有之孔隙率低於該第一多孔層2之孔隙率。
該第一層及該第二層由一種半導體材料所組成，每層可包含單一種材料或數種材料。
舉例而言，該第一層及該第二層可以由矽、鍺或一種三五族合金(元素週期表中一種三族元素與一種五族元素之合金)組成。
在一實施例中，該第一層及該第二層係由相同之半導體材料構成。
一種半導體材料之多孔層係指一種包含孔隙之微構造材料之一層。該些孔隙構成該材料之微晶間之空隙。
該材料之孔隙率被定義為該材料內未被佔滿之體積(孔隙)之分數。其他參數亦可用於描述該多孔層之特性(孔隙大小、形態、厚度、孔隙直徑、微晶大小、比表面積等等)。
舉例而言，若該材料為矽，則多孔矽通常會被熟悉本發明所屬技術領域者分為以下三類：-巨多孔矽，通常來自於淡摻雜之n型矽；-大多孔矽，通常來自於濃摻雜之p+型矽，及-奈米多孔矽，通常來自於淡摻雜之p型矽。
一半導體多孔層之孔隙率P被定義為該多孔層內未被佔滿之體積之分數。其表示法為，其中ρ為該非多孔材料之密度，ρ Po 為該多孔材料之密度。孔隙率通常介於10%至90%之間。
其他參數亦可用於描述該多孔層之特性(孔隙大小、形態、厚度、孔隙直徑、晶粒大小、比表面積等等)。
作為一範例，若該第一層及該第二層為矽製，該第一層2將被製作為具有介於30%及70%間之孔隙率，而該第二層9則將具有介於5%及30%間之孔隙率。
該支撐底材1可以經由各種不同方式而獲得。
有利的是，其涉及該支撐底材1之電化學陽極化步驟。
圖2呈現此種電化學陽極化之一實施例。
該支撐底材1被置於一封閉體10內，該封閉體包含一電解液11。
舉例而言，該電解液11為包含氟酸(HF)之一溶液。
浸入該電解液11內之一陽極12及一陰極13，以一電力來源14供電。
一電流藉由該電力來源14被施加於該陽極12及該陰極13之間。
要獲得一第一多孔層2及孔隙率較低之一第二多孔層9，一解決方案為使用對該第一層2及該第二層9為不同之摻雜。具體而言，有利做法為對該第一層2及該第二層9進行p型摻雜，並使該第一層之摻雜濃度高於該第二層。
作為輔助或替代方案，另一解決方案為調整該電力來源14所施加之電流之密度。
圖3呈現電化學陽極化之另一實施例，稱為「雙槽」單元。
該封閉體10包含兩個半貯器，每個半貯器包含一電解液11，像是HF/乙醇之一混合物。
該支撐底材1之作用，係作為未互相連接之兩個半貯器間之阻隔。
該封閉體10通常為一Teflon®槽，且包含複數個O型環16排列在該支撐底材1及該電解液11之間。
就前述實施例而言，兩個電極12及13，舉例而言為鉑，構成了陽極和陰極，並由一電力來源14供電。
調整電流密度及/或為該支撐底材1之該些層選擇適當之摻雜濃度，將得以在該第一層2及該第二層9間獲得差異化之孔隙率。
不論在何種情況下，使該第一層及該第二層成為多孔之處理結果取 決於各種不同之參數，像是摻雜之類型及等級、該層材料之結晶方向、電流密度、電解液之組成及濃度、溫度及陽極化時間。
其他解決方案亦可採用。
陽極化結束時，該支撐底材1已經過清洗。
在該第一步驟E1之另一實施例中，該支撐底材1在步驟E1前已經為多孔，且該第一層及該第二層係經由一選擇性「多孔化(porosification)」操作而形成，以獲得一第一多孔層2及孔隙率低於該第一層之一第二多孔層9。
在該第一步驟之另一實施例中，該第二多孔層係經由鍵結或熟悉本發明所屬技術領域者所知之任何其他方法加以移轉而與該第一多孔層接觸。
該方法包含一第二步驟E2，該步驟在於提供一半導體施體底材4，該施體底材包含由半導體材料構成之一有用層6。該有用層6之半導體材料最好為矽，但亦可為諸如鍺之其他元素，或為一種三五族合金，或為一給定應用所需之任何半導體材料。
該方法更包含一第三步驟E3，該步驟在於將該支撐底材1及該施體底材4鍵結(步驟E31)於該支撐底材1之第二多孔層9及該受體底材4之有用層6，並將該有用層6之至少一部分從該施體底材4移轉(步驟E32)至該支撐底材1，以形成一半導體裝置15。
該鍵結可以為使該第二多孔層9及該有用層6之表面彼此接觸之直接鍵結，或另有中介之一氧化物層。
有利的是，將該施體底材4之有用層6移轉至該支撐底材1之第三步驟 E3包含以下步驟：-鍵結該支撐底材1與該受體底材4前，以離子植入方式在該施體底材4中產生一脆化區25，以及-在該脆化區25產生一斷裂，以將該支撐底材1從該受體底材4分離。
該脆化區25係以植入離子，像是氫或氦離子，或是氫/氦、氦/硼、氫/氦/硼之組合，之方式而產生。
該移轉步驟一般而言係依照Smart CutTM技術進行。
另一種方式為，將該施體底材4之有用層6之至少一部分移轉至該支撐底材1包含使用可卸除之一施體底材4。
有利的是，其為可卸除之絕緣體上矽(SOI)施體底材4。
該第三步驟結束時，可將存在於該有用層6上方之底材4之餘留部分，以諸如選擇性蝕刻之方式加以移除。
有利的是，由該施體底材4移轉至該支撐底材1之半導體材料所構成之該層6具有介於10 nm及1 μm間之厚度。
該第三步驟結束時，可獲得一半導體裝置15，其依次包含以下各層：-由半導體材料構成之一第一多孔層2，-由半導體材料構成之一第二多孔層9，其孔隙率低於該第一多孔層2之孔隙率，及-由半導體材料構成之一有用層6，其厚度介於10 nm及1 μm之間。
憑藉本發明，一薄層之半導體材料被移轉至一多孔底材因此而成為 可能，對於在一多孔底材上獲得半導體材料薄層之困難而言，尤其是在多孔底材上黏合多層所造成之問題，本發明之方法是極為有利的。
有利的是，該第一多孔層2及該第二多孔層9為矽製，亦即，該支撐底材1為一矽底材。有利的是，該有用層6亦為矽製。該些層之其他材料包括，舉例而言，SiGe或Ge。
將該施體底材4之有用層6移轉至該支撐底材1可以經由在該施體底材4內形成一脆化區，並在該脆化區產生一斷裂而實施。
該脆化區可以藉由在該施體底材內進行植入而形成，如前文所述。
在此情況下，離子會朝該施體底材表面之方向加速。一般而言，該些原子之平均穿透深度介於100 Å及1 μm之間，該深度係依照植入之種源及植入能量而決定。在植入之情況下，摻雜濃度在該施體底材中會有一植入高峰。被植入之該些離子具有選定之能量，以使其能夠橫越該施體底材之材料。該植入高峰取決於離子能量。
該脆化區亦可以不同方式形成，例如下文所述者。
茲將該施體底材4之有用層6移轉至該支撐底材1之第三步驟E3之一實施例敘述如下。
該實施例呈現於圖4。
在該實施例中，該第二步驟E2包含供應一施體底材4，該施體底材4更包含一半導體侷限層30，該侷限層30具有不同於該有用層6之化學組成。該侷限層30可以整合至下述之一侷限結構中。
該侷限層30之作用為，在引入離子後於該施體底材上進行熱回火時，吸引被引入(例如藉由擴散)該施體底材之離子，在此期間，該些 離子將會優先朝該侷限層30遷移。
包含該侷限層30之該侷限結構通常以磊晶方式獲得，且係在形成該施體底材4之步驟E2期間形成。
磊晶方式使該侷限層30之厚度得以受到精確控制，並可獲得成多層薄層之侷限層。
不僅如此，磊晶方式亦使該施體底材4之結晶性得以保留。
該侷限層之材料最好從SiGe(不論摻雜與否)或摻雜矽中選定。其他值得注意之材料包括硼摻雜之鍺、硼摻雜之SiC或InGaN。
舉例而言，可以硼、砷或銻摻雜之。
其他材料及其他摻雜物亦可使用。不論在何種情況下，該侷限層係由化學組成與待移轉之有用層6不同之一材料所構成，其不同之處至少在於化學元素比例之不同(例如具有不同比例之鍺之SiGe)，或材料類型之不同(例如層30為SiGe，層6為Si)，或該侷限層具有之摻雜濃度高於待移轉之有用層6之摻雜濃度(例如層30為硼摻雜之SiGe，層6為無摻雜或較少摻雜之SiGe)，或該些不同處之一組合。為使該有用層6得以移轉，該第三步驟S6之移轉包含將該些離子24引入該施體底材4之一步驟E301。該些離子使一脆化區得以在該施體底材4中產生，而斷裂將可在該脆化區發生。該些離子最好為氫離子或氦離子，或氫離子與氦離子之組合。離子引入可以各種不同方式實施。
有利的是，將該些離子24引入該施體底材4係經由將該施體底材4浸入含有該些離子之電漿後，使該些離子24擴散至該施體底材4內而 實現。應指出的是，將該些離子24引入該施體底材4可以藉由擴散以外之技術(譬如植入)而實施。浸入電漿中之施體底材4會受到電脈衝。存在於電漿中之正離子便會受到加速，朝著該些離子被引入之底材之表面而去。由於該底材為電漿所環繞，因此整個底材表面會同時接受到離子。
此離子引入方式之另一優點為能夠在工業規模上加以應用與實施時間之減少。
此離子引入方式之另一優點為該施體底材內之離子擴散區係高度集中，其厚度沿著該底材之主要表面之法線方向大約為若干奈米(例如介於10 nm及200 nm之間)。
以電漿擴散方式引入離子得以在移轉步驟中獲得良好結果，因為此一技術明顯能夠以低能量(介於3 keV及25 keV之間)及高劑量(介於5.1016 cm-2及2.1017 cm-2之間)使該施體底材4在一淺層區域(如前述厚度為數十奈米至大約200奈米之區域)飽含離子，而這點並非總是能藉由植入技術達成。這點對於後續移轉該有用層6之薄層是有利的。如下文所說明，這點有利於降低存在於被移轉層中之缺陷及粗度。
即使該區域可以藉由植入而達成，在植入方法中該些離子所攜帶之高能量也會在待移轉之有用層6導致晶體缺陷，使得該層之後續使用更為困難。
圖5呈現在擴散(線條26)及離子植入(線條27)之情況下，該些離子24在該施體底材1中之濃度剖面，該些離子之濃度係其在該施體底材4中之深度之函數。 該第三步驟之移轉更包含鍵結該施體底材4及該支撐底材1之一步驟E302。
該鍵結係經由使該施體底材及該受體底材之自由表面互相接觸而實施。一般而言，該些表面已事先清潔過，以確保該些表面之分子吸附力。
該第三步驟之移轉接著包含對該施體底材4及該支撐底材1進行熱處理之一步驟E303，其組成為使該些底材受到增溫。
若一侷限層已形成，該侷限層係以適於在此升溫熱處理期間，將引入底材之該些離子朝該侷限層吸引過去之一種或多種材料製成。熱處理之溫度通常介於200℃及700℃之間。
舉例而言，若該侷限層之材料為硼摻雜之矽，且被引入該施體底材之該些離子為氫離子，則硼與氫之間的化學交互作用將使吸引該侷限層內之氫離子成為可能。影響離子吸引的另一因素為所受應力之不同(張力或壓縮力)。
因此，在該施體底材及該受體底材之熱處理期間，該侷限層會吸引離子並將其聚集在該侷限層內。
該熱處理之另一功能為強化該施體底材及該受體底材間之鍵結能量。
進行回火之方式將以產生下列各種效果為目的：-該施體底材及該受體底材間之鍵結能量增加，-該些離子聚集在該侷限層內直至達到一臨界濃度，-該些離子造成孔穴，該些孔穴會聚結， -該些孔穴中之壓力會增加，直至其在該侷限層內造成一斷裂，該斷裂使該施體底材得以自該受體底材分離。
這四個效果可以在單一熱回火期間或在分開之個別熱回火期間獲致。
因此，接續在熱處理後之步驟為E304，其組成為斷裂該侷限層30，使該施體底材4自該支撐底材1分離。
該有用層6之全部或部分便以此方式而被移轉。
接著經由清潔及研磨(CMP或其他研磨方式)處理該支撐底材1，以移除不需要之層之剩餘材料。具體而言，殘餘之侷限層會隨著該半導體之應變層而移轉。
採用此種形成侷限層之移轉方法之一優點為，該斷裂是高度局部性的，而且只會，或幾乎只會，發生於該侷限層。
一般而言，在無侷限層之情況下以AFM測量所得之斷裂後粗度大約為3 nm至6 nm，但侷限層讓此一粗度得以降低至大約為0.5 nm至1 nm。這樣就避免了缺陷朝待移轉之有用層傳遞。在不使用侷限層，而以離子植入及脆化區斷裂方式所進行之傳統移轉之情況下，常會有缺陷在斷裂後出現於底材中。這顯然是因為底材內各處皆有離子存在，造成斷裂難以局限於一處，從而導致較高之粗度。
因此，依照本發明之方法所移轉之有用層6粗度較低。舉例而言，在一施體底材4包含待移轉之一矽層6，以及由硼摻雜之矽所製之一侷限層30時，可獲得粗度為5 Å(RMS)之移轉矽層。
此外，該有用層6經常需要以薄層(例如介於20 nm及500 nm厚) 之形態移轉。目前已知，可就存在於該層中之應力及該層厚度兩者間取得一折衷。就一給定應力而言，當超過一特定厚度時，該應力便會藉由缺陷之出現而被釋放。
因此，第三步驟的這個實施例明顯使該有用層6得以在厚度介於10 nm及200 nm間之情況下被移轉。
有利者為使用厚度介於2 nm及20 nm間之侷限層。侷限層越薄，斷裂越局部化。舉例而言，厚度大約為4 nm之侷限層將使斷裂得以侷限在該區域內。
該侷限層之厚度完全不會或幾乎不會擾亂該施體底材之晶格參數。
一般而言，可以使用一侷限結構，其包含如上所述之一侷限層30及兩層保護層，該兩層保護層分別配置在該侷限層之兩側並與該侷限層接觸，每一保護層均為一種半導體材料所製，且該些保護層材料之化學組成不同於該侷限層材料之化學組成。應了解的是，「不同化學組成」係指該些材料是不相同的，或該些材料有不同比例之化學元素，及/或該些材料已經摻有不同之摻雜物。
在該侷限結構存在之情況下進行移轉之方式，與上文所述使用侷限層所進行者類似。
有利的是，該些保護層得以使斷裂造成之缺陷傳遞進一步受到限制。該些保護層明顯發揮了待移轉之該有用層6之防護罩之作用，並限制該些缺陷無法在侷限層斷裂後朝該有用層6傳遞。
保護層之範例包含但不限於以下所列者：-保護層材料：Si(1-x)Gex；侷限層材料：Si(1-y)Gey(有利者為x與y 的差別至少為3%，最好大於5%，甚至10%)、硼摻雜之SiGe或硼摻雜之矽。除了像是該些保護層材料為SiGe且該侷限層材料為硼摻雜之鍺之情況外，值得一提者還有該些保護層材料為SiGe且該侷限層材料為硼摻雜之矽之情況；-保護層材料：矽；侷限層材料：Si(1-y)Gey、硼摻雜之SiGe或硼摻雜之矽；-保護層材料：鍺；侷限層材料：硼摻雜之SiGe、硼摻雜之矽、硼摻雜之鍺或SiGe；-保護層材料：SiGe；侷限層材料：硼摻雜之SiC；-保護層材料：AlGaN；侷限層材料：InGaN，不論摻雜(Si、Mg)與否；-保護層材料：AlGaAs；侷限層材料：InGaAs，不論摻雜(Si、Zn、S、Sn)與否。
有利的是，該些保護層之材料亦適於在該施體底材之溫度增加之熱處理期間，將被引入該施體底材內之離子朝該侷限層(舉例而言，其材料為有摻雜或無摻雜之SiGe)之方向吸引過去，使其得以吸引氫離子。
此外，或作為一種選擇，另一種有利之情況為，該些保護層至少其中之一為蝕刻阻擋層，相對於該有用層6而言，該保護層係由可被選擇性化學蝕刻之一種材料所構成。一般而言，保護層與該有用層6是互相接觸的。
這使得該施體底材4分離後，得以對存在於該支撐底材1上之保護層進行選擇性蝕刻之一步驟。
此外，或作為一種選擇，該些保護層其中之一可以為化學蝕刻阻擋層，相對於該施體底材4之該些下層而言，該保護層係由可被選擇性化學蝕刻之一種材料所組成。
本發明之方法可以包含一步驟，該步驟為在斷裂後對存在於該施體底材上之保護層進行選擇性蝕刻，以使該施體底材得以被再利用。
該第三步驟E3之一實施例包含一預備步驟，該預備步驟為形成與該支撐底材1之第二層9及/或該施體底材4之有用層6接觸之一層氧化物(例如SiO2)。
該氧化物層可進一步促進該支撐底材1與該施體底材4之鍵結，以利該有用層6之至少一部分之移轉。
在此情況下，該第三步驟結束時可獲得一半導體裝置15，其更包含介於該第二多孔層9及該有用層6間之一氧化物層。
該方法可以更包含一第四步驟E4，該步驟為對該半導體裝置15施以處理，以藉由膨脹或收縮使該支撐底材1之至少第一多孔層2形變，該形變會在該有用層6中引起應變，而使其成為應變有用層6’。
該第一多孔層2之形變可以為膨脹形變或收縮形變。膨脹形變對應於材料之擴張，亦即材料在受到張力下發生形變，收縮形變則對應於材料之縮回，亦即材料在受到壓縮力下發生形變。
該第四步驟E4可以包含，舉例而言，將該半導體裝置15熱氧化之一步驟。
在此情況下，該半導體裝置15會在一氧化環境(含有諸如O2或NO2等等之環境)下受到熱處理(例如介於200℃及800℃間之溫度)。
該熱處理會造成該第一多孔層2之形變，從而在該有用層6中引起應變，而使其成為應變有用層6’。
這樣便可在此階段獲得包含一應變有用層6’之一半導體裝置15。因為本發明之方法，而得以獲得配置在一多孔底材上，極薄之半導體材料應變層。
該方法可以包含一第五步驟E5，該步驟為將該應變有用層6’之至少一部分從該半導體裝置15移轉至一受體底材8。
有利的是，將該應變有用層6’之至少一部分從該半導體裝置15移轉至一受體底材8之第五步驟E5包含以下步驟：-以離子植入方式在該半導體裝置15內產生一脆化區40，-鍵結(步驟E51)該半導體裝置15及該受體底材8，以及-在該脆化區40內產生一斷裂(步驟E52)，以將該半導體裝置15自該受體底材8分離。
在鍵結前，待鍵結在一起之該些表面通常已經過清潔。
該脆化區40可以產生於該應變有用層6’、該第二多孔層9、該第一多孔層2，或其他層當中。在該第二多孔層中產生該脆化區是有利的，因該第二多孔層較不粗糙而且比該裝置15的其他部分硬。因此該第二多孔層的存在，有利於實施涉及脆化區產生之Smart CutTM移轉。
該脆化區40係以植入離子之方式產生，譬如氫、氦或硼離子，或氫離子與後兩者離子之組合。
一般而言，該移轉步驟係依照Smart CutTM技術進行。
不論所選之移轉方式為何，最好採用能夠保留整個第一多孔層2 之移轉方式。這一點可以藉由，舉例而言，在該第一多孔層2以外之處產生該脆化區而實施。此外，選擇得以藉由在該第二多孔層9以外之處產生脆化區而同時保留該層之部分或全部之移轉方式。
該受體底材8有利地包含了一氧化物層18，在該應變層6’為矽製之情況下，該氧化物層使得在第五步驟結束時得以獲得一絕緣體上應變矽(sSOI)受體底材8。
本發明方法之另一優點為能夠部分或完全保留含有該第一多孔層及該第二多孔層之支撐底材1。
將該應變有用層6’移轉至該受體底材8亦可以依照圖4所述之移轉方式來進行，該移轉方式仰賴於利用該裝置15中之一侷限結構或侷限層及離子引入(有利者為以電漿擴散方式引入)，該侷限結構或侷限層能夠在溫度增加期間吸引並聚集離子以產生一斷裂，該斷裂在待移轉之該有用層6’中引起之缺陷較少。該移轉方式之細節不再於此贅述。
本發明之方法包含一第六步驟E6，有利的是該步驟為在該製造方法之至少第二E2及第三E3步驟中再利用該支撐底材1，以製造新穎之一半導體裝置15。該新穎半導體裝置15包含由一種半導體材料構成之第一多孔層、由一種半導體材料構成且孔隙率低於該第一多孔層之第二多孔層，以及由一種半導體材料構成之一新穎有用層6。
有利的是，該第六步驟E6為在該製造方法之至少第二、第三及第四步驟中再利用該支撐底材1，以製造新穎之一半導體裝置15。在此情況下，該新穎半導體裝置15包含一種半導體材料之應變有用層6’。
有利的是，該第六步驟E6為在該製造方法之至少第二、第三、第 四及第五步驟中再利用該支撐底材1，以製造新穎之一受體底材8。
一般而言，該第六步驟E6包含一預備步驟，該預備步驟為以一化學溶液處理該支撐底材1，以減少或去除該第一多孔層2及(如有必要的話)該第二多孔層9之形變。
有利的是，該酸性溶液為氟酸或含氟酸之一緩衝液。
使用化學溶液將該第一多孔層及(可能的話)該第二多孔層中所含之氧得以脫附。該些層中會有氧存在係因該第四步驟E4期間所進行之熱氧化步驟之故。
使用化學溶液使產生於該些第一及第二多孔層中之表面層得以脫附。在一示範性實施例中，若一熱氧化步驟在該第四步驟E4期間進行，則該第一多孔層2及該第二多孔層9便可能會含有氧。
在另一示範性實施例中，該第一多孔層2及該第二多孔層9可能含有氮化矽，因為該半導體裝置15之氮化會在該第四步驟E4期間進行。
本發明之方法有利的是其以循環方式實施，亦即循環實施該第一、第二、第三、第四、第五及第六步驟以製造若干個受體底材8，每個受體底材皆包含一種半導體材料之應變有用層6’。
應注意的是，在該第六步驟之所有實施例中，於該第六步驟E6之一給定疊代期間製造之該新穎層6所具有之一種半導體材料，可以與在本發明製造方法之一先前疊代期間所製造之該層6之半導體材料不同或完全相同。
本發明之半導體受體底材製造方法之一第二實施例茲參考圖6敘述如下。
該方法包含一第一步驟S1，該步驟在於形成包含一半導體材料多孔層2之一支撐底材1。該多孔層2由一半導體材料構成，該材料已被製成多孔。該材料之範例已在第一實施例中述及。有利的是，整個支撐底材1已被製成多孔，如圖6所示。
有利的是，該層2為矽製。有利的是，整個支撐底材1為矽製。
一般而言，該第一步驟S1之進行係將該支撐底材1以電化學陽極方法處理，該方法之原則在上文有關步驟S1之部分中已加以敘述。該陽極化方法之特點不再於此贅述。
該方法包含一第二步驟S2，該步驟在於提供一半導體施體底材4，其包含由半導體材料構成之一有用層6。
有利的是，該有用層6為矽製。
該方法包含一第三步驟S3，該步驟在於形成與該多孔層2及/或該有用層6接觸之一氧化物層7。
圖6呈現者為一氧化物層7與該多孔層2接觸。
舉例而言，該氧化層為SiO2但不限於SiO2。
該方法包含一第四步驟S4，其組成為：-於該氧化物層7鍵結(步驟S41)該支撐底材1及該施體底材4，以及-將該有用層6之至少一部分從該施體底材4移轉(步驟S42)至該支撐底材1，以形成一半導體裝置15。
在鍵結前，待鍵結在一起之該些表面通常已經過清潔。
有利的是，由該施體底材4移轉至該支撐底材1之半導體材料所構 成之該層6具有介於10 nm及1 μm間之厚度。
該移轉之進行，與上文本發明製造方法之第一實施例之步驟S3所述者完全相同。
該第三步驟S3之特點已轉置至該第四步驟S4，故不再於此贅述。
因此，將半導體材料組成之該層6從該施體底材4移轉至該支撐底材1可以包含使用可卸除之一施體底材4。
或者，將半導體材料組成之該層6從該施體底材4移轉至該支撐底材1之第四步驟S4可以包含以下步驟：-鍵結該支撐底材1與該施體底材4前，在該施體底材4中產生一脆化區25，-在該脆化區25產生一斷裂，以使該支撐底材1從該施體底材4分離。
或者，該移轉仰賴於使用一侷限層或一侷限結構，此種移轉已於上文述及。應注意的是，此處該氧化物層(例如氧化物層7)取代了第一實施例中的第二多孔層9。因此關於該移轉之特點可參考該第一實施例，不再於此贅述。
簡言之，該移轉係以下列方式進行(參考圖7)：-該第二步驟S2包含供應一施體底材4，該施體底材更包含一半導體侷限層30，該侷限層30之化學組成不同於該有用層之化學組成，且-將該有用層6從該施體底材4移轉至該支撐底材1之第四步驟S4包含以下步驟： ○將該些離子24引入(S401)該施體底材4，○鍵結(S402)該支撐底材1及該施體底材4，○對該支撐底材1及該施體底材4施以包含溫度升高之熱處理(S403)，在此期間，該侷限層30會吸引該些離子24並使其聚集在該侷限層30內，以及○斷裂該侷限層30使該支撐底材1從該施體底材4分離(S404)。
這樣在該第四步驟S4結束時，便可獲得一半導體裝置15，其依次包含一多孔層2、一氧化層7，及部分該有用層6。
憑藉本發明，一薄層之半導體材料被移轉至一多孔底材上因此而成為可能，對於在一多孔底材上獲得半導體材料薄層之困難而言，本發明之方法是極為有利的。
於斷裂後仍存在於該支撐底材1上之施體底材4之餘留部分，可以經由選擇性蝕刻或熟悉本發明所屬技術領域者所知之任何其他方法加以移除。
以此方式獲得之一半導體裝置依次包含：-由半導體材料構成之一第一多孔層2，及-與該第一多孔層2接觸之一氧化物層7，以及-由半導體材料構成之一有用層6，有利的是，其厚度介於10 nm及1 μm之間。
憑藉本發明，一薄層之半導體材料被移轉至一多孔底材上因此而成為可能，對於在一多孔底材上獲得半導體材料薄層之困難而言，尤其是在多孔底材上黏合多層所造成之問題，本發明之方法是極為有利的。
該方法包含一第五步驟S5，該步驟為對該半導體裝置15施以處理，以藉由膨脹或收縮使該支撐底材1之多孔層2形變，該形變會在該有用層6中引起應變，而使其成為應變有用層6’。
該第五步驟S5之進行與上文中本發明製造方法之第一實施例所述之步驟E4完全相同，故不再於此贅述。
該方法包含一第六步驟S6，該步驟為將該應變有用層6’之至少一部分從該半導體裝置15移轉至一受體底材8，該移轉被組構為使該支撐底材1之多孔層2之部分或全部得以保留。就全部保留該多孔層2可使該層得以完全再循環這一點而言，全部保留是較為有利的。
該第六步驟S6之組成為：-以離子植入方式在該半導體裝置15中產生一脆化區40，-鍵結(步驟S61)該半導體裝置15及該受體底材8，以及-在該脆化區40產生一斷裂(步驟S62)，以使該半導體裝置15從該受體底材8分離。
該移轉使該支撐底材1之多孔層2之至少一部分或全部得以被保留。
在鍵結前，待鍵結在一起之該些表面通常已經過清潔。
一般而言，該脆化區係以植入離子之方式產生，像是植入氫離子或氦離子。
若該脆化區係產生於該氧化物層7中，該多孔層2便可以完全被保留下來。若該脆化區係產生於該多孔層2中，則該多孔層2可以部分被保留下來。
因此，本發明使該支撐底材之多孔層得以被保留下來，這使得該支撐底材之再利用成為可能。
此亦使得再利用該支撐底材之第七步驟S7得以實施，該步驟可以涵蓋各種不同之實施例。
該第七步驟S7之再利用包含以一化學溶液處理該支撐底材1，以減少或去除該支撐底材1之多孔層2之形變之一步驟。若形變是由該多孔層2之氧化所造成，則該第七步驟之組成為去除存在於該多孔層2中之氧化物。該氧化物之去除通常是透過實施包含一化學溶液之處理，尤其是氟酸，如上文所述及。
或者，可以不進行此一減少或去除該支撐底材1之多孔層2之形變之步驟。該步驟並非絕對必要，在該方法之一個或多個步驟中，該支撐底材1可以直接再利用。
應注意的是，該步驟之實施讓再循環之次數得以增加。該多孔層2內之應變越大(例如因為該多孔層2之高度氧化)，為了使該有用層6應變而在步驟S5(該步驟於再循環期間重複)所實施的氧化就越慢。舉例而言，若該多孔層2之氧化程度高，便可以用氟酸溶液處理該支撐底材1以去除氧化物，從而增加於再循環期間重複之步驟S5之氧化速率。
該支撐底材1可以於該方法之一個或多個步驟中再利用。
重複產生與該多孔層2接觸之一氧化物層(第三步驟)並非絕對必要，因為在該第六步驟結束時，與該多孔層2接觸之一氧化物層可以保留下來。
因此，本發明之方法有利的是包含一第七步驟S7，該步驟為再利 用含有該多孔層之支撐底材1，至少在：-該第二步驟S2(提供一半導體施體底材4，其包含由半導體材料所構成之一有用層6)中，及-該第四步驟S4(移轉該有用層以製造新穎之一半導體裝置15)中。
在一實施例中，該第七步驟S7為再利用含有該多孔層之支撐底材1，至少在：-該第二步驟S2(提供一半導體施體底材4，其包含由半導體材料所構成之一有用層6)中，-該第三步驟S3(形成與該多孔層2及/或該有用層6接觸之一氧化物層)中，以及-該第四步驟S4(移轉該有用層以製造新穎之一半導體裝置15)中。
在另一實施例中，該第七步驟S7為再利用含有該多孔層2之支撐底材1，至少在：-該第二步驟S2及該第四步驟S4(可選擇性包含產生氧化層之第三步驟S3之重複)中，以及-該第五步驟S5(處理該半導體裝置施以藉由膨脹或收縮使該多孔層形變，該形變會在該有用層中引起應變而使其成為應變有用層)中，以製造新穎之一半導體裝置15。
在又一實施例中，該第七步驟S7為再利用含有該多孔層2之支撐底材1，至少在： -該些第二、第四及第五步驟(可選擇性包含產生氧化層之第三步驟之重複)中，以及-該製造方法之第六步驟S6(將該半導體裝置15移轉至一受體底材8之步驟)中，以製造新穎之一受體底材8。
此實施例使該支撐底材1之多孔層得以被保留，並可獲得一半導體裝置，其包含與該多孔層接觸之一薄層之半導體材料。
額外之一種製造及再循環使用半導體底材之方法茲參考圖8敘述如下。
該方法包含一第一步驟P1，該步驟在於提供一半導體施體底材39，該施體底材包含由一第一半導體材料所構成之至少一多孔層31，以及由一第二半導體材料所構成之一應變層32。
該第一及第二種材料可以為完全相同或不同。「不同」係指該些材料在鬆弛狀態下具有不同之晶格參數。
作為一範例，該第一及第二種材料為矽或鍺，或一種三五族合金。
該施體底材39可以依照諸如以下之步驟而提供。
對一底材施以選擇性化學陽極化，該底材包含由一第一半導體材料構成之一第一層，以及由一第二半導體材料構成之一第二層。
舉例而言，電流密度可加以改變，以便只讓該第一層成為多孔。作為另一種選擇，或作為輔助，該第一層係以p型摻雜物摻雜，但該第二層以n型摻雜物摻雜，如此便可使該底材成為選擇性多孔，亦即只有使該第一層成為多孔。
亦可以改變該陽極化過程之參數，以獲得所要之孔隙特性，像是孔 隙率、孔隙大小、孔隙形態、孔隙密度、晶粒大小，等等。
陽極化之參數包含底材摻雜之類型及等級、該層材料之結晶方向、電流密度、電解液之組成及濃度、溫度及陽極化時間。
層32之應變尤其可以依照上述該些實施例，藉由擴張或收縮(像是該施體底材39之熱氧化或氮化)使該多孔層31發生形變而獲得。該形變會在層32中引起應變。
該方法包含一第二步驟P2，該步驟之組成為，以離子植入34方式在該半導體施體底材39中產生一脆化區33。
離子植入可以在該多孔層31中實施，或在該應變層32中實施，或在其他中介層中實施，如果該半導體施體底材39含有額外之層的話。
該些離子係從，舉例而言，氫離子、氦離子、硼離子或氫離子與後兩者離子之組合中選定。
該方法包含一第三步驟P3，該步驟在於鍵結該半導體施體底材39及一受體底材36。該受體底材36，舉例而言，為包含一氧化物層之一半導體底材。
一般而言，要鍵結在一起之該些表面已事先清潔過，以利鍵結。
有利者為，在該受體底材36及/或該施體底材30之表面上形成一氧化物層，以促進鍵結。在圖5中，包含該氧化物層40者為該受體底材36，但該受體底材亦可以包含其他層，像是一半導體層35。
該方法包含一第四步驟P4，該步驟為在該脆化區33產生一斷裂。
該斷裂通常係藉由增加溫度而獲得。具體而言，溫度將增加至介於200℃及700℃之間。
這樣便可獲得含有該第二半導體材料應變層32之至少一部分之該受體底材36，以及含有該多孔層31之至少一部分之該施體底材30。
因此該多孔層31之部分或全部得以被保留，從而使該施體底材39得以再利用。
有利的是，選定該脆化區之方式係以完全保留該施體底材30之多孔層31為目的(實際上相當於在該多孔層31以外之一層中產生該脆化區及斷裂)。
若該第二半導體材料為矽，則在該第四步驟P4結束時所獲得之受體底材36便為一絕緣體上應變矽(sSOI)底材。
該受體底材36接著會進行一表面處理，通常包括研磨，以便在電子裝置中使用該受體底材。
該方法有利的是其包含再循環之一第五步驟P5，亦即再利用含有該多孔層31之至少一部分之該施體底材39，以製造新穎之一受體底材36，其包含由該第二半導體材料或另一種半導體材料構成之應變層32。
該再循環步驟P5一般而言包含處理該施體底材30，以減少在斷裂程序後出現於該施體底材30之缺陷並降低該施體底材之粗度。
這包含移除因斷裂程序所造成，存在於該施體底材30邊緣之冠狀物38。
該步驟可以經由，舉例而言，快速雙面研磨或選擇性化學或化學-機械蝕刻及/或邊緣修整而實施。
接著通常進行研磨，例如化學機械研磨(CMP)，以降低表面粗度，使表面平滑。
有利的是，該再循環步驟P5包含該些第一、第二、第三及第四步驟之重複，以製造新穎之一受體底材36，該受體底材包含由該第二半導體材料或另一種半導體材料構成之應變層32。
在該第一步驟之重複期間，有利之一實施例包含以下步驟：-形成由該第二半導體材料或另一種半導體材料構成之應變層32，使之與該施體底材39之多孔層31接觸，以及-接著藉由擴張或收縮使該多孔層31形變，以向該應變層32施加應力。
該形變可以經由，舉例而言，該施體底材30之熱氧化或氮化而實施，如上文及前述實施例所描述者。
有利的是，在該製造方法之第一次疊代中所提供之該多孔層31具有大於100 μm之厚度，以使連續之形變操作得以在該些再循環步驟(氧化、氮化，等等)期間進行。
在某些情況下，該再循環步驟P5包含該些第二、第三及第四步驟之重複，以製造含有該第二半導體材料應變層32之新穎受體底材36。在某些情況下，該應變層32將只有部分會被移轉至先前之疊代。因此，於再循環期間不需重複產生此種應變層32，而且藉由從該第二步驟重新開始之方式，可將該應變層32之部分或全部加以移轉。
該再循環步驟P5可以包含一預備步驟，該步驟為以一化學溶液處理該施體底材30以減少或去除該多孔層31之形變。如上文所說明，使用化學溶液使產生於該多孔層31中之表面層得以脫附。在一示範性實施例中，若已在該施體底材39上施行一熱氧化步驟，則該多孔層31可能 明顯含有氧，若施行的是氮化步驟，則該多孔層31可能含有氮化矽。
該方法可以循環實施，亦即以循環方式重複進行所需之步驟。
本發明在降低成本、減少製造前置時間及獲得品質良好之應變有用層方面具有許多優勢。
1‧‧‧半導體支撐底材
2‧‧‧第一多孔層
4‧‧‧半導體施體底材
6‧‧‧有用層
6’‧‧‧應變有用層
7、18‧‧‧氧化物層
8‧‧‧受體底材
9‧‧‧第二多孔層
10‧‧‧封閉體
11‧‧‧電解液
12‧‧‧陽極
13‧‧‧陰極
14‧‧‧電力來源
15‧‧‧半導體裝置
16‧‧‧O型環
24‧‧‧離子
25、40‧‧‧脆化區
26‧‧‧擴散線條
27‧‧‧離子植入線條
30‧‧‧半導體侷限層
本發明之其他特徵、目標及優點將在以下敘述中彰顯，下文敘述僅為說明性及非限制性且須參考所附圖式，其中：-圖1為依照本發明之方法之第一實施例之示意圖；-圖2為一種電化學陽極化方法之示意圖；-圖3為另一種電化學陽極化方法之示意圖；-圖4為有用層移轉之一實施例之示意圖；-圖5為在擴散及植入情形下，底材中離子濃度之示意圖；-圖6為依照本發明之方法之第二實施例之示意圖；-圖7為有用層移轉之一實施例之示意圖，該移轉與圖4之移轉相同；-圖8為本發明之另一製造方法之示意圖。
1‧‧‧半導體支撐底材
2‧‧‧第一多孔層
4‧‧‧半導體施體底材
6‧‧‧有用層
6’‧‧‧應變有用層
8‧‧‧受體底材
9‧‧‧第二多孔層
15‧‧‧半導體裝置
18‧‧‧氧化物層
40‧‧‧脆化區

Claims (15)

  1. 一種製造一半導體裝置之方法，其特徵為包含：-一第一步驟(E1)，該步驟在於形成一半導體支撐底材(1)，該支撐底材包含：○由半導體材料組成之一第一多孔層(2)，及○由半導體材料組成之一第二多孔層(9)，其孔隙率低於該第一多孔層(2)之孔隙率，-一第二步驟(E2)，該步驟在於提供一半導體施體底材(4)，該施體底材包含由半導體材料構成之一有用層(6)，-一第三步驟(E3)，其組成為：○鍵結該支撐底材(1)及該施體底材(4)，○將該有用層(6)之至少一部分從該施體底材(4)移轉至該支撐底材(1)，以形成一半導體裝置(15)，以及-一第四步驟(E4)，其組成為對該半導體裝置(15)施以處理，以藉由膨脹或收縮使該支撐底材(1)之至少第一多孔層形變，該形變會在該有用層(6)中引起應變，而使其成為應變有用層(6’)。
  2. 如申請專利範圍第1項所述之方法，其中從該施體底材(4)被移轉至該支撐底材(1)之該有用層(6)具有介於10 nm及1 μm間之厚度。
  3. 如申請專利範圍第1或2項所述之方法，其中將該有用層(6)從該施體底材(4)移轉至該支撐底材(1)之第三步驟(E3)包含以下步驟：-在鍵結該支撐底材(1)與該施體底材(4)前，以離子植入方式在該施體底材(4)中產生一脆化區(25)，-在該脆化區(25)產生一斷裂，以將該支撐底材(1)從該施體底材(4)分離。
  4. 如申請專利範圍第1或2項所述之方法，其中將該有用層(6)從該施體底材(4)移轉至該支撐底材(1)包含使用可卸除之一施體底材(4)。
  5. 如申請專利範圍第1或2項所述之方法，其中：-該第二步驟(E2)包含供應一施體底材(4)，該施體底材更包含一半導體侷限層(30)，該侷限層(30)具有與該有用層(6)不同之化學組成，且-將該有用層(6)從該施體底材(4)移轉至該支撐底材(1)之第三步驟(E3)包含以下步驟：■將離子(24)引入(E301)該施體底材(1)，■鍵結(E302)該支撐底材(1)及該施體底材(4)，■對該支撐底材(1)及該施體底材(4)施以包含溫度升高之熱處理(E303)，在此期間，該侷限層(30)會吸引離子(24)並使 其聚集在該侷限層(30)內，以及■斷裂該侷限層(30)使該支撐底材(1)從該施體底材(4)分離(E304)。
  6. 如申請專利範圍第1項所述之方法結合申請專利範圍第2至5項中任一項，其包含：-一第五步驟(E5)，其組成為將該半導體裝置(15)之應變有用層(6’)之至少一部分移轉至一受體底材(8)，及-一第六步驟(E6)，該步驟在於再利用該支撐底材(1)，○於該製造方法之至少第二及第三步驟中，以製造新穎之一半導體裝置(15)，或○於該製造方法之至少第二、第三及第四步驟中，以製造新穎之一半導體裝置(15)，或○於該製造方法之至少第二、第三、第四及第五步驟中，以製造一新的受體底材(8)。
  7. 一種製造一半導體受體底材之方法，其特徵為包含：-一第一步驟(S1)，該步驟在於形成一半導體支撐底材(1)，該支撐底材包含由半導體材料組成之一多孔層(2)，-一第二步驟(S2)，該步驟在於提供一半導體施體底材(4)，該施體底材包含由半導體材料構成之一有用層(6)，-一第三步驟(S3)，該步驟在於形成與該多孔層(2)及/或該有用層 (6)接觸之一氧化物層(7)，-一第四步驟(S4)，其組成為：○於該氧化物層(7)鍵結該支撐底材(1)及該施體底材(4)，以及○將該有用層(6)之至少一部分從該施體底材(4)移轉至該支撐底材(1)，以形成一半導體裝置(15)，-一第五步驟(S5)，其組成為對該半導體裝置(15)施以處理，以藉由膨脹或收縮使該多孔層(2)形變，該形變會在該有用層(6)中引起應變，而使其成為應變有用層(6’)，-一第六步驟(S6)，其組成為將該半導體裝置(15)之應變有用層(6’)之至少一部分移轉至一受體底材(8)，該移轉係被組構為使該支撐底材(1)之多孔層(2)之部分或全部得以保留。
  8. 如申請專利範圍第7項所述之方法，其中該第六步驟(S6)之組成為：-在該半導體裝置(15)中產生一脆化區(40)，-鍵結該半導體裝置(15)及該受體底材(8)，以及-在該脆化區(40)產生一斷裂，以將該半導體裝置(15)從該受體底材(8)分離。
  9. 如申請專利範圍第7或8項所述之方法，其中從該施體底材(4)被移轉至該支撐底材(1)之該有用層(6)具有介於10 nm及1 μm間之厚度。
  10. 如申請專利範圍第7至9項中任一項所述之方法，其中將該有用層(6)從該施體底材(4)移轉至該支撐底材(1)之第四步驟(S4)包含以下步驟：-鍵結該支撐底材(1)與該受體底材(4)前，以離子植入方式在該施體底材(4)中產生一脆化區(25)，-在該脆化區(25)產生一斷裂，以將該支撐底材(1)從該施體底材(4)分離。
  11. 如申請專利範圍第7至10項中任一項所述之方法，其中將該施體底材(4)之應變有用層(6’)移轉(S4)至該支撐底材(1)包含使用可卸除之一施體底材(4)。
  12. 如申請專利範圍第7至11項中任一項所述之方法，其中-該第二步驟(S2)包含供應一施體底材(4)，該施體底材更包含一半導體侷限層(30)，該侷限層(30)具有與該有用層(6)不同之化學組成，且-將該有用層(6)從該施體底材(4)移轉至該支撐底材(1)之第四步驟(S4)包含以下步驟：○將離子(24)引入(S401)該施體底材(4)，○鍵結(S402)該支撐底材(1)及該施體底材(4)，○對該支撐底材(1)及該施體底材(4)施以包含溫度升高之熱處理 (S403)，在此期間，該侷限層(30)會吸引離子(24)並使其聚集在該侷限層(30)內，以及○斷裂該侷限層(30)，使該支撐底材(1)從該施體底材(4)分離(S404)。
  13. 如申請專利範圍第7至12項中任一項所述之方法，其包含一第七步驟(S7)，該步驟為再利用含有該多孔層之該支撐底材(1)，-於該製造方法之至少第二及第四步驟中，以製造新穎之一半導體裝置(15)，或-於該製造方法之至少第二、第四及第五步驟中，以製造新穎之一半導體裝置(15)，或-於該製造方法之至少第二、第四、第五及第六步驟中，以製造新穎之一受體底材(8)。
  14. 一半導體裝置，其依次包含：-由半導體材料構成之一第一多孔層(2)，-由半導體材料構成之一第二多孔層(9)，其孔隙率低於該第一多孔層(2)之孔隙率，及-由半導體材料構成之一應變有用層(6’)，其厚度介於10 nm及1 μm之間。
  15. 一半導體裝置，其依次包含： -由半導體材料構成之一第一多孔層(2)，-與該第一多孔層(2)接觸之一氧化物層(7)，以及由半導體材料構成之一應變有用層(6’)，其厚度介於10 nm及1 μm之間。
TW101115830A 2011-06-23 2012-05-03 半導體底材及其製造方法 TW201301371A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155578A FR2977075A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur

Publications (1)

Publication Number Publication Date
TW201301371A true TW201301371A (zh) 2013-01-01

Family

ID=46420460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115830A TW201301371A (zh) 2011-06-23 2012-05-03 半導體底材及其製造方法

Country Status (3)

Country Link
FR (1) FR2977075A1 (zh)
TW (1) TW201301371A (zh)
WO (1) WO2012176030A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3002812B1 (fr) * 2013-03-01 2016-08-05 St Microelectronics Crolles 2 Sas Procede de transfert de couche
FR3024587B1 (fr) 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
FR3098342B1 (fr) * 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
AU4481100A (en) * 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
JP2005191458A (ja) * 2003-12-26 2005-07-14 Canon Inc 半導体部材とその製造方法、及び半導体装置
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices

Also Published As

Publication number Publication date
WO2012176030A1 (en) 2012-12-27
FR2977075A1 (fr) 2012-12-28

Similar Documents

Publication Publication Date Title
US6806171B1 (en) Method of producing a thin layer of crystalline material
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
KR100265539B1 (ko) 기판 및 그 제작방법
TW404061B (en) Semiconductor substrate and method of manufacturing the same
US6054363A (en) Method of manufacturing semiconductor article
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
EP1006567A2 (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
TWI296836B (en) Transfer of a layer of strained semiconductor material
EP0843346B1 (en) Method of manufacturing a semiconductor article
JPH09162090A (ja) 半導体基体とその製造方法
TW200411820A (en) Transfer of a thin layer from a wafer comprising a buffer layer
WO2006127157A2 (en) Method of transferring a thin crystalline semiconductor layer
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
TW200931507A (en) Semiconductor wafer re-use in an exfoliation process using heat treatment
TW201301371A (zh) 半導體底材及其製造方法
JP2005311199A (ja) 基板の製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP5220335B2 (ja) Ｓｏｉ基板の製造方法
WO2005067053A1 (ja) Soiウェーハの作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
WO2012175561A1 (en) Method for transferring a layer of semiconductor, and substrate comprising a confinement structure
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
TW201301372A (zh) 半導體底材及其製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP4613656B2 (ja) 半導体ウエーハの製造方法