TW201301372A - 半導體底材及其製造方法 - Google Patents

半導體底材及其製造方法 Download PDF

Info

Publication number
TW201301372A
TW201301372A TW101117426A TW101117426A TW201301372A TW 201301372 A TW201301372 A TW 201301372A TW 101117426 A TW101117426 A TW 101117426A TW 101117426 A TW101117426 A TW 101117426A TW 201301372 A TW201301372 A TW 201301372A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
donor substrate
seed layer
strained
Prior art date
Application number
TW101117426A
Other languages
English (en)
Inventor
Oleg Kononchuk
Christophe Figuet
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201301372A publication Critical patent/TW201301372A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明與一種製造半導體底材之方法有關，該方法包含以下步驟：-形成一施體底材(1)，其包含由一第一半導體材料構成之一支撐層(2)，以及由一第二半導體材料構成之一應變種子層(3)，-使該支撐層(2)成為多孔，-處理該施體底材(1)，以藉由膨脹或收縮，使該第一半導體材料所構成之多孔支撐層(2’)發生形變，該形變會在該種子層(3’)中引發鬆弛，-經由生長該第二材料之一步驟，使該第二半導體材料所構成之種子層(3’)之厚度增加，-形成與該種子層(3’)接觸，並由一第三半導體材料構成之一應變層(5)，以及-將該第三材料所構成之應變層(5)之至少一部分，從該施體底材(1)移轉至一受體底材(8)。

Description

半導體底材及其製造方法
本發明與一種製造半導體底材之方法及半導體底材有關。
絕緣體上矽(SOI)底材在微電子產業中的使用十分廣泛。
絕緣體上應變矽(sSOI)底材尤為對電子元件製造最有益者，主要原因在於sSOI底材提供增加之電子及電洞遷移率，因此效能更佳。
一種材料之應變層為其晶體結構在張力或壓縮力下發生應變之一層材料，該應變乃相對於該材料之自然晶體結構而言。
應變矽通常必須有盡可能最低之缺陷密度。
一種製造應變矽之習知技術方法為，在一第一層上以磊晶方式生長一層應變矽，該第一層之晶格參數與鬆弛矽之晶格參數不同。該第一層可為一緩衝層，其組成可隨其厚度而改變。
另一種製造應變矽之已知方法為，使用含有一多孔矽層之底材，其中該多孔矽層與非多孔之一表面矽層接觸，並膨脹該多孔矽層，以在該表面矽層中引發應力。
在本說明書中，一半導體材料之多孔層，例如一多孔矽層，係指一層含有孔隙之微構造材料。
製造sSOI及更廣泛的應變主動層之已知方法有一共同缺點，就是昂貴且耗時。
本發明之目的在於，至少在某一程度上克服此項缺點。
為此，本發明提出一種製造半導體裝置之方法，其特徵在於包含：-一第一步驟，該步驟在於形成一施體底材，其包含由一第一半導體材料構成之一支撐層，以及由一第二半導體材料構成之一應變種子層，-一第二步驟，該步驟在於使該支撐層成為多孔，-一第三步驟，該步驟在於處理該施體底材，以藉由膨脹或收縮，使該第一半導體材料所構成之多孔支撐層發生形變，該形變會在該種子層中引發鬆弛，-一第四步驟，該步驟在於透過生長該第二材料之步驟，使該第二半導體材料所構成之種子層之厚度增加，-一第五步驟，該步驟在於形成與該種子層接觸，並由一第三半導體材料構成之一應變層，以及-一第六步驟，該步驟在於將該第三材料所構成之應變層之至少一部分，從該施體底材移轉至一受體底材。
本發明有利之處為，可以單獨或經由技術上可能之任何組合以下列特點補充之：-該方法更包含一第七步驟，該步驟在於將第六步驟所產生且含有該多孔支撐層之施體底材予以再利用，以製造一新的受體底材，該受體底材包含由一第三半導體材料構成之應變層之至少一部分；-在第三步驟後，該種子層具有之晶格參數有一最大差異絕對值0.5%，此乃相對於該種子層之材料在鬆弛狀態下之晶格參數而言； -前述之第三材料為矽、第二材料為SiGe、第一材料為矽；-再利用該施體底材之第七步驟包含以下步驟：-以一化學溶液處理該施體底材，以抑制該種子層，-以此方式處理該施體底材後，重複本發明製造方法之第三、第四、第五及第六步驟，以製造一新的受體底材，該受體底材包含由一第三半導體材料構成之應變層之至少一部分；-再次利用施體底材之第七步驟包含以下步驟：-研磨該第二材料所構成之種子層，以獲得一研磨施體底材，-獲得該研磨施體底材後，重複本發明製造方法之第四、第五及第六步驟，以製造一新的受體底材，該受體底材包含由一第三半導體材料構成之應變層之至少一部分；-再次利用施體底材之第七步驟包含以下步驟：重複本發明製造方法之第五及第六步驟，以製造一新的受體底材，該受體底材包含由一第三半導體材料構成之應變層之至少一部分；-將該第三材料所構成之應變層從該施體底材移轉至該受體底材之第六步驟包含以下該些步驟：-經由植入離子之方式，在該施體底材中產生一弱化區域，-黏附該施體底材及該受體底材，-在該弱化區域中產生斷裂，以將該施體底材從該受體底材分離；-第一步驟包含形成一侷限結構之步驟，該侷限結構包含該施體底材中一半導體侷限層，該侷限層具有之化學組成與該第三材料所構成之應變層 之化學組成不同，而且，將該第三材料所構成之應變層從該施體底材移轉至該受體底材之第六步驟包含以下步驟：將離子引入該施體底材；黏附該施體底材及該受體底材；對該施體底材及該受體底材施以包含溫度升高之熱處理，在此期間，該侷限層會吸引該些離子，並將其集中在該侷限層內；以及經由在該侷限層之平面產生斷裂，使該施體底材與該受體底材分離；-將該些離子引入該施體底材係經由將該施體底材浸入含有該些離子之電漿中而實施；-本發明之方法包含以循環方式實施上述之第二、第三、第四、第五、第六及第七步驟，以製造多個受體底材，該些受體底材包含由一第三半導體材料構成之應變層，而該應變層來自於上述第一步驟中形成之施體底材。
本發明亦提供一半導體底材，其依次包含：由一第一半導體材料構成之一多孔支撐層；由一第二半導體材料構成之種子層，該第二材料在鬆弛狀態下具有之晶格參數與該第一材料在鬆弛狀態下具有之晶格參數不同，且相對於該種子層之材料在鬆弛狀態下之晶格參數，該第二材料具有之晶格參數有一最大差異絕對值0.5%；以及由一第三半導體材料構成之一應變層。
有利的是，該底材具有下列特點中的一項或多項：
-該種子層具有之厚度在10 nm至5微米範圍內。
-該種子層具有之晶格參數，等於該種子層之材料在鬆弛狀態下之晶格參數。
-前述之第一材料為矽、第二材料為SiGe、第三材料為矽。
本發明具備許多優點，且最重要的是，能夠減少結晶品質良好之應變 層之製造時間及相關製造成本。
圖1呈現本發明一種製造半導體裝置之方法之一實施例。
該方法包含一第一步驟E1，該步驟在於形成一施體底材1。
該施體底材1包括：-由一第一半導體材料構成之一支撐層2，以及-由一第二半導體材料構成之一應變種子層3。
在本說明書中，「應變層」係指一層半導體材料其晶體結構在張力或壓縮力下發生應變，此應變乃相對於其自然晶體結構而言。例如，應變層有可能在晶體生長期間獲得，譬如磊晶，磊晶會改變晶格。
反之，在本說明書中，「鬆弛層」係指一層半導體材料其晶體結構沒有受到任何外部應力，亦即該層材料具有之晶格參數，與該材料在固態單晶狀態下之晶格參數完全相同。
上述之第一材料及第二材料在鬆弛狀態下具有不同之晶格參數。
這些材料可以是由不同化學元素構成之材料(例如Si及SiGe)，或是由相同化學元素但不同化學元素比例構成之材料(例如具有不同比例之鍺之兩層SiGe)。
舉例而言，該第一材料可以為矽、鍺，或一種三五族材料(元素週期表中一種三族元素與一種五族元素之合金)。
該第二半導體材料所構成之種子層3，通常是經由在該第一半導體材料所構成之支撐層2上進行磊晶生長而製作。
例如，一SiGe種子層3可以經由在一矽支撐層2上進行磊晶生長而獲得。
在一有利之實施例中，為避免應變鬆弛及缺陷產生，該第二半導體材料所構成之種子層3形成之厚度小於其臨界厚度。
一給定材料層之臨界厚度乃本發明所屬技術領域具有通常知識者所已知，其對應於可觀察到應變鬆弛之厚度。
舉例而言，當該第二材料為SiGe，亦即種子層3為SiGe時，若該合金中鍺含量在20%左右，該種子層3之臨界厚度大約為50 nm。
本發明之方法包含一第二步驟E2，該步驟在於使支撐層2成為多孔。
一半導體材料之多孔層，係指一層含有孔隙之微構造材料。該些孔隙構成了該材料微晶間之空隙。
該材料之孔隙率被定義為該材料內未被佔滿之體積(孔隙)之分數。其他參數亦可用於描述該多孔層之特性(孔隙大小、形態、厚度、孔隙直徑、微晶尺寸、比表面積等等)。
舉例而言，當該材料為矽時，多孔矽通常會被本發明所屬技術領域具有通常知識者分為以下三類：-巨多孔矽，通常來自於淡摻雜之n型矽；-大多孔矽，通常來自於濃摻雜之p+或n+型矽，及-奈米多孔矽，通常來自於淡摻雜之p型矽。
如圖2所示，步驟E2有利地包含對該施體底材1進行電化學陽極化之一步驟。
該種電化學陽極化之一實施例呈現於圖2。
該施體底材1被置於含有一電解液11之一封閉體10內。
該電解液11舉例而言為含有氟酸(HF)之一溶液。
一陽極12及一陰極13浸在該電解液11內，並連接至一電流來源14。
放置該施體底材1的方式是：讓支撐層2朝向陰極13，種子層3朝向陽極12。
一電流經由該電流來源14施加於陽極12及陰極13之間。
該電流通常為恆定電流。
陽極化結束時，該支撐底材1已清洗過。
有利的是，該支撐層2為p摻雜，這可以加快陽極化之進行。
圖3呈現另一種電化學陽極化方法，稱為「雙槽」單元法。
該封閉體10包含兩個半貯器，每個半貯器含有諸如HF/乙醇混合物之一電解液11。
該支撐底材1之作用，係作為未互相通連之兩個半貯器間之阻隔。
該封閉體10通常為一PTFE槽，且包含數個O型環16配置在該支撐底材1及該電解液11之間。
如先前實施例所述，兩個電極12及13，舉例而言為鉑製，分別構成陽極和陰極，並連結至一電流來源14。
不論在何種情況下，使該支撐層2成為多孔之處理結果取決於各種不同之參數，像是摻雜之類型及等級、該層材料之結晶方向、電流密度、電解液之組成及濃度、溫度及陽極化時間等。
本發明之方法包含一第三步驟E3，該步驟在於處理該施體底材1，以藉由膨脹或收縮，使該第一材料所構成之多孔支撐層2’發生形變，該形變 會在該種子層3中引發鬆弛。
以此方式形變後之多孔支撐層2’會在該種子層3中造成應變，從而在該種子層3中引發鬆弛。
該多孔支撐層2’之形變可以為膨脹或收縮。膨脹對應於該材料之擴張，亦即該材料受到張力而發生形變，收縮則對應於該材料之縮回，亦即該材料受到壓縮力而發生形變。
視該第一材料所構成之多孔支撐層2’形變之程度，該第二材料所構成之種子層3可以成為：-鬆弛，亦即該種子層3具有之晶格參數，等於該種子層3之材料在鬆弛狀態下之晶格參數，或-接近鬆弛之狀態，亦即，相對於該種子層3之材料在鬆弛狀態下之晶格參數，該種子層3具有之晶格參數有一最大差異絕對值0.5%。
該第三步驟E3所產生之種子層在圖式中以3’表示。
當該種子層3為鬆弛時，其臨界厚度是近乎無限的。
當該種子層3為接近鬆弛狀態時(見上文，有0.5%之相對差異)，該種子層3具有之應變非常小，足以使其臨界厚度大幅增加。故在此情況下，該種子層3之臨界厚度可以視情況所需達到數百奈米或甚至數微米。
在一實施例中，該第三步驟E3可以為使該施體底材1在氧化環境(例如含有O2、NO2等等)中接受熱處理(例如在200℃至800℃之溫度範圍內)。
在另一實施例中，該第三步驟E3可以包含氮化，氮化通常會產生壓 縮應變，從而使該支撐層2’以收縮方式發生形變，該形變會在該種子層3中引發鬆弛(例如以收縮方式使一多孔矽支撐層2’形變)。
該第三步驟E3造成該第一材料所構成之多孔支撐層2’發生形變，從而在該第二材料所構成之種子層3中引發鬆弛。
本發明之方法包含一第四步驟E4，該步驟在於經由生長該第二材料之一步驟，使該第二材料所構成之種子層3’之厚度增加。該生長方式通常為磊晶生長。
由於該種子層3’之鬆弛或接近鬆弛之狀態，因此得以生長一厚層之第二材料而不受其臨界厚度所限制。
例如，該第四步驟E4包含形成由該第二材料構成之一種子層3’，其厚度範圍為10 nm至500 nm或高達數微米(例如5微米)，視所採用之底材回收方法而定。應當謹記的是，當該種子層3為鬆弛時，其臨界厚度是近乎無限的，因此在第四步驟E4中，該種子層3之厚度可以任意增加。
本發明之方法更包含一第五步驟E5，該步驟在於形成與該第二材料所構成之種子層3’接觸，並由一第三半導體材料構成之一應變層5。
前述之第三材料及該第二材料在鬆弛狀態下具有不同之晶格參數。
因此，上述兩種材料可以是不同化學元素所構成之材料(例如Si及SiGe)，或是相同化學元素但不同化學元素比例所構成之材料(例如該第三材料為含有40%鍺之SiGe，該第二材料為含有20%鍺之SiGe)。
該應變層5通常以磊晶生長方式形成。
該第五步驟E5結束後可獲得一半導體底材，其依次包含：-由該第一半導體材料構成之多孔支撐層2， -一種子層3’，-其由一第二半導體材料構成，該種子層在鬆弛狀態下具有之晶格參數，與該第一材料在鬆弛狀態下具有之晶格參數不同，且相對於該種子層3之材料在鬆弛狀態下之晶格參數，該種子層具有之晶格參數有一最大差異絕對值0.5%，及-由該第三半導體材料構成之一應變層5。
在一實施例中，該種子層3’具有之厚度在10 nm至5微米之範圍內。
有利的是，該種子層3’具有之晶格參數，等於該種子層3之材料在鬆弛狀態下之晶格參數。因此，重點在於該種子層3’之完全鬆弛。
若前述之第一材料為矽、第二材料為SiGe、第三材料為矽，則為有利。
因此，本發明在此階段可獲得含有該應變層5之一底材，該應變層實際上是該半導體底材之主動層，主要用於製作微電子裝置，該應變層5已藉由在該增厚之鬆弛種子層上生長之方式而獲得。
此一不受限於臨界厚度之增厚鬆弛種子層係經由上述方法而獲得，其主要包含該第一材料所構成之多孔支撐層。
由於該鬆弛種子層是厚的，因此可以如下文所述予以再利用並回收，該多孔支撐層亦是如此。
此外，由於該種子層3’為鬆弛或接近鬆弛之狀態，因此由一第三半導體材料構成之應變層5得以生長於其上而不會產生缺陷。
在一實施例中，該第三材料為矽，但也可以視該應變層之應用所需，而為其他材料，像是鍺。在一實施例中，該第二材料為SiGe。在一實施例中，該第一材料為矽。這些實施例可加以組合。
本發明之方法包含一第六步驟E6，該步驟在於將該第三材料所構成之應變層5之至少一部分，從該施體底材1移轉至一受體底材8。
在一實施例中，該第六步驟E6包含以下步驟：-經由植入離子之方式，在該施體底材1中產生一弱化區域20，-黏附該施體底材1及該受體底材8，以及-在該弱化區域20中產生斷裂，以將該施體底材1從該受體底材8分離。
該弱化區域20通常產生在該第二材料所構成之種子層3’中。
該弱化區域20係以植入離子之方式產生，例如氫離子、氦離子、硼離子或氫離子與後兩者離子之組合。有利的是，可利用Smart CutTM方法。
在黏附該施體底材1及該受體底材8前，通常會清潔該些底材之表面，以獲得更佳之分子黏附。
斷裂係以增加溫度之方式產生，通常在200℃至700℃之範圍內。
有利的是，該受體底材8包含一氧化物層4，且該施體底材1及該受體底材8之黏附，係發生在該氧化物層4及該第三材料所構成之應變層5之間。
作為另一種方式或額外選項，該施體底材1在該第三材料所構成之應變層5上方亦可包含一氧化物層。
該弱化區域20亦可以產生在該應變層5內。
在該施體底材中，為達到移轉之目的而在欲斷裂之平面形成一弱化區域後，該應變半導體層5便可以從該施體底材1移轉至該受體底材8。
該弱化區域可以如上所述，經由在該施體底材中植入離子而形成。
在此情況下，該些離子會朝著該施體底材表面之方向加速。該些原子穿透之平均深度通常在100 Å至1 μm之範圍內，該深度可以認定為該些被植入種源及植入能量之函數。在植入之情況中，其特點為在施體底材中有一植入高峰。被植入之該些離子具有之能量乃經過選定，使其得以穿過該施體底材之材料。該植入高峰取決於該些離子之能量。
該弱化區域亦可經由不同方式形成，例如下文所述之方式。
茲將該第三半導體材料所構成之應變層5從該施體底材1移轉至一受體底材8之第六步驟E6之一實施例敘述如下。
該實施例呈現於圖4。
在此實施例中，該施體底材1更包括一侷限結構23，其包含由一半導體材料所構成之一侷限層25。
該侷限層25之作用為，在引入離子後於該施體底材上進行熱回火期間，吸引後續被引入(例如藉由擴散)該施體底材之離子，在此期間，該些離子會優先朝該侷限層25遷移。
含有該侷限層25之侷限結構23通常以磊晶生長方式產生，且係在形成該施體底材1之第一步驟E1中形成。該侷限結構通常配置於該種子層3中。
磊晶製程使該侷限層23之厚度得以受到精確控制，並可獲得薄的侷限層。
此外，磊晶生長亦讓該種子層3’之結晶性得以保留，該種子層係預定作為製造第三半導體材料所構成之應變層5之種子。
該侷限層之材料最好從有摻雜或無摻雜之SiGe、或有摻雜之矽中選 定。其他材料主要包括以硼摻雜之鍺、以硼摻雜之SiC，及有摻雜或無摻雜之InGaN、AlGaN、InGaAs、AlGaAs。
亦可以使用諸如硼、砷或銻等摻雜之。
其他材料及其他摻雜物亦可使用。不論在何種情況下，構成該侷限層之材料，其化學組成與待移轉之應變層5之化學組成不同，不同之處至少在於化學元素比例之不同(例如具有不同鍺比例之SiGe)或材料類型之不同(例如該層25為SiGe，該層5為Si)，或該侷限層之摻雜濃度高於待移轉之應變層5之摻雜濃度(例如該層25為以硼摻雜之SiGe，該層3為無摻雜或較淡摻雜之SiGe)，或該些不同處之組合。
為使該應變層5得以移轉，該第六步驟E6之移轉包含將該些離子24引入該施體底材1之一步驟E61。
該些離子最好為氫離子及/或氦離子。
該些離子可以各種不同方式引入。
該些離子24最好在將該施體底材1浸入含有該些離子之電漿後，以擴散方式引入該施體底材1。將該些離子24引入該施體底材1亦可以經由擴散以外之技術而達成，譬如植入。
浸入電漿中之施體底材1會受到電脈衝。存在於電漿中之正離子便會朝著該些離子被引入之底材之表面加速。由於電漿環繞著該底材，因此整個底材表面會同時接受到離子。
此離子引入方式之另一優點為能夠在工業規模上加以應用，且實施時間較短。
此離子引入方式之另一優點為，該些離子擴散至該施體底材內之區域 非常集中，其厚度沿著該底材之主要表面之法線方向大約為若干奈米(例如在10 nm至200 nm之範圍內)。
以電漿擴散方式引入離子能夠在移轉步驟中獲致良好結果，因為該技術明顯能夠以低加速電壓(大約10 V至50V)及高劑量(最高可達1018 atoms/cm2)使該施體底材1在一淺層區域(如前述，深度為數十奈米至大約200奈米之區域)飽含離子，這點並非總是能藉由植入技術達成。此點亦有利之後以薄層方式移轉該層5。如下文所說明，此點有利於降低存在於被移轉層中之缺陷及粗度。
即使該區域可以經由植入方式獲得，在植入過程中該些離子之高能量也會在待移轉之該層5中導致晶體缺陷，使得該層之後續使用有困難。
圖5呈現在擴散(曲線26)及離子植入(曲線27)之情況下，該些離子24在該施體底材1中之濃度剖面，該濃度係作為離子在該施體底材1中深度之函數。
該第六步驟之移轉更包含黏附該施體底材1及該受體底材8之一步驟E62。
該黏附係經由使該施體底材及該受體底材之自由表面互相接觸而達成。為確保該些表面之分子吸附力，該些表面通常已事先清潔過。
該第六步驟之移轉接著包含對該施體底材1及該受體底材8進行熱處理之一步驟E63，亦即使該些底材受到增溫。
若一侷限層已形成，該侷限層係以適於在此升溫熱處理期間，將被引入底材之該些離子朝該侷限層吸引過去之一種或多種材料製成。熱處理之溫度通常在200℃至700℃之範圍內。
舉例而言，若該侷限層之材料為以硼摻雜之矽，且被引入該施體底材之該些離子為氫離子，則硼與氫之間的化學交互作用將使該些氫離子得以被吸引到該侷限層內。影響離子吸引之另一因素為應變之不同(張力或壓縮力)。
因此，在該施體底材及該受體底材之熱處理期間，該侷限層會吸引該些離子並將其集中在該侷限層內。
該熱處理之另一功能為強化該施體底材及該受體底材間之黏附能量。
回火之實施，以產生下列各種效果為目的：-增加該施體底材及該受體底材間之黏附能量，-使該些離子集中在該侷限層內直至達到臨界濃度，-該些離子造成孔穴，該些孔穴會聚結，-該些孔穴中之壓力增加，直至在該侷限層內造成斷裂，該斷裂使該施體底材得以自該受體底材分離。
這四個效果可以在單一熱回火步驟中獲致，或在分別獨立之多個熱回火步驟中獲致。
因此，熱處理後之下一步驟為E64，該步驟在於藉由發生在該侷限層25平面之斷裂，使該施體底材1自該受體底材8分離。
如此，該第三半導體材料所構成之層5便被移轉。
接著，對該受體底材8進行清潔及研磨(CMP或其他研磨方式)之處理，以去除不需要層之殘餘材料。具體而言，此乃指隨著該應變半導體層移轉之殘餘侷限層。
該施體底材1亦加以處理，以便在移轉第三半導體材料所構成之一層 新的應變層5時(步驟E7)，於適當情況下回收使用。
採用此種形成侷限層之移轉方法之一優點為，該斷裂為高度局部化，而且幾乎只會或甚至只會發生於該侷限層之平面。
在無侷限層之情況下，以AFM測量所得之斷裂後粗度通常大約為3 nm至6 nm，但侷限層讓該粗度得以降低至大約0.5 nm至1 nm。如此便可防止缺陷朝著待移轉之應變層傳遞。若不使用侷限層，而以植入離子並在弱化區域之平面產生斷裂之傳統方式進行移轉，常會有缺陷在斷裂後出現於底材中。這顯然是因為底材中各處皆有離子存在，造成斷裂難以局部化，從而導致較高之粗度。
因此，依照本發明之方法而移轉之應變半導體層5具有較低之粗度。舉例而言，當一施體底材1含有待移轉之一矽層5，以及由硼摻雜之矽構成之一侷限層23時，可以獲得粗度為5埃單位之移轉矽層(RMS值)。
此外，該應變半導體層5經常需要以薄層(例如在20 nm至500 nm之範圍內)方式移轉。目前已知，存在於該層中之應變及該層之厚度兩者間有一折衷。就一給定應變而言，當超過某一厚度時，該應變便會透過缺陷之出現而釋放。
因此，很明顯地，該第六步驟之此一實施例得以讓厚度在10 nm至200 nm範圍內之應變半導體層5移轉。
有利者為，使用厚度介於2 nm及20 nm間之侷限層。侷限層越薄，斷裂越局部化。舉例而言，厚度大約為4 nm之侷限層將使斷裂得以侷限在該區域內。
由於該侷限層很薄，因此不會或幾乎不會干擾該施體底材之晶格參 數。
一般而言，可以使用一侷限結構23，其包含如上所述之一侷限層25及兩層保護層，其分別配置在該侷限層之兩側並與該侷限層接觸，各保護層由一半導體材料構成，且該材料之化學組成不同於該侷限層材料之化學組成。在本說明書中，「不同化學組成」係指該些材料是不相同的，或該些材料有不同之化學元素比例，及/或該些材料摻有不同之摻雜物。
利用該侷限結構實施之移轉，與上文所述利用侷限層所進行者類似。
該些保護層更限制了因斷裂造成之缺陷傳遞。該些保護層明顯發揮了防護罩之作用，保護待移轉之應變半導體層5，並對該侷限層斷裂後易於朝該應變層5傳遞之缺陷予以限制。
該些保護層之材料最好亦適於在該施體底材之熱處理溫度增加期間，將被引入該施體底材內之離子朝該侷限層吸引過去。
作為非限制性質之範例，該些保護層之實施例可以包含：-保護層材料：Si(1-x)Gex；侷限層材料：Si(1-y)Gey(有利者為x與y的差別至少為3%，最好大於5%，甚至10%)、以硼摻雜之SiGe或以硼摻雜之矽。值得提及者亦包括，該些保護層材料為SiGe且該侷限層材料為以硼摻雜之矽，以及該些保護層材料為SiGe且該侷限層材料為以硼摻雜之鍺；-保護層材料：矽；侷限層材料：Si(1-y)Gey、以硼摻雜之SiGe或以硼摻雜之矽；-保護層材料：鍺；侷限層材料：以硼摻雜之SiGe、以硼摻雜之矽、以硼摻雜之鍺或SiGe； -保護層材料：SiGe；侷限層材料：以硼摻雜之SiC；-保護層材料：AlGaN；侷限層材料：InGaN，不論摻雜(Si、Mg)與否；-保護層材料：AlGaAs；侷限層材料：InGaAs，不論摻雜(Si、Zn、S、Sn)與否。
有利的是，該些保護層之材料亦適於在該施體底材之溫度增加之熱處理期間，將被引入該施體底材內之離子朝該侷限層之方向吸引過去，例如，有摻雜或無摻雜之SiGe可以吸引氫離子。
作為另一種方式或額外選項，有利之情況為，該些保護層至少其中之一為蝕刻阻擋層，相對於構成該應變層5之第三材料，構成該保護層之材料為得以被選擇性化學蝕刻之一種材料。一般而言，該保護層與該應變層5互相接觸。
因此將該施體底材1分離後，得以對存在於該受體底材8上之保護層進行選擇性蝕刻之一步驟。
作為另一種方式或額外選項，該些保護層其中之一可以為化學蝕刻阻擋層，相對於該種子層3’而言，該保護層係由得以被選擇性化學蝕刻之一種材料構成。
本發明之方法可以包含在斷裂後對存在於該施體底材上之保護層進行選擇性蝕刻之一步驟，讓該施體底材得以再利用。
該第六步驟E6結束後可獲得一受體底材，其包含該第三材料所構成之應變層5之至少一部分。
接著，按照所需之應用目的，對該受體底材8進行傳統方式之處理。 存在於該受體底材8上，由該第二材料構成之種子層3’之殘餘，可利用諸如選擇性蝕刻之方式除去之。
該受體底材8通常會經過表面處理，主要包含研磨。
當該第三材料為矽，且該受體底材8及/或該施體底材1包含可促進兩者黏附之一氧化物層時，在該第六步驟結束後之受體底材8，便為本發明所屬技術領域中具有通常知識者所知之絕緣體上應變矽(sSOI)底材。
值得注意的是，該移轉步驟E6係被組構成使該多孔支撐層2之全部或部分得以保留，以使該施體底材得以回收。
在一實施例中，本發明之方法除上述第一、第二、第三、第四、第五及第六步驟外，還包括回收該施體底材1之第七步驟。
該第七步驟E7之重點為，對於第六步驟E6結束後所獲得之施體底材1加以再利用，以製造一新的受體底材8，其包含該第三材料所構成之應變層5之至少一部分。其通常為該第七步驟之回收期間產生之一應變層5(亦即在該第七步驟期間重複第五步驟)。
應注意的是，該應變層5是在回收待移轉至一新的受體底材8之施體底材1期間形成，且由一第三半導體材料構成，該第三材料與本發明製造方法之先前疊代中所獲得之應變層5之第三材料，兩者可以不同。
因為有本發明之方法，該施體底材1包含了在製造過程中被保留下來的多孔層2’。亦包含了該第二材料所構成之鬆弛種子層3’之至少一部分。如此，製造成本及時間便得以減少。
在一第一實施例中，如圖4所示，重複使用該施體底材1之第七步驟包含以下步驟： -以一化學溶液處理該施體底材1，以抑制該第二材料所構成之鬆弛種子層3’，如此，該第二材料所構成之種子層3’便轉變成該第二材料所構成之應變層3，-以此方式處理該施體底材1後，重複本發明製造方法之第三、第四、第五及第六步驟，以製造一新的受體底材8，其包含該第三材料所構成之應變層5之至少一部分。
該化學溶液最好為氟酸，或以氟酸為基底之一緩衝液。
化學溶液之使用，讓第一步驟E3期間產生於該第一材料所構成之多孔支撐層2’中之表面層得以脫附，從而抑制了該第二材料所構成之種子層3’。在一實施例中，該支撐層2’可能含有氧，因為在第二步驟E2期間進行了熱氧化步驟。在另一實施例中，該支撐層2’可能含有氮化矽，因為在第三步驟中實施了該支撐層之氮化。
有利的是，該第七步驟包含研磨該施體底材1之一步驟，亦即研磨該施體底材1之表面層3’(例如，當該弱化區域20在步驟E6中產生於該層3’內時)。
若該施體底材1仍含有部分之應變層5(例如，當該弱化區域20在步驟E6中產生於該層5內時)，通常會以諸如選擇性蝕刻的方式加以移除，然後該施體底材1，亦即該表面層3’，便為經過研磨。
該研磨舉例而言可為CMP研磨。研磨之目的在於降低或甚至消除斷裂後出現於該第二材料所構成之種子層3’之表面上之粗度。
此第一實施例極為有利，而且讓含有該第一材料構成之多孔支撐層2及該第二材料所構成之種子層3’之至少一部分之底材得以回收。因此，憑 藉本發明，製造無缺陷之應變半導體材料(主要為矽)層之成本及時間得以降低。具體而言，本發明讓sSOI之製造成本及時間得以顯著減少。
在一第二實施例中，如圖5所示，再利用含有該第一材料構成之多孔支撐層2’之施體底材1之第七步驟E7包含下列步驟：-研磨該第二材料所構成之種子層3’，以獲得經過研磨之施體底材1，-獲得經過研磨之施體底材1後，重複本發明製造方法之第四、第五及第六步驟，以製造一新的受體底材8，其包含由一第三材料構成之一應變層5。
若該施體底材1仍含有部分的應變層5(例如，當該弱化區域20在步驟E6中產生於該層5內時)，該應變層5通常會以諸如選擇性蝕刻的方式加以移除，移除後，該施體底材1，亦即該表面層3’，即為經過研磨。
該研磨舉例而言可為CMP研磨。研磨之目的在於降低或甚至消除斷裂後出現於該第二材料所構成之種子層3’之表面上之粗度。
應注意的是，在第二實施例中，於該施體底材1回收期間形成，且由一第三材料構成之應變層5可以與本發明製造方法之先前疊代中所獲得之應變層5之第三材料不同。
相較於第一實施例，在此實施例中，該第二材料所構成之種子層3’在受到再利用前，維持著鬆弛或接近鬆弛之狀態(如上文所定義)。
此第二實施例極為有利，而且讓含有該第一材料構成之多孔支撐層2及該第二材料所構成之種子層3’之至少一部分之底材得以回收。
藉由本發明，製造無缺陷之應變半導體(主要為矽)層之成本及時間因而得以降低。尤其是製造步驟及時間得以減至最少。具體而言，本發明 讓sSOI之製造成本及時間得以顯著減少。
在一第三實施例中，如圖8所示，再利用該施體底材1之第七步驟E7包含下列步驟：重複本發明製造方法之第五及第六步驟，以製造一新的受體底材，其包含由第三材料構成之應變層5之至少一部分。
此一實施例可以應用於當該種子層3’在第四步驟中所增加之厚度已足夠使多個應變層5得以移轉，而無需在每次回收時重新生長該種子層時。能夠做到這點，乃是因本發明之緣故，因為視其鬆弛狀態，該種子層3’並未受到或幾乎未受到其臨界厚度所限制。
在另一實施例中，該施體底材1在第六步驟E6後仍含有該應變層5之一部分，亦即，並非整個應變層5在第六步驟E6完成後都被移轉。
在此情況下，第七步驟之回收可以只重複第六步驟，以製造含有部分該應變層之新的受體底材。
本發明有利之處為，其製造方法之該些步驟可以循環方式實施。在此情況下，該方法包含循環實施第二、第三、第四、第五、第六及第七步驟，以製造多個受體底材，該些受體底材包含該第三材料所構成之應變層5，而該應變層係來自於第一步驟中所形成之施體底材1。
在該循環之每一疊代中，可以選擇要依照前述之第一實施例、第二實施例或第三實施例來進行第七步驟之回收，此點為本發明提供了額外之靈活性。
因此，從本發明可看出，以含有一多孔半導體層之同一底材實施多次應變層移轉，是有可能的。
本發明在成本、時間及靈活性方面，均具備了多項優點。
本發明可在微電子產業中提供廣泛之應用，其可用以製造受限之主動層，尤其是sSOI底材。
1‧‧‧施體底材
2‧‧‧支撐層
2’‧‧‧多孔支撐層
3‧‧‧應變種子層
3’‧‧‧種子層
4‧‧‧氧化物層
5‧‧‧應變層
8‧‧‧新的受體底材
10‧‧‧封閉體
11‧‧‧電解液
12‧‧‧陽極
13‧‧‧陰極
14‧‧‧電流來源
16‧‧‧O型環
20‧‧‧弱化區域
23‧‧‧侷限結構
24‧‧‧離子
25‧‧‧侷限層
26‧‧‧擴散曲線
27‧‧‧離子植入曲線
本發明之其他特點、目標及優點將在以下敘述中彰顯，下文敘述僅為說明性及非限制性且須參考所附圖式，其中：-圖1為本發明方法一實施例之示意圖；-圖2為一種電化學陽極化方法之示意圖；-圖3為該電化學陽極化方法之另一實施例之示意圖；-圖4為移轉應變層之一種方式之示意圖；-圖5為以擴散及植入方式引入離子後，離子在底材中分布之示意圖；-圖6為依照本發明方法，一回收步驟之一實施例之示意圖；-圖7為依照本發明方法，一回收步驟之另一實施例之示意圖；以及-圖8為依照本發明方法，一回收步驟之又一實施例之示意圖。
1‧‧‧施體底材
2‧‧‧支撐層
2’‧‧‧多孔支撐層
3‧‧‧應變種子層
3’‧‧‧種子層
4‧‧‧氧化物層
5‧‧‧應變層
8‧‧‧新的受體底材
20‧‧‧弱化區域

Claims (15)

  1. 一種製造半導體底材(8)之方法，其特徵為包含：-一第一步驟(E1)，該步驟在於形成一施體底材(1)，該施體底材包含○由一第一半導體材料構成之一支撐層(2)，及○由一第二半導體材料構成之一應變種子層(3)，-一第二步驟(E2)，該步驟在於使該支撐層(2)成為多孔，-一第三步驟(E3)，該步驟在於處理該施體底材(1)，以藉由膨脹或收縮，使該第一材料所構成之多孔支撐層(2’)發生形變，○該形變會在該種子層(3’)中引發鬆弛，-一第四步驟(E4)，該步驟在於透過生長該第二材料之一步驟，使該第二材料所構成之種子層(3’)之厚度增加，-一第五步驟(E5)，該步驟在於形成與該種子層(3’)接觸，並由一第三半導體材料構成之一應變層(5)，以及-一第六步驟(E6)，該步驟在於將該第三材料所構成之應變層(5)之至少一部分，從該施體底材(1)移轉至一受體底材(8)。
  2. 如申請專利範圍第1項所述之方法，其更包含一第七步驟(E7)，該步驟在於將該第六步驟(E6)所產生且包含該多孔支撐層(2’)之施體底材(1)予以再利用，以製造一新的受體底材(8)，新的受體底材包含一第三半導體材料所構 成之應變層(5)之至少一部分。
  3. 如申請專利範圍第1或2項所述之方法，其中該種子層(3’)在該第三步驟(E3)後具有之晶格參數有一最大差異絕對值0.5%，此乃相對於該種子層(3)之材料在鬆弛狀態下之晶格參數而言。
  4. 如申請專利範圍第1至3項中任一項所述之方法，其中：-該第三材料為矽，-該第二材料為SiGe，且-該第一材料為矽。
  5. 如申請專利範圍第1至4項中任一項所述之方法，其中再利用該施體底材(1)之第七步驟(E7)包含以下該些步驟：-以一化學溶液處理該施體底材(1)，以抑制該種子層(3’)，-以此方式處理該施體底材(1)後，重複該製造方法之第三、第四、第五及第六步驟，以製造一新的受體底材，新的受體底材包含一第三半導體材料所構成之應變層(5’)之至少一部分。
  6. 如申請專利範圍第1至4項中任一項所述之方法，其中再利用該施體底材(1)之第七步驟(E7)包含以下該些步驟：-研磨該第二材料所構成之種子層(3’)，以獲得一研磨施體底材(1)，-獲得該研磨施體底材(1)後，重複該製造方法之第四、第五及第六步驟，以製造一新的受體底材，新的受體底材包含一第三半導體材料所 構成之應變層(5)之至少一部分。
  7. 如申請專利範圍第1至4項中任一項所述之方法，其中再利用該施體底材(1)之第七步驟(E7)包含該些步驟：重複該製造方法之第五及第六步驟，以製造一新的受體底材，新的受體底材包含一第三半導體材料所構成之應變層(5)之至少一部分。
  8. 如申請專利範圍第1至7項中任一項所述之方法，其中將該第三材料所構成之應變層(5)從該施體底材(1)移轉至該受體底材(8)之第六步驟(E6)包含以下步驟：-經由植入離子之方式，在該施體底材(1)中產生一弱化區域(20)，-黏附該施體底材(1)及該受體底材(8)，-在該弱化區域(20)中產生斷裂，以將該施體底材(1)從該受體底材(8)分離。
  9. 如申請專利範圍第1至8項中任一項所述之方法，其中：-該第一步驟(E1)包含形成一侷限結構(23)之一步驟，該侷限結構包含在該施體底材(1)中之一半導體侷限層(25)，該半導體侷限層(25)具有之化學組成與該第三材料所構成之應變層(5)之化學組成不同，且-將該第三材料所構成之應變層(5)從該施體底材(1)移轉至該受體底材(8)之第六步驟(E6)包含以下步驟： ○將離子(24)引入(E61)該施體底材(1)，○黏附(E62)該施體底材(1)及該受體底材(8)，及○對該施體底材(1)及該受體底材(8)施以包含溫度升高之熱處理(E63)，在此期間，該侷限層(25)會吸引該些離子(24)並將其集中在該侷限層(25)內，以及-經由在該侷限層(25)平面之斷裂，分離(E64)該施體底材(1)與該受體底材(8)。
  10. 如申請專利範圍第1至9項中任一項所述之方法，其中將該些離子(24)引入該施體底材(1)係經由將該施體底材(1)浸入含有該些離子之電漿中而達成。
  11. 如申請專利範圍第1至10項中任一項所述之方法，其在於以循環方式實施第二、第三、第四、第五、第六及第七步驟，以製造多個受體底材，該些受體底材包含由一第三半導體材料構成之一應變層(5)，而該應變層來自於該第一步驟中所形成之一施體底材。
  12. 一半導體底材，其依次包含：-由一第一半導體材料構成之一多孔支撐層(2)，-一種子層(3’)○其由一第二半導體材料構成，該第二材料在鬆弛狀態下具有之晶格參數，與該第一材料在鬆弛狀態下具有之晶格參數不同，且相對於 該種子層(3)之材料在鬆弛狀態下之晶格參數，該第二材料具有之晶格參數有一最大差異絕對值0.5%，及-由一第三半導體材料構成之一應變層(5)。
  13. 如申請專利範圍第12項所述之底材，其中該種子層(3’)具有之厚度在10 nm至5微米之範圍內。
  14. 如申請專利範圍第12或13項所述之底材，其中該種子層(3’)具有之晶格參數等於該種子層之材料在鬆弛狀態下之晶格參數。
  15. 如申請專利範圍第12至14項中任一項所述之底材，其中該第一材料為矽，該第二材料為SiGe，該第三材料為矽。
TW101117426A 2011-06-23 2012-05-16 半導體底材及其製造方法 TW201301372A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155574A FR2977070A1 (fr) 2011-06-23 2011-06-23 Procede de fabrication d'un substrat semi-conducteur comprenant du silicium poreux, et substrat semi-conducteur

Publications (1)

Publication Number Publication Date
TW201301372A true TW201301372A (zh) 2013-01-01

Family

ID=46456941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117426A TW201301372A (zh) 2011-06-23 2012-05-16 半導體底材及其製造方法

Country Status (3)

Country Link
FR (1) FR2977070A1 (zh)
TW (1) TW201301372A (zh)
WO (1) WO2012176031A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024587B1 (fr) 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
FR3098342B1 (fr) 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US20060124961A1 (en) * 2003-12-26 2006-06-15 Canon Kabushiki Kaisha Semiconductor substrate, manufacturing method thereof, and semiconductor device
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
KR100612885B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법

Also Published As

Publication number Publication date
FR2977070A1 (fr) 2012-12-28
WO2012176031A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
US6806171B1 (en) Method of producing a thin layer of crystalline material
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
TW463223B (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
US6569748B1 (en) Substrate and production method thereof
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
US9343303B2 (en) Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
JP4452132B2 (ja) シリコンの酸化による欠陥低減
EP0867922A2 (en) Semiconductor substrate and method of manufacturing the same
EP0843346B1 (en) Method of manufacturing a semiconductor article
CN107667416B (zh) 制造绝缘体上半导体的方法
KR20100039216A (ko) 보강재가 적용된 변형된 물질층의 완화
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
JP4856544B2 (ja) 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成
US7642179B2 (en) Semiconductor substrate and manufacturing method for the same
JP4636110B2 (ja) Ｓｏｉ基板の製造方法
TW201301371A (zh) 半導體底材及其製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
TW201301372A (zh) 半導體底材及其製造方法
WO2012175561A1 (en) Method for transferring a layer of semiconductor, and substrate comprising a confinement structure
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
CN103794694B (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
TW201301506A (zh) 製造含有多孔矽之半導體底材之方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法