CN103794694B - 具有拉伸应变的硅基锗薄膜及其制备方法 - Google Patents

具有拉伸应变的硅基锗薄膜及其制备方法 Download PDF

Info

Publication number
CN103794694B
CN103794694B CN201410026810.4A CN201410026810A CN103794694B CN 103794694 B CN103794694 B CN 103794694B CN 201410026810 A CN201410026810 A CN 201410026810A CN 103794694 B CN103794694 B CN 103794694B
Authority
CN
China
Prior art keywords
thin film
layer
silicon
film
cushion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410026810.4A
Other languages
English (en)
Other versions
CN103794694A (zh
Inventor
叶辉
夏亮
张诗雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201410026810.4A priority Critical patent/CN103794694B/zh
Publication of CN103794694A publication Critical patent/CN103794694A/zh
Application granted granted Critical
Publication of CN103794694B publication Critical patent/CN103794694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种采用外延技术在硅衬底上生长具有大拉伸应变Ge的方法，在Si衬底上外延生长Ge薄膜作为基底，继而生长成分渐变式InxGa1‑xAs缓冲层，以增加顶层结构的晶格常数，接着在此结构上生长高质量Ge膜，得到具有大拉伸应变的Ge薄膜。本发明在硅衬底上生长Ge缓冲层和InxGa1‑xAs缓冲层使得缓冲层顶层结构的晶格常数略大于Ge薄膜层的晶格常数，从而在硅衬底上制备得到具有拉伸应变的硅基锗薄膜，该硅基锗薄膜的拉伸应变可以达到2.0%，能够使Ge薄膜应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，有利于光电子的应用，且基于硅衬底，可充分利用发展已很成熟的硅集成工艺，工艺简单、进一步降低制作成本。

Description

具有拉伸应变的硅基锗薄膜及其制备方法
技术领域
本发明涉及硅光电子领域，具体涉及一种具有拉伸应变的硅基锗薄膜及其制备方法。
背景技术
在过去的半个世纪，硅基微电子器件的研制取得了惊人的成果，以此为基础的微电子产业迅速成长为世界上规模最庞大、最具有生命力的产业之一，并引爆了现今的信息时代。
相比于成熟的硅基微电子发展，硅基光电子及器件的发展还刚刚开始，其中与硅材料兼容的发光材料的缺乏成为了关键问题。硅材料具有间接带隙半导体的特点，其发光效率很低，关键在于寻找方法来突破硅低辐射复合速率的限制，或者找到与硅兼容的材料，使得在硅基上制造光电集成器件成为可能。因此近年来，具有拉伸应变的锗（Ge）的发现使硅基光电集成方向的研究有了很大的进展。
从理论上讲，Ge的能带结构会随着应变的大小而产生变化，Ge在1.7%双轴拉伸应变的条件下，由于Γ谷的收缩速率比L谷快，两者的能量差会相继减小直到Ge变成直接带隙半导体材料。直接带隙的Ge有望用作Ⅳ族激光器的增益介质，是硅光电子学中的重要材料。
具有拉伸应变的Ge优势众多，前景广阔，但由于连续生长Ge膜的需要，其衬底材料的晶格常数必须足够大，因此使得Ge转变成直接带隙材料所需拉伸应变大小的条件很难满足。如今，很多研究都致力于达到较大的拉伸应变，或使得Ge具有直接带隙半导体材料的特性。美国麻省理工学院的Kimirling提出通过重n掺杂引入自由电子，使其迅速填满L谷，从而提高Ge自发辐射复合的几率。Ge薄膜结构本身的设计也是提高Ge薄膜的拉伸应变的重要方法之一，其中包括在GaAs（砷化镓）衬底上利用弛豫的InxGa1-xAs（铟镓砷）缓冲层来获得具有1.55%拉伸应变的Ge，还包括利用Si与Ge不同的热膨胀系数，从而使得在Si上直接生长的Ge获得0.3%的拉伸应变。但这些方法所得到的Ge的拉伸应变都在1.7%以下，无法使Ge转化为直接带隙半导体材料，尤其是在硅衬底上直接生长的Ge薄膜的拉伸应变最高才达到0.3%。
发明内容
针对现有的硅基Ge薄膜的拉升应变差的问题，本发明提供了一种具有拉伸应变的硅基锗薄膜及其制备方法。
一种具有拉伸应变的硅基锗薄膜，由下至上依次包括：硅衬底、Ge缓冲层、InxGa1-xAs缓冲层和Ge应变层。
本发明在硅衬底上生长Ge缓冲层和InxGa1-xAs缓冲层使衬底的晶格常数比Ge薄膜层的晶格常数略大，从而制备得到具有拉伸应变的硅基锗薄膜，该硅基锗薄膜的拉伸应变可以达到2.0%，能够使Ge薄膜应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，有利于光电子的应用，且基于硅衬底，可充分利用发展已很成熟的硅集成工艺，工艺简单、进一步降低制作成本低。
所述的Ge缓冲层从下至上依次包括30～50nm的低温Ge层和500nm～2μm的高温Ge层。
由于Ge与Si的晶格不匹配，因此先在硅衬底上生长一层低温Ge薄膜，由于生长低温Ge时，温度较低，Ge与Si的晶格失配能充分释放，因此在低温Ge薄膜上能够生长得到高质量的，缺陷很少的高温Ge薄膜。当低温锗薄膜厚度在30～50nm的范围内，在后续高温锗薄膜中能够出现较少的结构缺陷，该低温层起到了成分互混以及结构弛豫的作用，能够将界面处的缺陷在该层得到弛豫，高温锗层充当了InGaAs层的缓冲层，500nm～2μm的厚度能够保持结构完整，应变弛豫。作为优选，所述高温Ge薄膜的厚度为1～2μm。
所述InxGa1-xAs缓冲层包括若干层InxGa1-xAs薄膜，从下至上x逐渐增大，且各层InxGa1-xAs薄膜的厚度均为150～200nm。
缓冲层薄膜选择该厚度是为了使每层InxGa1-xAs缓冲层达到最大弛豫。InxGa1-xAs薄膜中In（铟）含量越高，晶格常数越大，这样依次逐层叠加，使InxGa1-xAs缓冲层中处于最上层的InxGa1-xAs薄膜的晶格常数结晶略大于Ge的晶格常数，从而使得后续生长的Ge产生应变。
所述InxGa1-xAs缓冲层中相邻两层InxGa1-xAs薄膜对应的x的取值相差0.05～0.25。
选择较小的x差值能够保证在各层之间有较小的晶格常数变化，从而避免在成分渐变式薄膜InxGa1-xAs的制备过程中引入过多的缺陷。为提高逐层制备得到高质量的InxGa1-xAs薄膜，作为优选，所述InxGa1-xAs缓冲层中相邻两层InxGa1-xAs薄膜对应的x的取值相差0.05～0.1。
所述x为0～0.4。InxGa1-xAs的晶格常数与In含量x的关系为：a=5.6533+0.4050x，x范围设置为了使缓冲层与Ge缓冲层的晶格常数更好匹配以及使得Ge应变层得到更大的拉伸应变。
所述Ge应变层的厚度为10nm～500nm。Ge应变层为硅基锗薄膜的功能层，所有器件的功能均基于该层实现，因此理论上在半导体器件技术领域的范围内，希望该层厚度较大。但是由于Ge应变层的拉伸应变产生的原因是缓冲层顶层的晶格常数略大于Ge应变层从而产生的，缓冲层顶层对Ge应变层的拉伸应变受到厚度限定，当Ge应变层太厚时，缓冲层顶层对Ge应变层的拉伸应失效，即认为Ge应变层的拉伸应变释放。本发明的硅基锗薄膜中Ge应变层的厚度最高可达500nm。
所述硅基锗薄膜还包括位于Ge应变层上的硅薄膜，所述硅薄膜的厚度为100nm～200nm。该层主要其保护作用，防止Ge应变层与空气接触发生氧化，且能够有效消除Ge应变层的表面态。从器件集成度的角度考虑，理论上希望个膜层的厚度尽可能小，作为优选，所述硅薄膜的厚度为500～100nm。
一种具有拉伸应变的硅基锗薄膜的制备方法，包括：
（1）依次在清洗后的硅衬底上生长一层低温Ge薄膜和一层高温Ge薄膜作为Ge缓冲层，且待低温Ge薄膜厚度达到30nm～50nm时停止生长，待高温Ge薄膜厚度达到500nm～2μm停止镀膜；
（2）在高温Ge薄膜上生长若干层厚度为150～200nm的InxGa1-xAs薄膜作为生长应变锗薄膜的InxGa1-xAs缓冲层，且由下至上x逐渐增大，相邻两层InxGa1-xAs薄膜对应的x的差值为0.05～0.25；
（3）在InxGa1-xAs缓冲层生长Ge薄膜作为Ge应变层，待Ge薄膜的厚度达到10nm～500nm时停止生长。
所有的薄膜生长可以采用分子束外延或金属有机物化学气相沉积的方法制备，根据制备方式的不同，选择不同形式的原材料，如分子束外延生长时，可以选择固态的Si，Ge，In等源，所用Si，Ge，In材料的纯度大于99.99%。
本发明的硅基锗薄膜的拉伸应变的大小与Ge缓冲层、InxGa1-xAs缓冲层和Ge应变层的成分及各膜层的制备工艺有关，可通过调控Ge缓冲层、InxGa1-xAs缓冲层和Ge应变层的厚度，以及InxGa1-xAs缓冲层中各层InxGa1-xAs薄膜的厚度和各层组成的变化梯度，达到调节硅衬底上Ge薄膜的拉伸应变的大小。
作为优选，所述硅基锗薄膜的制备方法中还在Ge应变层上生长一层厚度为50nm～200nm的硅薄膜。
作为优选，所述的步骤（1）中的清洗硅片采用RCA清洗法，使用时并用氮气吹干即可，具体RCA清洗法步骤如下：
（1-1）用丙酮溶液超声清洗5～20分钟，后用去离子水反复冲洗，以去除硅片表面的有机物残留；
（1-2）将硅片放入异丙醇溶液超声清洗5～20分钟，后用去离子水反复冲洗，以去除硅片表面的丙酮残留；
（1-3）将硅片放入氨水、双氧水和水混合溶液中（体积比为1:1:5）煮沸10～20分钟，后用去离子水反复冲洗，附着在硅片表面的颗粒将在该混合溶液中被清除；
（1-4）将硅片放入质量百分比为4%的HF溶液中浸泡1分钟，后用去离子水反复冲洗。硅片表面的自然氧化层将被去除；
（1-5）将硅片放入双氧水和浓硫酸的混合溶液中（双氧水和浓硫酸的体积比为1:3）煮沸10～20分钟，后用去离子水反复冲洗；
（1-6）重复（4）（5）步骤，使最终的Si片表面尽可能优质。
所述的x的取值为0～0.4。
所述步骤（1）中低温Ge薄膜的生长温度为300～500℃，高温Ge薄膜的生长温度为500～800℃。本发明所述的生长温度指薄膜生长过程中衬底的温度。
所述步骤（3）中Ge薄膜的生长温度为500～800℃，Ge材料蒸发速率为0.1～10nm/min。在此温度下生长Ge应变层是为了符合锗二维生长的成核热力学与生长动力学的需要，如果生长温度过高，就能使薄膜中存在成分互混，影响材料纯度，且将造成表面粗糙度增加；如果生长温度过低，将会由于原子迁移能量不足而同样影响薄膜的质量。
同现有技术相比，本发明的有益效果体现在：
本发明是在IV族的硅衬底上获得大拉伸应变的Ge薄膜，在硅衬底上生长Ge缓冲层和InxGa1-xAs缓冲层使得缓冲层顶层结构的晶格常数略大于Ge薄膜层的晶格常数，使得后续生长的Ge薄膜具有大拉伸应变并且缺陷较少，从而在硅衬底上制备得到具有拉伸应变的硅基锗薄膜，该硅基锗薄膜的拉伸应变可以达到2.0%，能够使Ge薄膜应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，有利于光电子的应用，且基于硅衬底，可充分利用发展已很成熟的硅集成工艺，工艺简单、进一步降低制作成本低。
附图说明
图1为在具有拉伸应变的硅基锗薄膜的结构示意图。
具体实施方式
下面将结合具体实施例和附图对本发明进行详细说明。
实施例1
一种具有拉伸应变的硅基锗薄膜的制备方法，包括：
（1）依次在清洗后的硅衬底上用分子束外延（MBE）的方法生长一层低温Ge薄膜和一层高温Ge薄膜作为Ge缓冲层，且待低温Ge薄膜厚度达到30nm停止生长，待高温Ge薄膜厚度达到1μm时停止镀膜；
（2）在高温Ge薄膜上用分子束外延的方法生长若干层厚度为200nm的InxGa1-xAs薄膜作为InxGa1-xAs缓冲层，且由下至上x逐渐增大，相邻两层InxGa1-xAs薄膜对应的x的差值为0.1；
本实施例中x的取值范围为0～0.4，即本实施例中InxGa1-xAs缓冲层包括5层InxGa1-xAs薄膜，各层组分从下至上依次为GaAs，In0.1Ga0.9As，In0.2Ga0.8As、In0.3Ga0.7As和In0.4Ga0.6As。
步骤（2）中所制得的样品上用分子束外延的方法生长成分渐变式InXGal一XAs缓冲层，以增加顶层InxGa1-xAs薄膜的晶格常数。通过改变In的蒸发温度从而控制In的蒸发速率，改变InxGa1-xAs薄膜中In的含量。在成分渐变式InxGa1-xAs缓冲层的生长过程中，In含量逐层增加10%，直到含量达到40%时生长完毕。其中，每一层InxGa1-xAs薄膜生长温度为360～380℃。每沉积一层InxGa1-xAs薄膜后均对沉积后的薄膜进行退火处理，退火温度为520～540℃，退火时间20分钟，通过退火处理可以使应变能得到释放，减少缺陷使得结构更加优化，接着进行下一层InxGa1-xAs薄膜的生长。其中，为保证缓冲层的弛豫，本实施例中每层厚度均为200nm。
（3）在InxGa1-xAs缓冲层外延生成Ge薄膜作为Ge应变层，待Ge薄膜的厚度达到100nm时停止生长；
（4）在Ge薄膜应变层生长一层厚度为100nm的硅（Si）薄膜。
步骤（1）中低温Ge薄膜的生长温度为450℃，高温Ge薄膜的生长温度为650℃。另外，生长低温Ge薄膜的和高温Ge薄膜时Ge源的温度均为1300℃，且蒸发速率为1nm/min。
步骤（3）中Ge薄膜的生长温度为600℃，Ge材料蒸发速率为0.1～10nm/min。
由以上方法制备得到的具有拉伸应变的硅基锗薄膜，由下至上依次包括：硅衬底1、Ge缓冲层2、InxGa1-xAs缓冲层3、Ge应变层4和硅薄膜5。其中Ge缓冲层从下至上依次包括30nm的低温Ge层21和1μm高温Ge层22。InxGa1-xAs缓冲层包括若干层InxGa1-xAs薄膜，相邻两层InxGa1-xAs薄膜对应的x的取值相差0.1，且x从下至上依次增加（本实施例为5层，x为0～0.4，各层依次为0、0.对应的x的取值分别为0、0.1、0.2、0.3、0.4），且各层InxGa1-xAs薄膜的厚度均为200nm。Ge应变层4的厚度为200nm，硅薄膜5的厚度为100nm。
本实施例的具有拉伸应变的硅基锗薄膜的拉伸应变能够达到2.0%。
实施例2
一种具有拉伸应变的硅基锗薄膜的制备方法，包括：
（1）依次在清洗后的硅衬底上利用金属有机物化学气相沉积法（MOCVD）生长一层低温Ge薄膜和一层高温Ge薄膜作为Ge缓冲层，且待低温Ge薄膜厚度达到50nm停止生长，待高温Ge薄膜厚度达到2μm时停止镀膜；
（2）在高温Ge薄膜采用金属有机物化学气相沉积法生长若干层厚度为150nm的InxGa1-xAs薄膜作为InxGa1-xAs缓冲层，且由下至上x逐渐增大，相邻两层InxGa1-xAs薄膜对应的x的差值为0.05；
本实施例中x的取值范围为0～0.4，即本实施例中InxGa1-xAs缓冲层包括9层InxGa1-xAs薄膜，各层组分从下至上依次为GaAs，In0.05Ga0.95As，In0.1Ga0.9As，In0.15Ga0.85As，In0.2Ga0.8As，In0.25Ga0.75As，In0.3Ga0.7As，In0.35Ga065As和In0.4Ga0.6As。
步骤（2）中所制得的样品上生长成分渐变式InxGa1-xAs缓冲层，以增加顶层结构的晶格常数。通过改变In的蒸发温度从而控制In的蒸发速率，改变InxGa1-xAs薄膜中In的含量。在成分渐变式InxGa1-xAs缓冲层的生长过程中，In含量逐层增加5%，直到含量达到40%时生长完毕。其中，每一层InxGa1-xAs薄膜生长温度为360～380℃。每沉积一层InxGa1-xAs薄膜后均对沉积后的薄膜进行退火处理，退火温度为520-540℃，退火时间20分钟，通过退火处理可以使应变能得到释放，减少缺陷使得结构更加优化，接着进行下一层InxGa1-xAs薄膜的生长。其中，为保证缓冲层的弛豫，本实施例中每层厚度均为150nm。
（3）在InxGa1-xAs缓冲层上采用金属有机物化学气相沉积法外延生长Ge薄膜作为Ge应变层，待Ge薄膜的厚度达到200nm时停止生长；
（4）在Ge薄膜应变层上采用金属有机物化学气相沉积法生长一层厚度为50nm的硅（Si）薄膜。
步骤（1）中低温Ge薄膜的生长温度为450℃，高温Ge薄膜的生长温度为650℃。另外，生长低温Ge薄膜的和高温Ge薄膜时Ge源的温度均为1300℃，且蒸发速率为1nm/min。
步骤（3）中Ge薄膜的生长温度为600℃，Ge材料蒸发速率为0.1～10nm/min。
由以上方法制备得到的具有拉伸应变的硅基锗薄膜，由下至上依次包括：硅衬底1、Ge缓冲层2、InxGa1-xAs缓冲层3、Ge应变层4和硅薄膜5。其中Ge缓冲层从下至上依次包括50nm的低温Ge层21和2μm高温Ge层22。InxGa1-xAs缓冲层包括若干层InxGa1-xAs薄膜，相邻两层InxGa1-xAs薄膜对应的x的取值相差0.05，且x从下至上依次增加（本实施例为9层，x为0～0.4，各层依次为0、0.对应的x的取值分别为0、0.05、0.1、0.15、0.2、0.25、0.3、0.35、0.4），且各层InxGa1-xAs薄膜的厚度均为150nm。Ge应变层4的厚度为200nm，硅薄膜5的厚度为50nm。
本实施例的具有拉伸应变的硅基锗薄膜的拉伸应变也能够达到2.0%。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种具有拉伸应变的硅基锗薄膜，其特征在于，由下至上依次包括：硅衬底、Ge缓冲层、InxGa1-xAs缓冲层和Ge应变层；
所述的Ge缓冲层从下至上依次包括30～50nm的低温Ge层和500nm～2μm的高温Ge层；
所述InxGa1-xAs缓冲层包括若干层InxGa1-xAs薄膜，从下至上x逐渐增大，且各层InxGa1-xAs薄膜的厚度均为150～200nm；
所述Ge应变层的厚度为10nm～500nm；
所述硅基锗薄膜制备方法，包括：
(1)依次在清洗后的硅衬底上生长一层低温Ge薄膜和一层高温Ge薄膜作为Ge缓冲层，且待低温Ge薄膜厚度达到30nm～50nm时停止生长，待高温Ge薄膜厚度达到500nm～2μm停止镀膜；
(2)在高温Ge薄膜上生长若干层厚度为150～200nm的InxGa1-xAs薄膜作为生长应变锗薄膜的InxGa1-xAs缓冲层，且由下至上x逐渐增大，相邻两层InxGa1-xAs薄膜对应的x的差值为0.05～0.25；
(3)在InxGa1-xAs缓冲层生长Ge薄膜作为Ge应变层，待Ge薄膜的厚度达到10nm～500nm时停止生长。
2.如权利要求1所述的具有拉伸应变的硅基锗薄膜，其特征在于，所述x为0～0.4。
3.如权利要求1所述的具有拉伸应变的硅基锗薄膜，其特征在于，所述硅基锗薄膜还包括位于Ge应变层上的硅薄膜，所述硅薄膜的厚度为50nm～200nm。
4.如权利要求1所述的具有拉伸应变的硅基锗薄膜，其特征在于，所述步骤(1)中低温Ge薄膜的生长温度为300～500℃，高温Ge薄膜的生长温度为500～800℃。
5.如权利要求4所述的具有拉伸应变的硅基锗薄膜，其特征在于，所述步骤(3)中Ge薄膜的生长温度为500～800℃，Ge材料蒸发速率为0.1～10nm/min。
CN201410026810.4A 2014-01-21 2014-01-21 具有拉伸应变的硅基锗薄膜及其制备方法 Active CN103794694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410026810.4A CN103794694B (zh) 2014-01-21 2014-01-21 具有拉伸应变的硅基锗薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410026810.4A CN103794694B (zh) 2014-01-21 2014-01-21 具有拉伸应变的硅基锗薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN103794694A CN103794694A (zh) 2014-05-14
CN103794694B true CN103794694B (zh) 2017-01-11

Family

ID=50670182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410026810.4A Active CN103794694B (zh) 2014-01-21 2014-01-21 具有拉伸应变的硅基锗薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN103794694B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7157162B2 (ja) 2017-09-18 2022-10-19 タンペレ ユニバーシティ ファンデーション エスアール． 半導体多層構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681430B (zh) * 2015-02-15 2017-09-29 福建工程学院 一种提高锗薄膜张应变的制备方法
WO2018231149A1 (en) * 2017-06-16 2018-12-20 Nanyang Technological University Method of facilitating straining of a semiconductor element for semiconductor fabrication, semiconductor platform obtained by the method, and optoelectronic device comprising the semiconductor platform

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728249A (zh) * 2009-11-20 2010-06-09 清华大学 硅片上外延化合物半导体材料的过渡层单晶制备方法
CN101866835A (zh) * 2010-05-19 2010-10-20 中国科学院半导体研究所 一种高锗组分锗硅虚衬底的制备方法
CN202616233U (zh) * 2012-05-15 2012-12-19 深圳信息职业技术学院 张应变锗薄膜外延结构
CN203055915U (zh) * 2012-12-11 2013-07-10 深圳信息职业技术学院 张应变锗薄膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728249A (zh) * 2009-11-20 2010-06-09 清华大学 硅片上外延化合物半导体材料的过渡层单晶制备方法
CN101866835A (zh) * 2010-05-19 2010-10-20 中国科学院半导体研究所 一种高锗组分锗硅虚衬底的制备方法
CN202616233U (zh) * 2012-05-15 2012-12-19 深圳信息职业技术学院 张应变锗薄膜外延结构
CN203055915U (zh) * 2012-12-11 2013-07-10 深圳信息职业技术学院 张应变锗薄膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7157162B2 (ja) 2017-09-18 2022-10-19 タンペレ ユニバーシティ ファンデーション エスアール． 半導体多層構造

Also Published As

Publication number Publication date
CN103794694A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
ES2363089T3 (es) Método para producir sustratos de ge virtuales para la integración iii/v sobre si (001).
Tomioka et al. Selective-area growth of vertically aligned GaAs and GaAs/AlGaAs core–shell nanowires on Si (111) substrate
US20140077240A1 (en) Iv material photonic device on dbr
CN102386246B (zh) 一种p型导电氧化锌薄膜材料及制备方法
CN107342535B (zh) 基于GeSn/SiGeSn材料的应变多量子阱激光器及其制作方法
DE112010003140T5 (de) Siliziumwafer-basierte Struktur für Heterostruktur-Solarzellen
CN112599648B (zh) 基于h-BN的V型隧穿结LED外延结构及其制备方法
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN103794694B (zh) 具有拉伸应变的硅基锗薄膜及其制备方法
Sundaram et al. Large‐Area van der Waals Epitaxial Growth of Vertical III‐Nitride Nanodevice Structures on Layered Boron Nitride
CN105122473A (zh) 光电子半导体芯片及其制造方法
US9245748B2 (en) Methods for growing III-V materials on a non III-V material substrate
TWI613832B (zh) 在矽基質上形成鍺層之方法及包含鍺層之光伏裝置
CN103903966A (zh) 基于斜切硅衬底的超高密度锗硅量子点的制备方法
US8053263B2 (en) Method of manufacturing semiconductor light emitting device
WO2012029216A1 (ja) 化合物半導体の製造方法
CN116314515A (zh) 发光二极管外延片及其制备方法、发光二极管
TWI398558B (zh) 氮化鎵立體磊晶結構及其製作方法
CN113328016B (zh) 一种AlInGaN紫外发光器件及其制备方法
CN109065675A (zh) 一种氮化镓基发光二极管外延片及其生长方法
JP6238360B2 (ja) ナノ構造の製造方法
TWI313026B (en) Multi layer compound semiconductor solar photovoltaic device and its growing method
CN104037285B (zh) 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
Williams et al. Vapor-liquid-solid growth of cadmium telluride nanowires by close-space-sublimation for photovoltaic applications
TW201301372A (zh) 半導體底材及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant