CN101728249A - 硅片上外延化合物半导体材料的过渡层单晶制备方法 - Google Patents
硅片上外延化合物半导体材料的过渡层单晶制备方法 Download PDFInfo
- Publication number
- CN101728249A CN101728249A CN200910238450A CN200910238450A CN101728249A CN 101728249 A CN101728249 A CN 101728249A CN 200910238450 A CN200910238450 A CN 200910238450A CN 200910238450 A CN200910238450 A CN 200910238450A CN 101728249 A CN101728249 A CN 101728249A
- Authority
- CN
- China
- Prior art keywords
- film
- layer
- single crystal
- strain
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
用于硅片上外延化合物半导体材料过渡层单晶的制备方法。该方法是在硅片上先外延一层压缩应变的Si1-xGex(0＜x≤1)层，通过湿法的化学或电化学腐蚀将其制作成多孔结构的薄膜，在适当的氢气氛下退火，使得多孔结构层完全弛豫，并使表面的微孔闭合成为完全弛豫的Si1-xGex(0＜x≤1)准单晶层，在准单晶层上外延Si1-xGex(0＜x≤1)薄膜，得到单晶过渡层。该单晶过渡层的晶格常数由薄膜中Ge的组分决定，除了适于外延生长结构与晶格常数相近的化合物半导体材料外，也适于外延生长应变Si，应变Si1-xGex，应变Ge或弛豫的Si1-xGex，弛豫的Ge薄膜。
Description
技术领域
本发明属于半导体薄膜材料制备技术，特别涉及在硅片上外延化合物半导体材料单晶过渡层的制备方法。
背景技术
为了进一步提高器件的载流子迁移率，采用化合物半导体材料制作器件和集成电路成为一种选择。但与硅材料相比，化合物半导体材料(如III-V族材料)又存在着资源少、价格高、工艺难度大、机械强度低、热导率低等诸多问题。因此，用化合物半导体材料制作的器件和集成电路目前只能应用于军事、航空航天、微波通信等高端领域。
在硅衬底上外延化合物半导体单晶薄膜被认为是有前途的技术路线，因为：1)硅工艺成熟；2)硅片的直径大，便于大规模生产，降低成本；3)可以实现化合物器件与硅器件集成。
但硅与化合物半导体材料间存在晶格失配，直接在硅上生长化合物半导体材料会导致大量位错线和缺陷的产生，影响到器件的性质。一种解决方案是通过弛豫的不同Ge组分单晶Si1-xGex(0＜x≤1)薄膜过渡层来实现化合物半导体材料的生长。
目前主要采用的方法有两种：1)组分梯度增加生长技术；2)深宽比限制异质外延技术。
组分梯度增加生长技术是利用低失配界面阻止了位错的成核，位错线的滑移使得应力不断地被缓慢释放，反平行的Burers矢量将位错湮灭。该方法的问题是：1)过渡层太厚，锗组分从0到1需要10μm的厚度；2)表面粗糙度太大，总带有十字交叉线；3)外延生长时间过长不利于生产。
高宽比限制异质外延技术是利用在硅上制作较高的深宽比氧化硅槽壁限制位错继续向上生长。该方法的问题是：过渡层也需要几微米厚。
为了制备弛豫的Si1-xGex(0＜x≤1)单晶过渡层，本发明提出先在硅片上外延压缩应变的Si1-xGex(0＜x≤1)单晶，再将其制备成纳米级多孔结构的薄膜，通过氢气退火处理，使应力得到释放，位错等缺陷被限制在多孔层中，多孔结构的表面微孔闭合，在多孔层的上表面形成完全弛豫的Si1-xGex(0＜x≤1)准单晶层，再经过外延便可以得到弛豫的Si1-xGex(0＜x≤1)单晶过渡层。
发明内容
本发明的目的是提供一种用于硅片上外延化合物半导体材料单晶过渡层的方法。
其特征在于，所述半导体材料的单晶过渡层是在p型硅衬底1上外延一层具有压缩应变的Si1-xGex(0＜x≤1)单晶层2，通过化学或电化学腐蚀将该Si1-xGex单晶层2制备成多孔结构的薄膜3，通过氢气退火，使多孔薄膜3中的应力得到了释放，转变为完全弛豫的多孔薄膜4，完全弛豫的多孔薄膜4的上表面微孔在退火的作用下闭合，形成了一层完全弛豫的Si1-xGex准单晶层5，再经过Si1-xGex(0＜x≤1)外延，便得到Si1-xGex(0＜x≤1)单晶过渡层6。
所述p型硅衬底1是直拉法制作的具有(100)晶向的硅片，或者是(110)、(111)等晶向的硅片。
所述具有压缩应变的Si1-xGex单晶层2是采用外延工艺生长的一层p型单晶，单晶的Ge组分范围为20％～100％。
所述的化学或电化学腐蚀是指湿法的染色腐蚀或阳极氧化腐蚀，腐蚀液中含有氢氟酸(HF)或氢氟酸(HF)+氧化剂。腐蚀出的多孔结构薄膜3的孔隙率在20％～30％，多孔结构贯穿到硅的上表面，孔径几到几十纳米。
所述氢气退火工艺的温度须低于被处理的Si1-xGex(0＜x≤1)合金的熔点，并足以使多孔的应变薄膜3发生完全弛豫，形成薄膜4。退火工艺还将使薄膜4的上表面的微孔闭合，形成准单晶结构5。
所述的准单晶结构5是一种完全弛豫的薄膜，薄膜中的晶体有着相同的晶向和组分。
所述的单晶过渡层6可以是一层完全弛豫的Si1-xGex(0＜x≤1)单晶层，或是与准单晶结构5的组分不同的低应变单晶层。
所述过渡层单晶制备工艺步骤如下：
1)将p型硅片衬底1用市售RCA溶液进行清洗，去除表面沾污；
2)外延生长一层应变的p型Si1-xGex(0＜x≤1)单晶薄膜2；
3)采用湿法化学腐蚀或电化学腐蚀将该应变的Si1-xGex薄膜2制备成多孔结构的薄膜3；
4)氢气退火使得应变的多孔结构Si1-xGex薄膜3转变成完全弛豫的多孔结构Si1-xGex薄膜4，并使完全弛豫的多孔结构Si1-xGex薄膜4上表面的微孔闭合，形成准单晶结构5；
5)在准单晶结构5上外延生长一层单晶的Si1-xGex(0＜x≤1)过渡层6。
本发明的有益效果是利用在硅片上外延应变的Si1-xGex(0＜x≤1)单晶薄膜，并将其制备成纳米级的多孔层，通过适当的氢气退火，使多孔层完全弛豫，并形成准单晶结构，再通过外延生长得到Si1-xGex(0＜x≤1)单晶过渡层，克服了现有技术的缺陷。该单晶过渡层是完全弛豫的，或应变很小，适合在其上进行外延生长具有拉伸应变的应变Si，应变Ge或弛豫Ge，以及GaAs单晶层。由GaAs单晶外延层便可以向其它材料如InGaAs，AlGaAs等生长过渡，实现在硅片上生长高迁移率半导体材料。由应力产生的位错线和多孔结构留下的缺陷被限制在多孔层中，应力得到了释放，使得过渡层上的外延层适宜制作半导体器件。
附图说明
图1为在p型硅衬底上外延p型压缩应变的Si1-xGex(0＜x≤1)层结构示意图；
图2为将应变层腐蚀成多孔结构的示意图；
图3为将多孔结构经退火再结晶成表面准单晶结构的示意图；
图4为在准单晶结构上生长过渡层单晶的示意图。
图中，1-p型硅衬底；2-p型压缩应变的Si1-xGex(0＜x≤1)层；3-应变的多孔Si1-xGex(0＜x≤1)层结构薄膜；4-完全弛豫的多孔Si1-xGex(0＜x≤1)层薄膜；5-完全弛豫的Si1-xGex(0＜x≤1)准单晶层；6-Si1-xGex(0＜x≤1)单晶过渡层。
具体实施方式
本发明提供了一种用于硅片上外延化合物半导体材料的单晶过渡层工艺方法，下面结合附图对本发明予以说明。
所述的p型硅衬底和在其上外延生长的p型Si1-xGex(0＜x≤1)层如图1所示，此时的p型Si1-xGex(0＜x≤1)层具有压缩应变；通过湿法化学腐蚀或阳极氧化将应变层变为多孔的应变层如图2所示，其多孔结构贯穿到硅的上表面；在随后的氢气退火中，多孔的应变层发生弛豫，转变成完全弛豫的多孔结构，表面的微孔闭合，形成准单晶，准单晶层也是完全弛豫的，如图3所示；在准单晶的表面外延生长Si1-xGex(0＜x≤1)层，当外延的Si1-xGex组分与准单晶层的Ge组分相同时，便得到完全弛豫的Si1-xGex单晶层，如不同，便会有应力存在，Ge组分高于准单晶层的外延层将受到压缩应力，低于准单晶层的外延层将受到拉伸应力。一般控制过渡层单晶的Ge组分与准单晶相同。图4是准单晶结构上生长过渡层单晶的示意图。
实施例一
所述过渡层单晶制备方法步骤如下：
1)将p型硅片衬底用市售RCA溶液清洗，去除表面沾污，p型硅衬底采用直拉法(CZ)制作的具有(100)晶向的硅片；
2)外延生长一层应变的p型Si1-xGex层薄膜，Ge组分x＝20％；
3)以HF+HNO3为腐蚀液，HF/HNO3的比例为200∶1，湿法化学腐蚀将应变的Si0.8Ge0.2薄膜制备成多孔结构的薄膜，孔隙率控制在20％～30％；
4)800℃氢气退火15分钟，使得带有应变的多孔Si0.8Ge0.2薄膜转变成完全弛豫的多孔Si0.8Ge0.2薄膜，并使多孔Si0.8Ge0.2薄膜上表面的微孔闭合，形成准单晶结构；
5)在准单晶结构上外延生长一层Si0.8Ge0.2层过渡层单晶。
实施例二
所述过渡层单晶制备方法步骤如下：
1)将p型硅片衬底用市售RCA溶液清洗，去除表面沾污。p型硅衬底采用直拉法(CZ)制作的具有(100)晶向的硅片；
2)外延生长一层应变的p型Si1-xGex层薄膜，Ge组分x＝60％；
3)以HF+HNO3为腐蚀液，HF/HNO3的比例为400∶1，湿法化学腐蚀将应变的Si0.4Ge0.6薄膜制备成多孔结构的薄膜，孔隙率控制在20％～30％；
4)800℃氢气退火15分钟，使得带有应变的多孔Si0.4Ge0.6薄膜转变成完全弛豫的多孔Si0.4Ge0.6薄膜，并使多孔Si0.4Ge0.6薄膜上表面的微孔闭合，形成准单晶结构；
5)在准单晶结构上外延生长一层Si0.4Ge0.6层过渡层单晶。
实施例三
所述过渡层单晶制备方法步骤如下：
1)将p型硅片衬底用市售RCA溶液清洗，去除表面沾污。p型硅衬底采用直拉法(CZ)制作的具有(100)晶向的硅片；
2)外延生长一层应变的p型Si1-xGex层薄膜，Ge组分x＝100％，以下用Ge表示；
3)以HF+HNO3为腐蚀液，HF/HNO3的比例为500∶1，湿法化学腐蚀将应变的Ge薄膜制备成多孔结构的薄膜，孔隙率控制在20％～30％；
4)750℃氢气退火15分钟，使得带有应变的多孔Ge薄膜转变成完全弛豫的多孔Ge薄膜，并使多孔Gei薄膜上表面的微孔闭合，形成准单晶结构；
5)在准单晶结构上外延生长一层Ge过渡层单晶。
Claims (2)
1.在硅片上外延化合物半导体材料的单晶过渡层方法，其特征在于，所述过渡层单晶制备工艺步骤如下：
步骤(1)，将p型硅衬底(1)用市售的RCA溶液进行清洗，去除表面沾污，所述p型硅衬底通常是直拉法制作的具有(100)晶向的硅片，或者是(110)、(111)等晶向的硅片；
步骤(2)，外延生长一层压缩应变的p型Si1-xGex单晶薄膜(2)，所述具有压缩应变的Si1-xGex单晶层是采用外延工艺生长的一层p型单晶，单晶的Ge组分为20％～100％；
步骤(3)，通过湿法化学腐蚀或电化学腐蚀将应变的Si1-xGex层薄膜(2)制备成多孔结构的薄膜(3)，所述的化学或电化学腐蚀是指湿法的染色腐蚀或阳极氧化腐蚀，腐蚀液中含有氢氟酸(HF)和氧化剂，腐蚀出的多孔结构薄膜3的孔隙率在20％～30％，多孔结构贯穿到硅的上表面；
步骤(4)，氢气退火使得应变的多孔结构Si1-xGex薄膜(3)，转变成完全弛豫的多孔结构Si1-xGex薄膜(4)，所述氢气退火工艺的温度低于被处理的Si1-xGex合金的熔点，并足以使多孔的应变薄膜发生完全弛豫，形成薄膜(4)，退火工艺还将使薄膜的上表面的微孔闭合，形成准单晶结构(5)，所述的准单晶结构是一层具有相同Ge组分和晶向的薄膜；
步骤(5)，在准单晶结构(5)上外延生长一层单晶的Si1-xGex过渡层(6)，所述的单晶过渡层是一层完全弛豫的Si1-xGex单晶层，或与准单晶结构(5)的组分不同的低应变单晶过渡层。
2.根据权利要求1所述的Si1-xGex单晶薄膜，其特征在于，当Si1-xGex单晶薄膜中Ge组分x＝1时，该薄膜是指纯Ge单晶薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102384503A CN101728249B (zh) | 2009-11-20 | 2009-11-20 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102384503A CN101728249B (zh) | 2009-11-20 | 2009-11-20 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728249A true CN101728249A (zh) | 2010-06-09 |
| CN101728249B CN101728249B (zh) | 2011-09-14 |
Family
ID=42448912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102384503A Active CN101728249B (zh) | 2009-11-20 | 2009-11-20 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728249B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064186A (zh) * | 2010-11-15 | 2011-05-18 | 王楚雯 | 半导体结构及其形成方法 |
| CN102184940A (zh) * | 2011-03-30 | 2011-09-14 | 清华大学 | 半导体结构及其形成方法 |
| CN103794694A (zh) * | 2014-01-21 | 2014-05-14 | 浙江大学 | 具有拉伸应变的硅基锗薄膜及其制备方法 |
| CN105185692A (zh) * | 2014-03-20 | 2015-12-23 | 三星电子株式会社 | 应变弛豫方法、形成半导体层和半导体器件的方法 |
| CN105789026A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 衬底结构及其制造方法 |
| CN107706740A (zh) * | 2017-09-29 | 2018-02-16 | 长春理工大学 | 一种采用电化学腐蚀技术来制作InP基SLD 电流非注入吸收区的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442105B1 (ko) * | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 소이형 기판 형성 방법 |
| CN101459061B (zh) * | 2009-01-07 | 2011-03-30 | 清华大学 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
-
2009
- 2009-11-20 CN CN2009102384503A patent/CN101728249B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064186A (zh) * | 2010-11-15 | 2011-05-18 | 王楚雯 | 半导体结构及其形成方法 |
| CN102184940A (zh) * | 2011-03-30 | 2011-09-14 | 清华大学 | 半导体结构及其形成方法 |
| CN102184940B (zh) * | 2011-03-30 | 2014-01-08 | 清华大学 | 半导体结构及其形成方法 |
| CN103794694A (zh) * | 2014-01-21 | 2014-05-14 | 浙江大学 | 具有拉伸应变的硅基锗薄膜及其制备方法 |
| CN103794694B (zh) * | 2014-01-21 | 2017-01-11 | 浙江大学 | 具有拉伸应变的硅基锗薄膜及其制备方法 |
| CN105185692A (zh) * | 2014-03-20 | 2015-12-23 | 三星电子株式会社 | 应变弛豫方法、形成半导体层和半导体器件的方法 |
| CN105185692B (zh) * | 2014-03-20 | 2019-07-19 | 三星电子株式会社 | 应变弛豫方法、形成半导体层和半导体器件的方法 |
| CN105789026A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 衬底结构及其制造方法 |
| CN107706740A (zh) * | 2017-09-29 | 2018-02-16 | 长春理工大学 | 一种采用电化学腐蚀技术来制作InP基SLD 电流非注入吸收区的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728249B (zh) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345624B1 (ko) | 반도체 부재의 제조 방법 및 태양 전지의 제조 방법 | |
| Werner et al. | From polycrystalline to single crystalline silicon on glass | |
| CN101728249B (zh) | 硅片上外延化合物半导体材料的单晶过渡层制备方法 | |
| US6602767B2 (en) | Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery | |
| JP5416212B2 (ja) | エピタキシャル層の成長によるデバイス形成 | |
| JP2012518290A (ja) | 半導体材料の薄層の形成 | |
| JPH10189924A (ja) | 半導体基材の製造方法、および太陽電池の製造方法 | |
| US10032870B2 (en) | Low defect III-V semiconductor template on porous silicon | |
| US7642179B2 (en) | Semiconductor substrate and manufacturing method for the same | |
| JP2962918B2 (ja) | シリコン薄膜の形成方法及び太陽電池の製造方法 | |
| US10176991B1 (en) | High-quality, single-crystalline silicon-germanium films | |
| US11574807B2 (en) | Process for manufacturing transferable thin layer | |
| JP2012182475A (ja) | シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 | |
| TWI451474B (zh) | 一種製作可轉移性晶體薄膜的方法 | |
| Hasegawa et al. | Critical effect of nanometer-size surface roughness of a porous Si seed layer on the defect density of epitaxial Si films for solar cells by rapid vapor deposition | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3245100B2 (ja) | 半導体素子の製造方法及び太陽電池の製造方法 | |
| Blanchard et al. | Engineering Pseudosubstrates with Porous Silicon Technology | |
| EP1385200B1 (en) | Method for making thin film devices intended for solar cells or SOI applications | |
| KR102131619B1 (ko) | 인화계 기판의 결정결함을 방지하기 위해 박막층을 형성하는 방법 | |
| Calabrese et al. | Towards III-V solar cells on Si: Improvement in the crystalline quality of Ge-on-Si virtual substrates through low porosity porous silicon buffer layer and annealing | |
| EP1220330A1 (en) | A method of producing a semiconductor layer on a substrate | |
| Schreiber et al. | III-V Epitaxy on Detachable Porous Germanium 4” Substrates | |
| JP2001351869A (ja) | シリコンウェーハおよびその製造方法 | |
| Goorsky et al. | Engineered Layer Transfer Substrates for Heterogeneous Integration of III-V Compound Semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |