CN101459061B - 一种弛豫薄SiGe虚拟衬底的制备方法 - Google Patents

一种弛豫薄SiGe虚拟衬底的制备方法 Download PDF

Info

Publication number
CN101459061B
CN101459061B CN2009100764245A CN200910076424A CN101459061B CN 101459061 B CN101459061 B CN 101459061B CN 2009100764245 A CN2009100764245 A CN 2009100764245A CN 200910076424 A CN200910076424 A CN 200910076424A CN 101459061 B CN101459061 B CN 101459061B
Authority
CN
China
Prior art keywords
relaxation
layer
thin
low
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100764245A
Other languages
English (en)
Other versions
CN101459061A (zh
Inventor
郭磊
王敬
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Cloud Electro Optics Technology Co ltd
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2009100764245A priority Critical patent/CN101459061B/zh
Publication of CN101459061A publication Critical patent/CN101459061A/zh
Application granted granted Critical
Publication of CN101459061B publication Critical patent/CN101459061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种弛豫薄SiGe虚拟衬底的制备方法,所述方法包括以下步骤:准备硅衬底;利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层;用LPCVD或PECVD低温淀积一层二氧化硅覆盖在所述薄锗硅层上;进行高温快速热退火,使所述薄锗硅层完全弛豫;去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。本发明在半导体硅衬底上通过综合采用低温减压外延,低温淀积氧化层,快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底,应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上,进一步提高CMOS器件的性能。

Description

一种弛豫薄SiGe虚拟衬底的制备方法 
技术领域
本发明涉及半导体材料技术领域,特别是涉及一种弛豫薄SiGe虚拟衬底的制备方法。 
背景技术
在半导体产业中,硅作为占据统治地位的半导体材料已经发展了几十年,表现出了良好的性能。然而,随着器件特征尺寸的不断缩小使单个晶体管尺寸逐渐达到物理和技术的双重极限,以硅作为沟道材料的CMOS器件的迁移率越来越低,已经无法满足器件性能不断提升的要求,因此就需要引入应变工程来提高硅材料的迁移率,或者是直接采用其它的迁移率比较高的材料如锗(Ge)来代替硅(Si)作为器件的沟道材料,而由于硅工艺及设备非常成熟,考虑成本与兼容性的要求,就需要以硅圆片做为载体仅在表面处使用新材料做为器件层。 
由于新材料的晶格常数往往与硅不同,存在晶格失配,因此就要开发新的技术,在硅衬底上得到高质量器件级的沟道材料层。虚拟衬底就是一种非常有前景的方法,它的原理是通过各种方法在硅上得到一层高质量的,与所需沟道材料性质差别比较小的膜层,做为新材料的“衬底”,在其上制备得高质量的沟道材料层。 
传统的制备虚拟衬底的方法主要是通过外延组分渐变的SiGe层得到高锗(Ge)含量且位错密度比较低的虚拟衬底,其缺点是SiGe层厚度比较大,导致加工时间长,成本高,同时由于Ge的热导率比硅低,不利于散热;表面粗糙度比较大,起伏严重,不利于高性能器件制备,需要化学机械抛光(CMP)才能得到比较平坦的表面,增加了工艺复杂性。 
发明内容
本发明要解决的问题是提供一种弛豫薄SiGe虚拟衬底的制备方法,以克服现有技术中SiGe层厚度比较大、表面粗糙度比较大的缺陷。 
为达到上述目的,本发明提供一种弛豫薄SiGe虚拟衬底的制备方法,所述方法包括以下步骤:准备硅衬底;利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层;用LPCVD或PECVD在所述薄锗硅层上低温淀积一层二氧化硅,用以保持薄锗硅层表面平坦性;进行高温快速热退火,使所述薄锗硅层完全弛豫;去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。 
其中,在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中,所述低温为小于500度的温度。 
其中,在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中,还包括: 
通过调节反应气体的流量比例与反应时间控制薄膜中的锗组分含量以及薄膜厚度。 
其中,在所述用LPCVD或PECVD在所述薄锗硅层上低温淀积一层二氧化硅,用以保持薄锗硅层表面平坦性的步骤中,所述低温为小于720度的温度,否则淀积得到的氧化层质量不好,不同的工艺采用的温度不同。 
其中,在所述进行高温快速热退火,使薄锗硅层完全弛豫的步骤中,所述高温为900度~1000度的温度,根据不同的Ge组分,其熔点不同,所用的退火温度也有差异,退火时间也不同。 
其中,在所述去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层的步骤之后,还包括:外延得到缺陷比较少,表面粗糙度比较低,应变度可调节的沟道材料层。 
与现有技术相比,本发明的技术方案具有如下优点: 
本发明在半导体硅衬底上通过综合采用低温减压外延,低温淀积氧化层,快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底,应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上,进一步提高CMOS器件的性能。 
附图说明
图1是本发明的一种弛豫薄SiGe虚拟衬底的制备方法的流程图。 
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。 
本发明的一种弛豫薄SiGe虚拟衬底的制备方法的流程如图1所示,该方法包括以下步骤: 
步骤s101,准备硅衬底,所述硅衬底为硅(Si)圆片。 
步骤s102,利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层。这一步中主要是两点:一个是低温,小于500度,锗硅材料的生长模式是二位层状生长,这样才能得到表面粗糙度比较低的锗硅薄膜;另一个是通过调节反应气体的流量比例与反应时间可以方便的控制薄膜中的锗(Ge)组分含量以及薄膜厚度,Ge含量不同可以使后续步骤中生长在虚拟衬底上的沟道材料层得到不同的应变度,进一步提高晶体管的性能,虚拟衬底厚度比较薄则有利于芯片的散热。通过这一方法,我们最后得到的是一层薄的,高锗含量,同时表面粗糙度比较低的未完全弛豫的锗硅层。在这一步中还可以结合其它方法降低薄膜中的缺陷密度,进一步提高虚拟衬底的质量。 
步骤s103,用LPCVD或PECVD低温淀积一层二氧化硅(SiO2)覆盖在所述薄锗硅层上。本实施例中,在外延生长出的锗硅(SiGe) 薄膜上利用LPCVD或PECVD低温(小于720度)淀积一层二氧化硅(SiO2)膜。低温淀积氧化硅层,主要是使锗硅层在接下来的高温弛豫过程中不会恶化表面粗糙度,保持锗硅薄膜表面的平坦性,同时由于锗(Ge)在高温下扩散很严重,会降低薄膜表面的锗含量,因此要低温淀积氧化层,减少锗的扩散。 
步骤s104,进行高温快速热退火,使所述薄锗硅层完全弛豫。本实施例采用快速热退火技术,一方面是采用高温处理(900度~1000度)使锗硅薄膜层完全弛豫,另一方面由于高温处理时间很短,可避免锗的大规模扩散,防止薄膜层表面锗浓度的降低。 
步骤s105,去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层,可以作为高质量的虚拟衬底。 
本发明在得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层之后,再通过外延的方法在它上面制备出缺陷比较少,表面粗糙度比较低,应变度可调节的沟道材料层,如应变锗(Ge)等。 
本发明在半导体硅衬底上通过综合采用低温减压外延,低温淀积氧化层,快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底,应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上,进一步提高CMOS器件的性能。 
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。 

Claims (6)

1.一种弛豫薄SiGe虚拟衬底的制备方法,其特征在于,所述方法包括以下步骤:
准备硅衬底;
利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层;
用LPCVD或PECVD在所述薄锗硅层上低温淀积一层二氧化硅,用以保持薄锗硅层表面平坦性;
进行高温快速热退火,使所述薄锗硅层完全弛豫;
去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。
2.如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法,其特征在于,在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中,所述低温为小于500度的温度。
3.如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法,其特征在于,在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中,还包括:
通过调节反应气体的流量比例与反应时间控制薄膜中的锗组分含量以及薄膜厚度。
4.如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法,其特征在于,在所述用LPCVD或PECVD在所述薄锗硅层上低温淀积一层二氧化硅,用以保持薄锗硅层表面平坦性的步骤中,所述低温为小于720度的温度。
5.如权利要求4所述弛豫薄SiGe虚拟衬底的制备方法,其特征在于,在所述进行高温快速热退火,使薄锗硅层完全弛豫的步骤中,所述高温为900度~1000度的温度。
6.如权利要求1至5任一项所述弛豫薄SiGe虚拟衬底的制备方法,其特征在于,在所述去掉氧化层,得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层的步骤之后,还包括:外延得到缺陷比较少,表面粗糙度比较低,应变度可调节的沟道材料层。
CN2009100764245A 2009-01-07 2009-01-07 一种弛豫薄SiGe虚拟衬底的制备方法 Active CN101459061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100764245A CN101459061B (zh) 2009-01-07 2009-01-07 一种弛豫薄SiGe虚拟衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100764245A CN101459061B (zh) 2009-01-07 2009-01-07 一种弛豫薄SiGe虚拟衬底的制备方法

Publications (2)

Publication Number Publication Date
CN101459061A CN101459061A (zh) 2009-06-17
CN101459061B true CN101459061B (zh) 2011-03-30

Family

ID=40769829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100764245A Active CN101459061B (zh) 2009-01-07 2009-01-07 一种弛豫薄SiGe虚拟衬底的制备方法

Country Status (1)

Country Link
CN (1) CN101459061B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728249B (zh) * 2009-11-20 2011-09-14 清华大学 硅片上外延化合物半导体材料的单晶过渡层制备方法
CN102122616B (zh) * 2010-01-08 2013-01-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102142454B (zh) * 2010-09-27 2013-05-08 清华大学 半导体器件及其制造方法
CN109166788B (zh) * 2018-08-29 2021-03-19 南京大学 一种在硅衬底上直接外延生长锗虚拟衬底的方法

Also Published As

Publication number Publication date
CN101459061A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
TWI222106B (en) Semiconductor substrate, field-effect transistor, and their production methods
US7427773B2 (en) Layer transfer of low defect SiGe using an etch-back process
CN101866834B (zh) 高Ge组分SiGe材料的方法
JP4651099B2 (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
CN100570823C (zh) 一种使用缩颈外延获得低位错密度外延薄膜的方法
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
US9230849B2 (en) Method for preparing ultra-thin material on insulator through adsorption by doped ultra-thin layer
Yu et al. High quality single-crystal germanium-on-insulator on bulk Si substrates based on multistep lateral over-growth with hydrogen annealing
CN101459061B (zh) 一种弛豫薄SiGe虚拟衬底的制备方法
US20040219767A1 (en) SiGe rectification process
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
CN106611740B (zh) 衬底及其制造方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
US9922941B1 (en) Thin low defect relaxed silicon germanium layers on bulk silicon substrates
CN106531682A (zh) GeOI结构以及制备方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
TWI593023B (zh) 晶圓的形成方法
CN111739788A (zh) 制备锗硅半导体材料层的方法、锗硅半导体材料层
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
JP2002241195A (ja) エピタキシャル多層膜の製造方法及びエピタキシャル多層膜
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
JP2005244187A (ja) 歪みシリコンウエハおよびその製造方法
TW201714206A (zh) 磊晶層的形成方法
CN101882572B (zh) 通过低温实现选择性生长含Ge材料层的方法
CN113314395A (zh) 一种半导体衬底及半导体结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANDONG HUAYUN OPTOELECTRONICS TECHNOLOGY CO., LT

Free format text: FORMER OWNER: TSINGHUA UNIVERSITY

Effective date: 20131220

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100084 HAIDIAN, BEIJING TO: 255086 ZIBO, SHANDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20131220

Address after: 255086 Shandong high tech Zone in Zibo City, Yumin Road No. 139

Patentee after: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD.

Address before: 100084 Beijing Haidian District Tsinghua Yuan 100084-82 mailbox

Patentee before: Tsinghua University

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Preparation for relaxation thin SiGe virtual substrate

Effective date of registration: 20191226

Granted publication date: 20110330

Pledgee: Industrial and Commercial Bank of China Co.,Ltd. Zibo High tech Branch

Pledgor: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD.

Registration number: Y2019370000134

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20221109

Granted publication date: 20110330

Pledgee: Industrial and Commercial Bank of China Co.,Ltd. Zibo High tech Branch

Pledgor: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD.

Registration number: Y2019370000134

PC01 Cancellation of the registration of the contract for pledge of patent right