CN102122616B - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN102122616B CN102122616B CN 201010022581 CN201010022581A CN102122616B CN 102122616 B CN102122616 B CN 102122616B CN 201010022581 CN201010022581 CN 201010022581 CN 201010022581 A CN201010022581 A CN 201010022581A CN 102122616 B CN102122616 B CN 102122616B
- Authority
- CN
- China
- Prior art keywords
- laser
- annealing process
- semiconductor device
- heat annealing
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的制作方法，包括：提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构；对所述半导体晶片执行至少两行程的激光热退火工艺，且每一行程的激光热退火工艺中的处理温度为1100℃至1200℃。相对于现有技术，本发明能够松弛所述锗硅层，增加其延展性，相应降低应力，使得半导体晶片获得低翘曲度的效果，提高器件性能。
Description
技术领域
本发明涉及一种半导体器件的制作方法，特别涉及一种具有锗硅层的PMOS晶体管的制作方法
背景技术
在半导体器件、尤其MOS晶体管中，提高场效应晶体管的开关频率的一种主要方法是提高驱动电流，而提高驱动电流的主要途径是提高载流子迁移率。现有一种提高场效应晶体管载流子迁移率的技术是应力记忆技术(StressMemorization Technique，简称SMT)，通过在场效应晶体管的沟道区域形成稳定应力，提高沟道中的载流子迁移率。通常拉张应力可以使得沟道区域中的分子排列更加疏松，从而提高电子的迁移率，适用于N型MOS(以下以NMOS表示)晶体管；而压应力使得沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率，适用于P型MOS(以下以PMOS表示)晶体管。例如，可以通过在PMOS晶体管的源/漏区部位嵌入锗硅(SiGe)层来引入压应力，以提高空穴迁移率并获得更高的驱动电流。因此，所述具有嵌入式锗硅(EmbededSiGe，eSiGe)层的源/漏结构已广泛应用于PMOS晶体管。公开号为CN101359685A的中国专利公开文件中提出了一种具有嵌入的SiGe层的半导体器件及其制作方法，所述半导体器件包括NFET器件源极和漏极区中嵌入的SiGeC层及PFET器件源极和漏极区中嵌入的SiGe层。所述SiGe层提供PFET器件压应变，所述SiGeC层经熔融激光退火以使碳均匀分布于SiGeC层中，从而抵消由嵌入的SiGe引起的应变。
在现有技术中，对于PMOS晶体管，在形成嵌入式锗硅层的源/漏结构之后，常会执行退火的工艺，以松弛所述锗硅层，降低PMOS晶体管的缺陷密度和结泄漏电流。所述退火工艺常采用例如超级退火(Super Anneal)、快速热退火(Rapid Thermal Annealing，RTA)、毫秒退火(Millisecond Anneal)等。对于毫秒退火，典型为激光热退火工艺(Laser Spike Annealing，LSA)，是在1300℃以上的高温状况下进行持续时间非常短的退火，例如约一毫秒的退火。所述激光热退火工艺可以通过熔融锗硅层而使其松弛。但同时发现，激光热退火后半导体晶片会产生翘曲，影响半导体器件的性能(例如增加结漏)，降低产品的良率。
发明内容
本发明的目的是在于提供一种半导体器件的制作方法，解决现有技术中采用高温、单行程激光热退火工艺增加半导体晶片翘曲度以及降低器件性能而影响产品良率的问题。
本发明提供一种半导体器件的制作方法，包括：提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构；对所述半导体晶片执行至少两行程的激光热退火工艺，且每一行程的激光热退火工艺中的处理温度为1100℃至1200℃。具体实施方式部分一致性修改
可选地，所述锗硅层的厚度为500埃至2000埃。
可选地，所述锗硅层中锗的含量为15％至40％。
可选地，所述每一行程激光热退火工艺的处理温度为1150℃至1180℃。
可选地，所述每一行程激光热退火工艺的扫掠时间为100微秒至1毫秒。
可选地，相邻两行程的激光热退火工艺中的扫掠路径之间保持交叉。
可选地，所述相邻两行程的激光热退火工艺中的扫掠路径之间保持交叉包括：在相邻两行程的激光热退火工艺之间调整激光热退火工艺的扫掠方向和/或所述半导体晶片的位置。
可选地，所述交叉形成的角度为90度。
可选地，所述激光热退火采用弧形扫掠方式或线形扫掠方式。
可选地，所述执行激光热退火采用二氧化碳激光器。
与现有技术相比，本发明所提供的半导体器件的制作方法具有如下优点：对半导体器件中嵌入的锗硅层采用低温、多行程的激光热退火来松弛锗硅层，通过在低温状况下进行激光热退火，可以增加锗硅层的延展性，相应降低应力，使得半导体晶片获得低翘曲度的效果；另外，通过多行程的激光热退火工艺，可增加半导体器件制作工艺中离子掺杂的活性，提高半导体器件的性能。
附图说明
图1为本发明半导体器件的制作方法在第一实施例中的流程示意图；
图2为根据所述图1中步骤S10所形成的PMOS晶体管的结构示意图；
图3为在第一实施例中根据步骤S12和步骤S14对半导体晶片执行激光热退火工艺的示意图；
图4为本发明半导体器件的制作方法在第二实施例中的流程示意图；
图5为在第一实施例中根据步骤S22至步骤S26对半导体晶片执行激光热退火工艺的示意图。
具体实施方式
本发明的发明人发现在半导体器件制作工艺中，在形成嵌入式锗硅(SiGe)层的源/漏结构后，于后续进行激光热退火过程时，由于温度较高(通常为1300℃以上)，包括锗硅层在内的各膜层在受热状态下会加剧应力形变，引起过压、器件缺陷等问题，最终导致所述半导体晶片产生翘曲，影响半导体器件的性能。
因此，本发明的发明人设想在半导体器件制作过程中可以执行低温、多行程的激光热退火工艺，相应降低应力，使得半导体晶片获得低翘曲度的效果。
为使本发明的上述目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图1为本发明半导体器件的制作方法在第一实施例中的流程示意图，所述方法至少包括：
步骤S10，提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构；
步骤S12，对所述半导体晶片执行第一行程的激光热退火工艺，所述激光热退火工艺中的处理温度为1100℃至1200℃；
步骤S14，对所述半导体晶片执行第二行程的激光热退火工艺，所述激光热退火工艺中的处理温度为1100℃至1200℃。
下面结合附图对上述步骤进行详细说明。
如图1所示，首先执行步骤S10，提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构。
如图2所示，形成的PMOS晶体管包括：半导体衬底200，在半导体衬底200中形成掺杂N型离子的深阱，例如注入磷(P)离子的N型阱；在半导体衬底200上通过外延生成的锗硅层202，其中锗硅层202具有约15％至40％的锗含量和约500埃至2000埃的厚度；形成在半导体衬底200上的栅极介电层204、位于栅极介电层204上的栅极206以及位于栅极介电层204和栅极206两侧的隔离侧壁208；以及形成在半导体衬底200内且分别对应于栅极206两侧的源极区210和漏极区212，源极区210和漏极区212中的每一个都含有一轻掺杂漏极(LDD)区和一重掺杂区。
需说明的是，对于上述PMOS晶体管，各部件(例如锗硅层202、栅极206等)的形成方式可以有多种实施方法，例如在一个实施例中，可以先在半导体衬底200上外延生成锗硅层202，后在锗硅层202上形成栅极介电层204和栅极206；而在另一实施例中，可以先在半导体衬底200上形成栅极介电层204和栅极206，再在栅极介电层204和栅极206相对两侧的半导体衬底200上形成凹槽，在所述凹槽内外延生成的锗硅层202。当然，上述各方法仅为示例性说明，但并不以此为限，本技术领域内的普通技术人员可以认识到其它变更、修改和替换。
根据前述说明，我们易知，对于PMOS晶体管，嵌入锗硅(SiGe)，引入压应力，使得沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率。
步骤S12，执行第一行程的激光热退火工艺。在第一实施例中，相比于现有技术中通常为1300℃以上的处理温度，所述第一行程的激光热退火工艺中的处理温度相应降低，为1100℃至1200℃，优选地，所述处理温度为1150℃至1180℃。通过在激光热退火工艺中采用相对较低的处理温度，相应降低应力，使得半导体晶片获得低翘曲度的效果。
现对所述第一行程的激光热退火工艺进行详细描述：
结合图3，所述激光热退火工艺采用的是弧形扫掠方式(即激光所形成的扫掠路径为弧形)，由激光器所产生的激光光束对所述半导体晶片W扫掠是按照自下而上、左右来回的处理轨迹进行的。具体来讲：在第一行扫掠时，是由激光光束从所述半导体晶片W的下端自左往右地扫掠，扫掠所形成的路径L1为弧形；接着，调整所述激光器上移一定距离，所述距离等于或略小于所述激光光束的长度；接着，在第二行扫掠时，是由激光光束从所述半导体晶片W的下端自右往左地扫掠；重复上述各步骤，自左往右再自右往左地往复扫掠，直至由激光光束将所述半导体晶片W整个地扫掠一遍，完成第一行程的激光热退火工艺。
所述执行激光热退火的激光光束可以由激光器产生，优选地，所述激光器为二氧化碳激光器。所述二氧化碳激光器包括放电管、电极和谐振腔等部件，所述放电管通常是由玻璃或石英材料制成，里面充以CO2气体和其他辅助气体(主要是氦气和氮气，一般还有少量的氢或氙气)；所述电极一般是镍制空心圆筒；所述谐振腔的一端是镀金的全反射镜，另一端是用锗或砷化镓磨制的部分反射镜。当在电极上施加高电压(一般是直流的或低频交流的)，放电管中产生辉光放电，用锗或砷化镓磨制的部分反射镜就有激光输出，其波长为10.6微米附近的中红外波段。在第一实施例中，所述形成的激光光束大致呈矩形，长度可以为8毫米至9毫米，宽度为0.1毫米至0.2毫米。
另外，在上述第一行程的激光热退火工艺中，所述激光器产生的激光光束的温度为1150℃至1180℃，脉宽在几十纳秒量级，扫掠时间为100微秒至1毫秒。在这里，所述扫掠时间具体指激光光束扫掠半导体晶片上的任一点所需耗费的时间。
步骤S14，执行第二行程的激光热退火工艺。在第一实施例中，相比于现有技术中通常为1300℃以上的处理温度，所述第一行程的激光热退火工艺中的处理温度相应降低，为1100℃至1200℃，优选地，所述处理温度为1150℃至1180℃。通过在激光热退火工艺中采用相对较低的处理温度，相应降低应力，使得半导体晶片获得低翘曲度的效果。
与步骤S12中的第一行程的激光热退火工艺相类似，结合图3，在步骤S14中的第二行程的激光热退火工艺中，在第一行扫掠时，是由激光光束从所述半导体晶片W的下端自左往右地扫掠，扫掠所形成的路径L2为弧形；接着，调整所述激光器上移一定距离，所述距离等于或略小于所述激光光束的长度；接着，在第二行扫掠时，是由激光光束从所述半导体晶片W的下端自右往左地扫掠；重复上述各步骤，自左往右再自右往左地往复扫掠，直至由激光光束将所述半导体晶片W整个地扫掠一遍，完成第二行程的激光热退火工艺。
需说明的是，在其他实施例中，步骤S12和步骤S14中的各子步骤仍可作其他的变更。例如，所述激光热退火工艺也可以采用的线形扫掠方式(即激光所形成的扫掠路径为线形)来实现，由产生的激光光束以线形的扫掠方式往复扫掠，直至由激光光束将所述半导体晶片整个地扫掠一遍；另外，在进行一次扫掠后调整所述激光器上移一定距离也可以通过调整所述半导体晶片下移相应的距离来实现，具有类似的效果。
如图3所示，根据步骤S12和步骤S14对半导体晶片W执行激光热退火工艺，对于半导体晶片W，第一行程激光热退火工艺中激光束所形成的扫掠路径L1与第二行程激光热退火工艺中激光束所形成的扫掠路径L2一致。
与现有技术相比，本发明所提供的半导体器件的制作方法在进行激光热退火时，处理温度相对较低，可以增加锗硅层的延展性，相应降低应力，使得半导体晶片获得低翘曲度的效果。
另外，在本发明中，对所述半导体晶片执行了至少两行程的激光热退火工艺，通过多行程的激光热退火工艺，可增加半导体器件制作工艺中离子掺杂的活性，提高半导体器件的性能。
图4为本发明半导体器件的制作方法在第二实施例中的流程示意图，所述方法至少包括：
步骤S20，提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构；
步骤S22，执行第一行程的激光热退火工艺，所述激光热退火工艺中的处理温度为1100℃至1200℃；
步骤S24，调整所述半导体晶片的位置；
步骤S26，执行第二行程的激光热退火工艺，所述激光热退火工艺中的处理温度为1100℃至1200℃，所述第二行程激光热退火工艺的扫掠路径与第一行程激光热退火工艺的扫掠路径成之间保持交叉。
下面结合附图对上述步骤进行详细说明。
首先执行步骤S20，提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构。
步骤S22，执行第一行程的激光热退火工艺。特别地，在第二实施例中，所述第一行程的激光热退火工艺中的处理温度相应降低，为1100℃至1200℃，优选地，所述处理温度为1150℃至1180℃。通过在激光热退火工艺中采用相对较低的处理温度，相应降低应力，使得半导体晶片获得低翘曲度的效果。
结合图5，所述第一行程的激光热退火工艺采用的是弧形扫掠方式(即激光所形成的扫掠路径为弧形)，由激光器所产生的激光光束对所述半导体晶片W扫掠是按照自下而上、左右来回的处理轨迹进行的。具体来讲：在第一行扫掠时，是由激光光束从所述半导体晶片W的下端自左往右地扫掠，扫掠所形成的路径L1为弧形；接着，调整所述激光器上移一定距离，所述距离等于或略小于所述激光光束的长度；接着，在第二行扫掠时，是由激光光束从所述半导体晶片W的下端自右往左地扫掠；重复上述各步骤，自左往右再自右往左地往复扫掠，直至由激光光束将所述半导体晶片W整个地扫掠一遍，完成第一行程的激光热退火工艺。
步骤S24，调整所述半导体晶片的位置。在本实施例中，所述调整所述半导体晶片的位置是将所述半导体晶片以顺时针方向或逆时针方向旋转90度。具体包括：找到所述半导体晶片的定位标记(即晶片缺口notch)；顺时针或逆时针旋转所述半导体晶片，直至使得旋转后的定位标记的新坐标相对于旋转前的原有坐标相差90度角。当然，在其他实施例中，所述旋转的角度可以根据实际情况而作适应性调整，例如所述旋转角度也可以为45度或135度。
步骤S26，执行第二行程的激光热退火工艺。在第二实施例中，所述第一行程的激光热退火工艺中的处理温度相应降低，为1100℃至1200℃，优选地，所述处理温度为1150℃至1180℃。通过在激光热退火工艺中采用相对较低的处理温度，相应降低应力，使得半导体晶片获得低翘曲度的效果。
与步骤S22中的第一行程的激光热退火工艺相类似，结合图5，在步骤S26中的第二行程的激光热退火工艺中，在第一行扫掠时，是由激光光束从所述半导体晶片W的下端自左往右地扫掠，扫掠所形成的路径L2为弧形；接着，调整所述激光器上移一定距离，所述距离等于或略小于所述激光光束的长度；接着，在第二行扫掠时，是由激光光束从所述半导体晶片W的下端自右往左地扫掠；重复上述各步骤，自左往右再自右往左地往复扫掠，直至由激光光束将所述半导体晶片W整个地扫掠一遍，完成第二行程的激光热退火工艺。
需说明的是，在其他实施例中，步骤S22和步骤S26中的各子步骤仍可作其他的变更。例如，所述激光热退火工艺也可以采用的线形扫掠方式(即激光所形成的扫掠路径为线形)来实现，由产生的激光光束以线形的扫掠方式往复扫掠，直至由激光光束将所述半导体晶片整个地扫掠一遍；另外，在进行一次扫掠后调整所述激光器上移一定距离也可以通过调整所述半导体晶片下移相应的距离来实现，具有类似的效果。步骤S24中是通过调整所述半导体晶片的位置来实现相邻两行程的激光热退火工艺中的扫掠路径之间保持交叉的，但并不以此为限，在其他实施例中，也可以通过调整激光热退火工艺的扫掠方向或者同时调整所述半导体晶片的位置和激光热退火工艺的扫掠方向来实现，有关调整所述半导体晶片的位置和激光热退火工艺的扫掠方向的技术为本领域普通技术人员所熟知，故在此不再赘述。
如图5所示，根据步骤S22和步骤S26对半导体晶片W执行激光热退火工艺，对于半导体晶片W，由于第二行程的激光热退火工艺和第一行程的激光热退火工艺之间调整了半导体晶片W的位置，因此第二行程激光热退火工艺中激光束所形成的扫掠路径L2与第一行程激光热退火工艺中激光束所形成的扫掠路径L1保持交叉(相邻两行程的激光热退火工艺中的扫掠路径之间交叉形成的角度为90度)。相较于第一实施例，在第二实施例中，通过将相邻两行程激光热退火工艺中的扫掠路径相互交叉，更可使得第一行程激光热退火工艺中对半导体晶片W所产生的应力与第二行程激光热退火工艺中对半导体晶片W所产生的应力相互平衡，使得半导体晶片获得低翘曲度的效果。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供形成有PMOS晶体管的半导体晶片，所述PMOS晶体管具有嵌入式锗硅层的源/漏结构；
对所述半导体晶片执行至少两行程的激光热退火工艺，且每一行程的激光热退火工艺中的处理温度为1100℃至1200℃；所述行程是指激光光束对半导体晶片全部扫描一遍的过程。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述锗硅层的厚度为500埃至2000埃。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述锗硅层中锗的含量为15％至40％。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述每一行程激光热退火工艺的处理温度为1150℃至1180℃。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述每一行程激光热退火工艺的扫描时间为100微秒至1毫秒。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于，相邻两行程的激光热退火工艺中的扫描路径之间保持交叉。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述相邻两行程的激光热退火工艺中的扫描路径之间保持交叉包括：在相邻两行程的激光热退火工艺之间调整激光热退火工艺的扫描方向和/或半导体晶片的位置。
8.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述交叉形成的角度为90度。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述激光热退火采用弧形扫描方式或线形扫描方式。
10.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述执行激光热退火采用二氧化碳激光器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022581 CN102122616B (zh) | 2010-01-08 | 2010-01-08 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022581 CN102122616B (zh) | 2010-01-08 | 2010-01-08 | 半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122616A CN102122616A (zh) | 2011-07-13 |
| CN102122616B true CN102122616B (zh) | 2013-01-02 |
Family
ID=44251134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010022581 Active CN102122616B (zh) | 2010-01-08 | 2010-01-08 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122616B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6585279B2 (ja) * | 2016-03-09 | 2019-10-02 | 三菱電機株式会社 | 熱処理装置、熱処理方法、レーザアニール装置、および、レーザアニール方法 |
| CN107452626B (zh) * | 2016-05-30 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1779909A (zh) * | 2004-11-25 | 2006-05-31 | 中国科学院半导体研究所 | 制备绝缘体上锗硅薄膜材料的方法 |
| CN101459061A (zh) * | 2009-01-07 | 2009-06-17 | 清华大学 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
-
2010
- 2010-01-08 CN CN 201010022581 patent/CN102122616B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1779909A (zh) * | 2004-11-25 | 2006-05-31 | 中国科学院半导体研究所 | 制备绝缘体上锗硅薄膜材料的方法 |
| CN101459061A (zh) * | 2009-01-07 | 2009-06-17 | 清华大学 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122616A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414736B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US20070238273A1 (en) | Method of ion implanting for tri-gate devices | |
| CN100527370C (zh) | 制作金属氧化物半导体晶体管的方法 | |
| JP2011530167A (ja) | ホウ素閉じ込めを強化した埋め込みＳｉ／Ｇｅ材質を有するトランジスタ | |
| TWI453825B (zh) | 用於製造半導體裝置的多重毫秒退火技術 | |
| CN102097318A (zh) | 半导体器件的制作方法 | |
| US20120235213A1 (en) | Semiconductor structure with a stressed layer in the channel and method for forming the same | |
| CN102122616B (zh) | 半导体器件的制作方法 | |
| US20140004672A1 (en) | Transistor and Method for Forming the Same | |
| KR101843595B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20200235237A1 (en) | Ldmos device and method for manufacturing same | |
| CN102054695A (zh) | 提高半导体元器件的性能的方法 | |
| CN102468165B (zh) | 晶体管及其制造方法 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| TW200504930A (en) | Method for fabricating merged logic CMOS device | |
| CN211700293U (zh) | 半导体器件 | |
| CN111092120B (zh) | 场效应管器件的制造方法 | |
| CN102315106B (zh) | 一种激光热退火方法 | |
| US10418362B2 (en) | Self-heating test structure | |
| CN110943129A (zh) | 半导体器件及其制作方法 | |
| KR101606930B1 (ko) | 반도체소자 및 그 제조방법 | |
| US20230197846A1 (en) | Power semiconductor device and methods of producing a power semiconductor device | |
| CN102087961B (zh) | P型掺杂超浅结及pmos晶体管的制作方法 | |
| KR20050065225A (ko) | 드레인-소스 브레이크다운 전압을 개선한 반도체 소자 및그 제조 방법 | |
| KR100721622B1 (ko) | 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121102 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |