CN101459061A - 一种弛豫薄SiGe虚拟衬底的制备方法 - Google Patents
一种弛豫薄SiGe虚拟衬底的制备方法 Download PDFInfo
- Publication number
- CN101459061A CN101459061A CNA2009100764245A CN200910076424A CN101459061A CN 101459061 A CN101459061 A CN 101459061A CN A2009100764245 A CNA2009100764245 A CN A2009100764245A CN 200910076424 A CN200910076424 A CN 200910076424A CN 101459061 A CN101459061 A CN 101459061A
- Authority
- CN
- China
- Prior art keywords
- relaxation
- layer
- thin
- low
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 230000003746 surface roughness Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 32
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 4
- 230000001143 conditioned effect Effects 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 230000035484 reaction time Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000000407 epitaxy Methods 0.000 abstract 2
- 239000012528 membrane Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种弛豫薄SiGe虚拟衬底的制备方法，所述方法包括以下步骤：准备硅衬底；利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层；用LPCVD或PECVD低温淀积一层二氧化硅覆盖在所述薄锗硅层上；进行高温快速热退火，使所述薄锗硅层完全弛豫；去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。本发明在半导体硅衬底上通过综合采用低温减压外延，低温淀积氧化层，快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底，应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上，进一步提高CMOS器件的性能。
Description
技术领域
本发明涉及半导体材料技术领域，特别是涉及一种弛豫薄SiGe虚拟衬底的制备方法。
背景技术
在半导体产业中，硅作为占据统治地位的半导体材料已经发展了几十年，表现出了良好的性能。然而，随着器件特征尺寸的不断缩小使单个晶体管尺寸逐渐达到物理和技术的双重极限，以硅作为沟道材料的CMOS器件的迁移率越来越低，已经无法满足器件性能不断提升的要求，因此就需要引入应变工程来提高硅材料的迁移率，或者是直接采用其它的迁移率比较高的材料如锗(Ge)来代替硅(Si)作为器件的沟道材料，而由于硅工艺及设备非常成熟，考虑成本与兼容性的要求，就需要以硅圆片做为载体仅在表面处使用新材料做为器件层。
由于新材料的晶格常数往往与硅不同，存在晶格失配，因此就要开发新的技术，在硅衬底上得到高质量器件级的沟道材料层。虚拟衬底就是一种非常有前景的方法，它的原理是通过各种方法在硅上得到一层高质量的，与所需沟道材料性质差别比较小的膜层，做为新材料的“衬底”，在其上制备得高质量的沟道材料层。
传统的制备虚拟衬底的方法主要是通过外延组分渐变的SiGe层得到高锗(Ge)含量且位错密度比较低的虚拟衬底，其缺点是SiGe层厚度比较大，导致加工时间长，成本高，同时由于Ge的热导率比硅低，不利于散热；表面粗糙度比较大，起伏严重，不利于高性能器件制备，需要化学机械抛光(CMP)才能得到比较平坦的表面，增加了工艺复杂性。
发明内容
本发明要解决的问题是提供一种弛豫薄SiGe虚拟衬底的制备方法，以克服现有技术中SiGe层厚度比较大、表面粗糙度比较大的缺陷。
为达到上述目的，本发明提供一种弛豫薄SiGe虚拟衬底的制备方法，所述方法包括以下步骤：准备硅衬底；利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层；用LPCVD或PECVD低温淀积一层二氧化硅覆盖在所述薄锗硅层上；进行高温快速热退火，使所述薄锗硅层完全弛豫；去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。
其中，在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中，所述低温为小于500度的温度。
其中，在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中，还包括：
通过调节反应气体的流量比例与反应时间控制薄膜中的锗组分含量以及薄膜厚度。
其中，在所述用LPCVD或PECVD低温淀积一层二氧化硅覆盖在薄锗硅层上的步骤中，所述低温为小于720度的温度，否则淀积得到的氧化层质量不好，不同的工艺采用的温度不同。
其中，在所述进行高温快速热退火，使薄锗硅层完全弛豫的步骤中，所述高温为900度～1000度的温度，根据不同的Ge组分，其熔点不同，所用的退火温度也有差异，退火时间也不同。
其中，在所述去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层的步骤之后，还包括：外延得到缺陷比较少，表面粗糙度比较低，应变度可调节的沟道材料层。
与现有技术相比，本发明的技术方案具有如下优点：
本发明在半导体硅衬底上通过综合采用低温减压外延，低温淀积氧化层，快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底，应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上，进一步提高CMOS器件的性能。
附图说明
图1是本发明的一种弛豫薄SiGe虚拟衬底的制备方法的流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的一种弛豫薄SiGe虚拟衬底的制备方法的流程如图1所示，该方法包括以下步骤：
步骤s101，准备硅衬底，所述硅衬底为硅(Si)圆片。
步骤s102，利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层。这一步中主要是两点：一个是低温，小于500度，锗硅材料的生长模式是二位层状生长，这样才能得到表面粗糙度比较低的锗硅薄膜；另一个是通过调节反应气体的流量比例与反应时间可以方便的控制薄膜中的锗(Ge)组分含量以及薄膜厚度，Ge含量不同可以使后续步骤中生长在虚拟衬底上的沟道材料层得到不同的应变度，进一步提高晶体管的性能，虚拟衬底厚度比较薄则有利于芯片的散热。通过这一方法，我们最后得到的是一层薄的，高锗含量，同时表面粗糙度比较低的未完全弛豫的锗硅层。在这一步中还可以结合其它方法降低薄膜中的缺陷密度，进一步提高虚拟衬底的质量。
步骤s103，用LPCVD或PECVD低温淀积一层二氧化硅(SiO2)覆盖在所述薄锗硅层上。本实施例中，在外延生长出的锗硅(SiGe)薄膜上利用LPCVD或PECVD低温(小于720度)淀积一层二氧化硅(SiO2)膜。低温淀积氧化硅层，主要是使锗硅层在接下来的高温弛豫过程中不会恶化表面粗糙度，保持锗硅薄膜表面的平坦性，同时由于锗(Ge)在高温下扩散很严重，会降低薄膜表面的锗含量，因此要低温淀积氧化层，减少锗的扩散。
步骤s104，进行高温快速热退火，使所述薄锗硅层完全弛豫。本实施例采用快速热退火技术，一方面是采用高温处理(900度～1000度)使锗硅薄膜层完全弛豫，另一方面由于高温处理时间很短，可避免锗的大规模扩散，防止薄膜层表面锗浓度的降低。
步骤s105，去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层，可以作为高质量的虚拟衬底。
本发明在得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层之后，再通过外延的方法在它上面制备出缺陷比较少，表面粗糙度比较低，应变度可调节的沟道材料层，如应变锗(Ge)等。
本发明在半导体硅衬底上通过综合采用低温减压外延，低温淀积氧化层，快速热退火等工艺方法制备出一层高质量高锗含量表面粗糙度低的弛豫薄锗硅(SiGe)虚拟衬底，应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上，进一步提高CMOS器件的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1、一种弛豫薄SiGe虚拟衬底的制备方法，其特征在于，所述方法包括以下步骤：
准备硅衬底；
利用低温减压外延在所述硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层；
用LPCVD或PECVD低温淀积一层二氧化硅覆盖在所述薄锗硅层上；
进行高温快速热退火，使所述薄锗硅层完全弛豫；
去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层。
2、如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法，其特征在于，在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中，所述低温为小于500度的温度。
3、如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法，其特征在于，在所述利用低温减压外延在硅衬底上制备高锗含量、低表面粗糙度的未完全弛豫的薄锗硅层的步骤中，还包括：
通过调节反应气体的流量比例与反应时间控制薄膜中的锗组分含量以及薄膜厚度。
4、如权利要求1所述弛豫薄SiGe虚拟衬底的制备方法，其特征在于，在所述用LPCVD或PECVD低温淀积一层二氧化硅覆盖在薄锗硅层上的步骤中，所述低温为小于720度的温度。
5、如权利要求4所述弛豫薄SiGe虚拟衬底的制备方法，其特征在于，在所述进行高温快速热退火，使薄锗硅层完全弛豫的步骤中，所述高温为900度～1000度的温度。
6、如权利要求1至5任一项所述弛豫薄SiGe虚拟衬底的制备方法，其特征在于，在所述去掉氧化层，得到薄的表面粗糙度低的高质量高锗含量的弛豫锗硅材料层的步骤之后，还包括：外延得到缺陷比较少，表面粗糙度比较低，应变度可调节的沟道材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100764245A CN101459061B (zh) | 2009-01-07 | 2009-01-07 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100764245A CN101459061B (zh) | 2009-01-07 | 2009-01-07 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459061A true CN101459061A (zh) | 2009-06-17 |
| CN101459061B CN101459061B (zh) | 2011-03-30 |
Family
ID=40769829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100764245A Active CN101459061B (zh) | 2009-01-07 | 2009-01-07 | 一种弛豫薄SiGe虚拟衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459061B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728249B (zh) * | 2009-11-20 | 2011-09-14 | 清华大学 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
| WO2012041087A1 (en) * | 2010-09-27 | 2012-04-05 | Tsinghua University | Semiconductor device and method for forming the same |
| CN102122616B (zh) * | 2010-01-08 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN109166788A (zh) * | 2018-08-29 | 2019-01-08 | 南京大学 | 一种在硅衬底上直接外延生长锗虚拟衬底的方法 |
-
2009
- 2009-01-07 CN CN2009100764245A patent/CN101459061B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728249B (zh) * | 2009-11-20 | 2011-09-14 | 清华大学 | 硅片上外延化合物半导体材料的单晶过渡层制备方法 |
| CN102122616B (zh) * | 2010-01-08 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| WO2012041087A1 (en) * | 2010-09-27 | 2012-04-05 | Tsinghua University | Semiconductor device and method for forming the same |
| US8592864B2 (en) | 2010-09-27 | 2013-11-26 | Tsinghua University | Semiconductor device and method for forming the same |
| CN109166788A (zh) * | 2018-08-29 | 2019-01-08 | 南京大学 | 一种在硅衬底上直接外延生长锗虚拟衬底的方法 |
| CN109166788B (zh) * | 2018-08-29 | 2021-03-19 | 南京大学 | 一种在硅衬底上直接外延生长锗虚拟衬底的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459061B (zh) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| US7427773B2 (en) | Layer transfer of low defect SiGe using an etch-back process | |
| CN101866834B (zh) | 高Ge组分SiGe材料的方法 | |
| CN100570823C (zh) | 一种使用缩颈外延获得低位错密度外延薄膜的方法 | |
| WO2018086380A1 (zh) | 一种大尺寸iii-v异质衬底的制备方法 | |
| US9230849B2 (en) | Method for preparing ultra-thin material on insulator through adsorption by doped ultra-thin layer | |
| US7022593B2 (en) | SiGe rectification process | |
| Yu et al. | High quality single-crystal germanium-on-insulator on bulk Si substrates based on multistep lateral over-growth with hydrogen annealing | |
| CN101459061B (zh) | 一种弛豫薄SiGe虚拟衬底的制备方法 | |
| CN105097669B (zh) | 一种显示面板及其制造方法 | |
| CN107195534B (zh) | Ge复合衬底、衬底外延结构及其制备方法 | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| CN106611740B (zh) | 衬底及其制造方法 | |
| CN102347267B (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| CN107785304B (zh) | 以氮化物薄膜为绝缘埋层的soi材料及其制备方法 | |
| TWI593023B (zh) | 晶圓的形成方法 | |
| CN111739788A (zh) | 制备锗硅半导体材料层的方法、锗硅半导体材料层 | |
| CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
| JP6796407B2 (ja) | ＳｉＣエピタキシャルウェハの製造方法 | |
| CN106449369B (zh) | 绝缘体上半导体结构以及制备方法 | |
| JP2005244187A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| CN102403202B (zh) | 一种具有高Ge组分的应变SiGe层的制备方法 | |
| WO2017023514A1 (en) | Structure for relaxed sige buffers including method and apparatus for forming | |
| JPH04373121A (ja) | 結晶基材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANDONG HUAYUN OPTOELECTRONICS TECHNOLOGY CO., LT Free format text: FORMER OWNER: TSINGHUA UNIVERSITY Effective date: 20131220 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100084 HAIDIAN, BEIJING TO: 255086 ZIBO, SHANDONG PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131220 Address after: 255086 Shandong high tech Zone in Zibo City, Yumin Road No. 139 Patentee after: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD. Address before: 100084 Beijing Haidian District Tsinghua Yuan 100084-82 mailbox Patentee before: Tsinghua University |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation for relaxation thin SiGe virtual substrate Effective date of registration: 20191226 Granted publication date: 20110330 Pledgee: Industrial and Commercial Bank of China Co.,Ltd. Zibo High tech Branch Pledgor: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD. Registration number: Y2019370000134 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20221109 Granted publication date: 20110330 Pledgee: Industrial and Commercial Bank of China Co.,Ltd. Zibo High tech Branch Pledgor: CHINA CLOUD ELECTRO OPTICS TECHNOLOGY CO.,LTD. Registration number: Y2019370000134 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |