CN111383914B - 异质键合结构翘曲度的调节方法及后处理方法 - Google Patents
异质键合结构翘曲度的调节方法及后处理方法 Download PDFInfo
- Publication number
- CN111383914B CN111383914B CN201811619146.9A CN201811619146A CN111383914B CN 111383914 B CN111383914 B CN 111383914B CN 201811619146 A CN201811619146 A CN 201811619146A CN 111383914 B CN111383914 B CN 111383914B
- Authority
- CN
- China
- Prior art keywords
- bonding
- temperature
- thermal stress
- substrate
- adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 238000012805 post-processing Methods 0.000 title claims abstract description 19
- 230000008646 thermal stress Effects 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000000137 annealing Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims description 60
- 238000001816 cooling Methods 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 7
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000035882 stress Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000009467 reduction Effects 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011946 reduction process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000008204 material by function Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000010583 slow cooling Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种异质键合结构翘曲度的调节方法及后处理方法，翘曲度调节方法包括：提供具有第一键合面的第一衬底及具有第二键合面的第二衬底，将第一键合面与第二键合面进行键合处理，以于键合结构中产生第一热应力；对键合结构进行固键退火处理，以产生第二热应力；将键合结构降温至第一温度，以产生第三热应力，第一温度小于键合温度且大于等于室温，第一热应力、第二热应力及第三热应力三者中至少两者的方向相反，以实现异质键合结构的翘曲度的调节，本发明通过调节键合过程中、固键退火过程及冷却过程中的热应力，达到调节键合结构翘曲度的问题，并可以通过翘曲度的调节，在后续键合结构加工中获得具有低翘曲度的异质键合片。
Description
技术领域
本发明属于异质衬底制备技术领域，特别是涉及一种异质键合结构翘曲度的调节方法及后处理方法。
背景技术
随着微电子技术的发展，半导体行业最常用的衬底材料硅已经不能满足器件小型化和功能多样化的要求。由于硅材料本身的物理性质限制，如禁带宽度小、迁移率低以及间接带隙等，使得硅材料在高频大功率、高温电子和光电应用方面受到极大的限制。
目前，将不同的材料进行集成以同时使用不同材料的优势特点，如将具有不同特性的功能材料，如宽禁带半导体、高迁移率材料、具有直接带隙结构的半导体以及压电、铁电等功能材料与硅材料或者其他衬底材料集成，可以同时使用硅或者其他衬底材料与功能材料的特点制备尺寸小型化且功能多样化的单片集成模块。目前，实现不同材料异质集成的方法主要有异质外延生长和异质键合两种工艺，以功能材料与硅衬底为例，由于功能材料与硅衬底具有晶格失配、晶型失配和热膨胀系数失配等问题，在硅衬底上外延生长的功能材料一般具有位错密度大等问题，甚至只能形成多晶或非晶结构，功能薄膜的晶体质量差，无法利用它们制备高性能的器件与硅器件集成。由于异质键合不需要考虑硅衬底与功能材料的外延匹配关系，因此可以通过键合的方法直接将硅衬底与功能材料进行集成。然而，对于异质键合的结构，存在翘曲度的问题，现有的工艺难以得到理想的异质键合结构的翘曲度。
因此，如何提供一种异质键合结构翘曲度的调节方法及后处理方法，以解决现有技术中存在的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于热应力补偿制备异质键合结构的方法以及异质键合结构的后处理方法，用于解决现有技术中异质键合结构的翘曲度难以调节的问题。
为实现上述目的及其他相关目的，本发明提供一种基于热应力补偿的异质键合结构翘曲度的调节方法，包括如下步骤：
1)提供第一衬底及第二衬底，所述第一衬底具有第一键合面，所述第二衬底具有第二键合面，并将所述第一键合面与所述第二键合面进行键合处理，以于所述键合处理后的键合结构中产生第一热应力；
2)对所述键合结构进行固键退火处理，以产生第二热应力；
3)将步骤2)得到的结构降温至第一温度，以产生第三热应力，所述第一温度小于所述键合温度且所述第一温度大于等于室温，其中，所述第一热应力、所述第二热应力及所述第三热应力三者中至少两者的方向相反，以实现所述异质键合结构的翘曲度的调节。
作为本发明的一种可选方案，步骤1)中，所述键合处理包括高温键合，所述高温键合的键合温度介于40℃-450℃之间。
作为本发明的一种可选方案，步骤1)中，所述第一衬底的材料选自于硅、氧化硅、蓝宝石、锗、铌酸锂、钽酸锂、碳化硅、氮化镓及氮化铝中的任意一种，所述第二衬底的材料选自于硅、氧化硅、蓝宝石、锗、铌酸锂、钽酸锂、碳化硅、氮化镓、氮化铝中的任意一种，且所述第一衬底的材料与所述第二衬底的材料不同。
作为本发明的一种可选方案，步骤2)中所述固键退火处理的固键退火温度大于步骤1)中所述键合处理的键合温度。
作为本发明的一种可选方案，步骤3)中，所述键合处理的键合温度与所述固键退火处理的固键退火温度之间的差值介于所述固键退火温度与所述第一温度之间差值的1/10-9/10。
作为本发明的一种可选方案，步骤3)中，降温至所述第一温度的降温速率低于5℃/min。
作为本发明的一种可选方案，步骤3)中，降温至所述第一温度的降温速率与所述第一温度和所述键合处理的键合温度之间的差值呈反比。
作为本发明的一种可选方案，通过调整所述键合处理过程中的键合温度调整所述第一热应力的大小；通过调整所述固键退火处理过程中的固键退火温度调整所述第二热应力的大小；通过调整降温至所述第一温度的降温速率调整所述第三热应力的大小。
本发明还提供一种异质键合结构的后处理方法，包括对异质键合结构进行后处理工艺的步骤，其中，在进行所述后处理工艺之前还包括采用如上述方案中任意一项所述的基于热应力补偿制备的异质键合结构翘曲度调节方法进行异质键合结构的翘曲度调节的步骤。
作为本发明的一种可选方案，所述后处理工艺包括研磨、减薄、化学机械抛光以及图案化中的至少一种。
如上所述，本发明的异质键合结构翘曲度的调节方法及后处理方法，具有以下有益效果：
本发明提供一种基于热应力补偿的异质键合结构翘曲度的调节方法，通过调节键合过程中、固键退火过程以及冷却过程中的热应力，即通过形成补偿热应力和残余热应力的相互作用，达到调节键合结构翘曲度的问题，并可以在键合结构的后处理工艺中，通过翘曲度的调节，在后续键合结构加工获得具有低翘曲度的异质键合片。
附图说明
图1显示为本发明提供的异质键合结构翘曲度调节工艺的流程图。
图2显示为本发明的异质键合结构翘曲度调节中进行键合处理的结构示意图。
图3显示为本发明的异质键合结构翘曲度调节中进行固键退火处理的结构示意图。
图4显示为本发明的异质键合结构翘曲度调节中降温处理后一示例的结构示意图。
图5显示为本发明的异质键合结构翘曲度调节中降温处理后另一示例的结构示意图。
图6显示为本发明的异质键合结构翘曲度调节中降温处理后又一示例的结构示意图。
元件标号说明
100 第一衬底
100a 第一键合面
200 第二衬底
200a 第二键合面
101 固键退火处理后的第一衬底
201 固键退火处理后的第二衬底
102 降温处理后的第一衬底
202 降温处理后的第二衬底
S1～S3 步骤1)至步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本发明提供一种基于热应力补偿的异质键合结构翘曲度的调节方法，包括如下步骤：
1)提供第一衬底及第二衬底，所述第一衬底具有第一键合面，所述第二衬底具有第二键合面，并将所述第一键合面与所述第二键合面进行键合处理，以于所述键合处理后的键合结构中产生第一热应力；
2)对所述键合结构进行固键退火处理，以产生第二热应力；
3)将步骤2)得到的结构降温至第一温度，以产生第三热应力，所述第一温度小于所述键合温度且所述第一温度大于等于室温，其中，所述第一热应力、所述第二热应力及所述第三热应力三者中至少两者的方向相反，以实现所述异质键合结构的翘曲度的调节。
下面将结合附图详细说明本发明的调节方法。
首先，如图1中的S1及图2所示，进行步骤1)，提供第一衬底100及第二衬底200，所述第一衬底100具有第一键合面100a，所述第二衬底200具有第二键合面200a，并将所述第一键合面100a与所述第二键合面200a进行键合处理，以于所述键合处理后的键合结构中产生第一热应力。
具体的，在该步骤中，通过所述键合处理的工艺在键合后的键合结构中产生第一热应力，其中，在一示例中，所述第一热应力的评估方式可以是键合结构在室温时是否存在应力，另外，需要说明的，本文所述各种应力条件，均为该键合结构在室温状态下的内部应力状况。需要说明，因为键合结构由两种具有不同热膨胀系数的材料构成，这两种材料内的应力应为相反的。在一示例中，所述第一热应力可以是后续需要降温的第一温度与键合温度处理之间形成的一个热应力，如所述第一热应力为(降温达到的第一温度-键合处理温度)*alpha，其中，alpha为两种键合材料的热膨胀系数差的绝对值，在一可选示例中，所述第一温度可以为室温。
该步骤中，提供两个需要键合的衬底，即所述第一衬底100和所述第二衬底200，另外，在所述第一衬底100上定义第一键合面100a，其中，所述第一键合面100a可以为所述第一衬底100的任意表面，该示例中选择为所述第一衬底100的上表面，同理，所述第二键合面200a可以为所述第二衬底200的任意表面，该示例中选择为所述第二衬底200的下表面。所述第一衬底100的第一键合面100a及所述第二衬底200的第二键合面200a的表面形貌符合键合要求。
另外，对于所述第一衬底100及所述第二衬底200的选择，在一示例中，所述第一衬底100的材料选自于硅、氧化硅、蓝宝石、锗、铌酸锂、钽酸锂、碳化硅、氮化镓及氮化铝中的任意一种，所述第二衬底200的材料选自于硅、氧化硅、蓝宝石、锗、铌酸锂、钽酸锂、碳化硅、氮化镓、氮化铝中的任意一种，且所述第一衬底的材料与所述第二衬底的材料不同。
作为示例，所述第一衬底100包括单晶衬底，所述第二衬底200包括单晶衬底。
具体的，本发明中对两种不同材料的衬底进行键合，所述第一衬底100和所述第二衬底200的材料可以依据上述材料进行选择，当然，并不局限于此，其中，在一示例中，需要键合的两个衬底包括功能材料层衬底和支撑衬底，如所述第一衬底100为所述支撑衬底，所述第二衬底200为所述功能材料层衬底，其中，所述支撑衬底可以选择为硅、氧化硅、蓝宝石等，所述功能材料层衬底可以选择为铌酸锂、钽酸锂、碳化硅等。
作为示例，步骤1)中，所述键合处理包括高温键合，进行所述高温键合的键合温度介于40℃-450℃之间。
具体的，本示例中，进行所述键合处理的工艺包括高温键合。直接键合工艺主要包括室温预键合和高温退火加固两个过程，该示例中所提到的高温键合是指在高温环境下进行预键合，高温环境是指大于室温的环境，以区别于常规直接键合的室温预键合。在一示例中，具体实施方法为，分别将第一衬底100与第二衬底200升温至键合温度，再将第一衬底100的第一键合面100a与第二衬底200的第二键合面200a进行键合。具体的，为了使两片晶圆在高温键合阶段具有较高的键合强度，加热之前还包括清洗、表面等离子处理、快速原子束处理、低能离子轰击等一种或多种处理方式。为了减少表面吸附的沾污，可以在真空环境进行高温键合。为了提高生产效率，可以在低真空或常压环境进行高温键合。
具体的，通过高温键合的方式在所述键合处理后的结构中产生所述第一热应力，如图2所示，此时键合后的键合结构中存在所述第一热应力，其中，所述高温键合的温度介于40℃-450℃之间，所述键合温度可以依据不同的键合材料进行选择。其中，本发明中的“介于…之间”是指包括两端点的数值范围。
具体的，该第一热应力为键合结构在冷却到室温后在键合结构内产生的热应力。一般情况下，将会在键合结构中具有较大热膨胀系数的材料内形成张应力，在键合结构中具有较小热膨胀系数的材料内形成压应力。
接着，如图1中的S2及图3所示，进行步骤2)，对所述键合结构进行固键退火处理，以产生第二热应力。
具体的，第二热应力主要为高温退火过程中产生的热应力。一般情况下，将会在键合结构中具有较大热膨胀系数的材料内形成压应力，在键合结构中具有较小热膨胀系数的材料内形成张应力。
作为示例，步骤2)中，所述固键退火处理的固键退火温度大于步骤1)中所述键合处理的键合温度。
具体的，在一示例中，在高温下完成键合，该异质键合结构可以承受更高的退火温度，从而可以在更高的退火温度获得更大的键合强度，或在相同的退火温度下产生较小的热应力，在一示例中，所述固键退火温度大于步骤1)中所述键合处理的键合温度，固键退火热应力在冷却后的存在残余热应力，可以使用高温键合温度产生的热应力补偿该残余应力。
具体的，该步骤中，对键合后的键合结构进行退火处理，即所述固键退火处理，进行所述固键退火的过程中产生第二热应力，也就是说，进行了所述固键退火处理后，所述键合结构中的应力表现为所述第一热应力与所述第二热应力的共同作用后的热应力，如图3所示，所述第一衬底100转化为所述固键退火处理后的第一衬底101，所述第二衬底200转化为所述固键退火处理后的第二衬底201。
如图1中的S3及图4所示，进行步骤3)，将步骤2)得到的结构降温至一第一温度，以产生第三热应力，此时的产生的第三热应力为第二热应力降温后的残余应力。所述第一温度小于所述键合温度且所述第一温度大于等于室温，其中，所述第一热应力、所述第二热应力及所述第三热应力三者中至少两者的方向相反，以实现所述异质键合结构的翘曲度的调节。
最后，对进行了所述固键退火处理后的所述键合结构进行降温处理，其中，进行所述降温处理过程中，该降温处理过程会对所述键合结构产生第三热应力，此时，所述键合结构中的热应力表现为所述第一热应力及所述第三热应力的综合，即表现为所述残余热应力与所述第一热应力的作用，所述第三热应力本质可以理解为所述第二热应力的残余应力，所述固键退火处理后的第一衬底101转化成所述降温处理后的第一衬底102，所述固键退火处理后的第二衬底201转化成所述降温处理后的第二衬底202，如图4-6所示，本发明中，控制上述三种热应力中的至少两者方向相反，从而通过热应力的调节实现最终经过降温处理后的键合结构中翘曲度的调节，其中，控制上述三种热应力中的至少两者方向相反，例如可以是，所述第一热应力表现为使所述键合结构下凹的应力，则可以控制在进行所述固键退火处理过程中产生的所述第二热应力表现为使所述键合结构上凸的应力，此时，基于所述下凹的应力与所述上凸的应力表现后的最终方向及大小的残余热应力，再依据实际需求对所述第三热应力进行调控，从而最终实现所述键合结构的翘曲度的调节，其中，可以控制降温处理后的结构中基本不存在热应力，翘曲度小，或者几乎不翘曲，如图4所示，还可以控制降温处理后得到的键合结构具有使键合结构下凹的热应力，使键合结构表现为下凹形态，如图5所示，还可以控制降温处理后得到的键合结构具有使键合结构上凸的热应力，使键合结构表现为上凸形态，如图6所示。
另外，当所述第一温度大于室温时，在进行所述降温处理之后，还包括通过一缓慢冷却的步骤将所述键合结构自所述第一温度缓慢冷却至室温的步骤，其中，所述缓慢冷却的冷却速率小于所述降温处理过程中降温速率的1/2，可以是所述降温速率的1/3。利用更低的降温速率可以使内部的热应力充分弛豫与分散，从而防止键合结构在冷却至室温时发生碎裂等。
作为示例，步骤3)中，所述键合处理的键合温度与所述固键退火处理的固键退火温度之间的差值介于所述固键退火温度与所述第一温度之间的差值的1/10-9/10之间。
具体的，在一示例中，控制所述键合温度与所述固键退火温度之间的差值与所述固键退火温度与所述第一温度之间的差值的关系，这里所述差值是指两个温度数值之间绝对值的差，其中，所述固键退火温度与所述第一温度之间的差值大于所述固键退火温度与所述键合温度之间的差值，优选所述键合温度与所述固键退火温度之间的差值介于所述固键退火温度与所述第一温度之间的差值的1/10-9/10之间，从而进一步有利于热应力之间进行翘曲度的调节。
作为示例，步骤3)中，降温至所述第一温度的降温速率低于5℃/min。
具体的，低降温速率有利于延长降温时间，使残余应力得到恢复和弛豫，从而可以降低需要产生补偿应力的温度等，从而降低工艺复杂度。在一示例中，对降温过程中的所述降温速率进行控制，所述降温速率优选低于3℃/min。
作为示例，步骤3)中，降温至所述第一温度的降温速率与所述第一温度和所述键合处理的键合温度之间的差值呈反比。
具体的，在一可选示例中，对所述降温处理过程中的所述降温速率进行设置依据所述键合温度与所述第一温度之间的差值而定，上述温度之间的差值越大，选择的降温速率越小，通过较小的降温速率缓解较大的温差所带来的应力差。
作为示例，通过调整所述键合处理过程中的键合温度调整所述第一热应力的大小；通过调整所述固键退火处理过程中的固键退火温度调整所述第二热应力的大小；通过调整降温至所述第一温度的降温速率调整所述第三热应力的大小。
具体的，在一示例中，提供一种对所述第一热应力、所述第二热应力及所述第三热应力的大小进行控制的方式，其中，通过所述键合温度的大小调整所述第一热应力的大小，通过所述固键退火温度的大小调整所述第二热应力的大小，通过所述降温速率的大小调整所述第三热应力的大小。
具体的，在一示例中，据热应力的简易关系式stress＝(T1-T2)*alpha可知，通过改变温度既可以调整热应力大小。在一示例中，通过固键温度冷却至室温温度T0(如50℃)的残余应力与该冷却过程的降温速率相关。较快的降温速率将会产生较大的第三热应力stress3。举例说明，第三热应力stress3在10℃/分钟的降温速率下为第二热应力的10％，在20℃/分钟的降温速率下为第二热应力的20％。其中，第二热应力的大小为固键温度T2与键合温度T1间的热应力，大小为stress2＝(T2-T1)*alpha。因为异质键合的键合强度与退火温度相关，对于异质键合而言，一般需要固键温度达到200℃，因此可得stress2＝(200-T1)*alpha。因此，在降温速率为10度时，stress3＝0.1*(200-T1)*alpha。因为该键合发生在高温T1环境下，因此该键合结构在T0本身及具备一个第一热应力stress1＝(50-T1)*alpha。为了使该键合结构在T0时不存在热应力，只需满足方程stress1+stress3＝0即可。因此可以计算出所需要的高温键合温度T1。需要说明的是，本次计算过程中所采用的应力计算方式为热应力计算的简易方式，实际物理过程及变化更为复杂，需要大量的仿真计算及实验统计确定。Alpha为两种键合材料的热膨胀系数差且为考虑热膨胀系数随温度的变化。以上计算仅为了说明在T0时热应力为0时的键合温度，据此亦可以计算预算热应力的温度。
需要说明的，在一示例中，所述第一热应力的数值包括Stress1＝(降温达到的第一温度-键合处理温度)*alpha，所述第二热应力的数值包括Stress2＝(固键退火处理温度-键合处理温度)*alpha，所述第三热应力的数值包括Stress3＝A*Stress2，其中，所述第三热应力为所述第二热应力的残余应力，调节后所述异质键合结构的热应力的数值包括Stress＝Stress1+Stress3，alpha为两种键合材料的热膨胀系数差的绝对值，A为残余系数，可以依据实际的需求进行选择，在一示例中，可以选择为10％-50％，如可以是20％、30％。
具体的，在一示例中，提供一种具体的热应力的调节方式，控制所述第一热应力与所述第二热应力的方向相反，例如，首先通过调整所述键合温度，以在所述键合结构中产生一个预设热应力，即所述第一热应力，再调整所述固键退火温度产生一个与所述预设热应力方向相反的反向热应力，即所述第二热应力，例如，在一可选示例中，控制所述第二热应力的数值大于所述第一热应力的数值，此时，经过所述固键退火处理并降温之后，所述第二热应力不能完全弛豫而在键合结构内保存有第二热应力的残余应力，即为所述第三热应力。控制所述第三热应力与所述第一热应力的方向相反，从而可以减少所述键合结构中最终的热应力，使得得到的室温下的键合结构的翘曲度较小。
另外，本发明还提供一种异质键合结构的后处理方法，所述异质键合结构的后处理方法包括对异质键合结构进行后处理工艺的步骤，其中，在进行所述后处理工艺之前还包括采用如本实施例中上述任意一项方案所述的基于热应力补偿的异质键合结构翘曲度调节方法进行异质键合结构的翘曲度调节的步骤。
作为示例，所述后处理工艺包括研磨、减薄、化学机械抛光以及图案化中的至少一种。
具体的，本发明还提供一种异质键合结构的后处理方法，包括对键合后的结构进行所述后处理工艺，当然，所述后处理工艺还可以是除了研磨、减薄、化学机械抛光、图案化、划片等改变应力分布的工艺之外的其他方式，在该后处理工艺之前，采用本发明的翘曲度调节方式得到经过翘曲度调节的异质键合结构，从而在后续工艺加工后使其具有所需要的翘曲度，在获得一定的翘曲度的基础上，进行所述后处理工艺后可得到最终理想的键合后处理结构。
综上所述，本发明提供一种基于热应力补偿的异质键合结构翘曲度的调节方法，包括如下步骤：1)提供第一衬底及第二衬底，所述第一衬底具有第一键合面，所述第二衬底具有第二键合面，并将所述第一键合面与所述第二键合面进行键合处理，以于所述键合处理后的键合结构中产生第一热应力；2)对所述键合结构进行固键退火处理，以产生第二热应力；3)将步骤2)得到的结构降温至第一温度，以产生第三热应力，所述第一温度小于所述键合温度且所述第一温度大于等于室温，其中，所述第一热应力、所述第二热应力及所述第三热应力三者中至少两者的方向相反，以实现所述异质键合结构的翘曲度的调节，通过上述方案，本发明提供一种基于热应力补偿的异质键合结构翘曲度的调节方法，通过调节键合过程中、固键退火过程以及冷却过程中的热应力，即通过形成补偿热应力和残余热应力的相互作用，达到调节键合结构翘曲度的问题，并可以在键合结构的后处理工艺中，通过翘曲度的调节，在后续键合结构加工获得具有低翘曲度的异质键合片。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种基于热应力补偿的异质键合结构翘曲度的调节方法，其特征在于，包括如下步骤：
1)提供第一衬底及第二衬底，所述第一衬底具有第一键合面，所述第二衬底具有第二键合面，并将所述第一键合面与所述第二键合面进行键合处理，以于所述键合处理后的键合结构中产生第一热应力，所述键合处理的键合温度介于40℃-450℃之间，所述第二衬底的材料选自铌酸锂、钽酸锂中的任意一种；
2)对所述键合结构进行固键退火处理，以产生第二热应力，所述固键退火处理的固键退火温度大于所述键合处理的键合温度，使得所述第二热应力与所述第一热应力反向；
3)将步骤2)得到的结构降温至第一温度，以产生第三热应力，所述第一温度小于所述键合温度且所述第一温度大于等于室温，所述键合处理的键合温度与所述固键退火处理的固键退火温度之间的差值介于所述固键退火温度与所述第一温度之间的差值的1/10-9/10之间，降温至所述第一温度的降温速率与所述第一温度和所述键合处理的键合温度之间的差值呈反比，其中，所述第一热应力、所述第二热应力及所述第三热应力三者中至少两者的方向相反，以实现所述异质键合结构的翘曲度的调节。
2.根据权利要求1所述的基于热应力补偿的异质键合结构翘曲度的调节方法，其特征在于，步骤1)中，所述第一衬底的材料选自于硅、氧化硅、蓝宝石、锗、铌酸锂、钽酸锂、碳化硅、氮化镓及氮化铝中的任意一种，且所述第一衬底的材料与所述第二衬底的材料不同。
3.根据权利要求1所述的基于热应力补偿的异质键合结构翘曲度的调节方法，其特征在于，步骤3)中，降温至所述第一温度的降温速率低于5℃/min。
4.根据权利要求1所述的基于热应力补偿的异质键合结构翘曲度的调节方法，其特征在于，通过调整所述键合处理的处理过程中的键合温度调整所述第一热应力的大小；通过调整所述固键退火处理的处理过程中的固键退火温度调整所述第二热应力的大小；通过调整降温至所述第一温度的降温速率调整所述第三热应力的大小。
5.一种异质键合结构的后处理方法，其特征在于，包括对异质键合结构进行后处理工艺的步骤，其中，在进行所述后处理工艺之前还包括采用如权利要求1-4中任意一项所述的基于热应力补偿的异质键合结构翘曲度调节方法进行异质键合结构的翘曲度调节的步骤。
6.根据权利要求5所述的异质键合结构的后处理方法，其特征在于，所述后处理工艺包括研磨、减薄、化学机械抛光以及图案化中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811619146.9A CN111383914B (zh) | 2018-12-28 | 2018-12-28 | 异质键合结构翘曲度的调节方法及后处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811619146.9A CN111383914B (zh) | 2018-12-28 | 2018-12-28 | 异质键合结构翘曲度的调节方法及后处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111383914A CN111383914A (zh) | 2020-07-07 |
| CN111383914B true CN111383914B (zh) | 2021-03-19 |
Family
ID=71222499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811619146.9A Active CN111383914B (zh) | 2018-12-28 | 2018-12-28 | 异质键合结构翘曲度的调节方法及后处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111383914B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112216609B (zh) * | 2020-09-22 | 2022-07-26 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN113284839B (zh) * | 2021-05-21 | 2024-07-02 | 中国科学院上海微系统与信息技术研究所 | 一种钻石晶体的异质键合方法及异质结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243957A (ja) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| CN106711027A (zh) * | 2017-02-13 | 2017-05-24 | 中国科学院上海微系统与信息技术研究所 | 晶圆键合方法及异质衬底制备方法 |
| CN107045992A (zh) * | 2017-04-19 | 2017-08-15 | 中国科学院上海微系统与信息技术研究所 | 图像传感器圆片级封装方法及封装结构 |
-
2018
- 2018-12-28 CN CN201811619146.9A patent/CN111383914B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243957A (ja) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| CN106711027A (zh) * | 2017-02-13 | 2017-05-24 | 中国科学院上海微系统与信息技术研究所 | 晶圆键合方法及异质衬底制备方法 |
| CN107045992A (zh) * | 2017-04-19 | 2017-08-15 | 中国科学院上海微系统与信息技术研究所 | 图像传感器圆片级封装方法及封装结构 |
Non-Patent Citations (1)
| Title |
|---|
| 《硅锗界面热应力的控制及晶圆级 GeOI 的制备》;张润春等;《半导体技术》;20180930;第43卷(第9期);摘要、正文、图1,2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111383914A (zh) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100832152B1 (ko) | 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼 | |
| US20040067644A1 (en) | Non-contact etch annealing of strained layers | |
| US9824886B2 (en) | Stress mitigating amorphous SiO2 interlayer | |
| EP1509949B1 (en) | Formation of lattice-tuning semiconductor substrates | |
| CN111383915B (zh) | 异质键合结构的制备方法 | |
| US20070134901A1 (en) | Growth of GaAs expitaxial layers on Si substrate by using a novel GeSi buffer layer | |
| KR20080049630A (ko) | 반도체 헤테로구조물 제조방법 | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| CN113994032A (zh) | 电子器件用基板及其制造方法 | |
| CN111383914B (zh) | 异质键合结构翘曲度的调节方法及后处理方法 | |
| CN114207825A (zh) | 电子器件用基板及其制造方法 | |
| CN107195534B (zh) | Ge复合衬底、衬底外延结构及其制备方法 | |
| US7147709B1 (en) | Non-contact etch annealing of strained layers | |
| CN102439695A (zh) | 应变材料层的松弛和转移 | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| GB2510248A (en) | High thermal conductivity heat dissipating synthetic diamond wafers for gallium nitride based semiconductor devices | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| WO2003017373A3 (en) | Piezoelectric coupled component integrated devices | |
| WO2023284170A1 (zh) | 一种制作GaN芯片的方法及GaN芯片 | |
| CN104532208A (zh) | 一种氮化物外延装置及方法 | |
| KR20040078211A (ko) | 질화갈륨 기판 제조 방법 | |
| CN115440573A (zh) | 单晶SiC/Si晶圆基底、异质结构及其制备方法 | |
| CN109166788B (zh) | 一种在硅衬底上直接外延生长锗虚拟衬底的方法 | |
| CN111739790A (zh) | 一种氮化镓薄膜的外延结构及制备方法 | |
| CN115863400B (zh) | 一种高导热GaN基HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220323 Address after: 201800 zone a, floor 2, building 2, No. 168, xinlai Road, Jiading District, Shanghai Patentee after: Shanghai Xinsi polymer semiconductor Co.,Ltd. Address before: 200050 865 Changning Road, Changning District, Changning District, Shanghai. Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES |
|
| TR01 | Transfer of patent right |