CN106711027A - 晶圆键合方法及异质衬底制备方法 - Google Patents

晶圆键合方法及异质衬底制备方法 Download PDF

Info

Publication number
CN106711027A
CN106711027A CN201710076760.4A CN201710076760A CN106711027A CN 106711027 A CN106711027 A CN 106711027A CN 201710076760 A CN201710076760 A CN 201710076760A CN 106711027 A CN106711027 A CN 106711027A
Authority
CN
China
Prior art keywords
bonding
wafer
annealing
temperature
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710076760.4A
Other languages
English (en)
Other versions
CN106711027B (zh
Inventor
黄凯
欧欣
张润春
游天桂
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi polymer semiconductor Co.,Ltd.
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710076760.4A priority Critical patent/CN106711027B/zh
Publication of CN106711027A publication Critical patent/CN106711027A/zh
Application granted granted Critical
Publication of CN106711027B publication Critical patent/CN106711027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种晶圆键合方法及异质衬底制备方法，所述晶圆键合方法至少包括：S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；S2：对所述第一晶圆及所述第二晶圆进行键合前预加热处理；S3：将所述第一晶圆的第一键合面与所述第二晶圆的第二键合面进行键合。通过上述方案，本发明对晶圆键合前预加热，可以有效降低异质键合结构在高温后退火中的热应变，进而扩大异质键合的使用范围，提高异质集成材料的可靠性；同时，解决异质键合结构在高温后退火工艺中，因为热应变而发生的解键合以及键合结构碎裂的问题。

Description

晶圆键合方法及异质衬底制备方法
技术领域
本发明属于材料结构工艺制备领域，特别涉及一种晶圆键合方法及异质衬底制备方法。
背景技术
随着摩尔定律的发展遇到瓶颈，单一材料已经不能满足半导体技术的快速发展。超越摩尔的技术发展路线提出了对异质集成技术的迫切需求，异质集成技术是将具有不同性质的材料集成在一起，从而实现多种功能器件的高密度集成。例如，将GaN与Si集成实现GaN基高电子迁移率器件与硅基集成电路集成，将压电材料与Si集成实现滤波器件与集成电路集成等。
目前，键合工艺广泛应用于半导体材料与器件工艺领域中，例如利用Smart-cut工艺制备绝缘体上硅(Silicon-on-Insulator,SOI)结构材料，利用键合工艺进行MEMS器件制备及封装等，以及利用键合工艺对集成电路进行高密度三维集成等。
在众多异质集成技术中，由于键合技术对材料晶格匹配没有要求，因此具有较高的灵活性。然而，由于异质材料之间存在热膨胀系数失配，异质的键合结构在高温加固、缺陷恢复、材料薄膜转移等高温工艺下会产生巨大的热应变。热应变可能导致键合结构发生解键合甚至出现异质键合结构的碎裂，无法实现大范围的异质集成。
因此，如何提供一种减小异质键合结构在高温后退火工艺中的热应变，以扩大异质集成的材料范围，提高异质集成材料的可靠性的键合方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆键合方法及异质衬底制备方法，用于解决现有技术中键合结构在后退火工艺中因热应变而发生解键合或碎裂的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆键合方法，所述方法至少包括：
S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；
S2：对所述第一晶圆及所述第二晶圆进行键合前预加热处理；
S3：将所述第一键合面与所述第二键合面进行键合。
作为本发明的一种优选方案，步骤S1中，所述第一晶圆的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石；所述第二晶圆的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石，且所述第二晶圆的材料与所述第一晶圆材料不同。
作为本发明的一种优选方案，步骤S2中，所述键合前预加热处理的温度为50℃～500℃，所述键合前预加热处理的时间为10s～12h。
作为本发明的一种优选方案，步骤S2中，所述键合前预加热处理在真空环境下或在空气、N2、O2、Ar、He、H2中至少一种气体形成的保护气氛下进行。
作为本发明的一种优选方案，在步骤S3前还包括对所述第一键合面和/或所述第二键合面进行等离子体活化处理的过程。
作为本发明的一种优选方案，在对所述第一键合面进行所述键合前预加热处理前对所述第一键合面进行等离子体活化处理或在对所述第一键合面进行所述键合前预加热处理后对所述第一键合面进行等离子体活化处理；在对所述第二键合面进行所述键合前预加热处理前对所述第二键合面进行等离子体活化处理或在对所述第二键合面进行所述键合前预加热处理后对所述第二键合面进行等离子体活化处理。
作为本发明的一种优选方案，步骤S3中，键合开始时，所述第一晶圆及所述第二晶圆的温度保持在各自进行所述键合前预加热处理的温度。
作为本发明的一种优选方案，步骤S3中，所述键合方式为直接键合、阳极键合、金属键合、介质层键合中的任意一种。
作为本发明的一种优选方案，还包括步骤S4：将步骤S3得到的结构进行退火，所述退火在真空环境下或N2、O2、Ar、He、H2、空气中至少一种气体形成的保护气氛下进行，所述退火的温度为50℃～1300℃，所述退火的时间为10s～48h。
作为本发明的一种优选方案，步骤S4中，所述后退火的温度为对所述第一晶圆与所述第二晶圆进行的所述键合前预加热处理的最低温度至1200℃。
本发明还提供一种异质衬底制备的方法，所述制备方法至少包括：如上述方案中任意一种所述的晶圆键合方法所包含的步骤，还包括；
所述键合前预加热处理前，于所述第一键合面或所述第二键合面进行离子注入，以在所述第一晶圆或所述第二晶圆的预设深度处形成缺陷层；
将将经过所述晶圆键合方法得到的具有所述缺陷层的结构再进行第一次退火处理，以沿所述缺陷层剥离部分所述晶圆。
作为本发明的一种优选方案，还包括将所述第一次退火处理得到的结构进行第二次退火处理，其中，所述第二次退火处理的温度大于所述第一次退火处理的温度。
如上所述，本发明提供的晶圆键合方法及异质衬底制备方法，具有如下有益效果：
1)本发明在键合前对晶圆加热，可以有效降低异质键合结构在后续退火中的热应变，进而扩大异质键合的使用范围，提高异质集成材料的可靠性；
2)解决异质键合结构在后续退火工艺中，因为热应变而发生的解键合以及键合结构碎裂的问题。
附图说明
图1显示为本发明提供的晶圆键合方法的流程图。
图2-图3显示为本发明提供的晶圆键合方法各步骤所对应的结构示意图。
图4显示为本发明提供的实验结果的示意图。
元件标号说明
1 第一晶圆
11 第一键合面
2 第二晶圆
21 第二键合面
3 晶圆键合结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种晶圆键合方法，所述方法至少包括：
S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；
S2：对所述第一晶圆及所述第二晶圆进行键合前预加热处理；
S3：将所述第一晶圆的第一键合面与所述第二晶圆的第二键合面进行键合；
下面结合具体附图详细介绍本发明的晶圆键合的方法。
请参阅图1中的S1及图2，进行步骤S1，提供第一晶圆1及第二晶圆2，其中，所述第一晶圆1具有第一键合面11，所述第二晶圆2具有第二键合面21；
具体的，所述第一晶圆1具有上表面及下表面，均可作为所述第一键合面11；所述第二晶圆2具有上表面及下表面，均可作为所述第二键合面21。本实施例中，均选取所述第一晶圆1及所述第二晶圆2的上表面分别作为所述第一键合面11及所述第二键合面21.
作为示例，步骤S1中，所述第一晶圆1的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石；所述第二晶圆2的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石，且所述第二晶圆2的材料与所述第一晶圆1材料不同。
具体的，所述第一晶圆1及所述第二晶圆2可以为但不限于以上材料，且可是以上材料的的晶体、多晶或者非晶材料。在本实施例中，优选为以上所述材料的单晶晶圆。
请参阅图1中的S2，进行步骤S2，对所述第一晶圆1及所述第二晶圆2进行键合前预加热处理；
具体的，可以将所述第一晶圆1及所述第二晶圆2分别吸附在键合设备的两个加热电极上，分别加热至预定温度，当然，也可以以其他的加热方式分别将所述第一晶圆1及所述第二晶圆2进行加热至预定温度。在其他实施例中，也可以对所述第一晶圆1及所述第二晶圆2同时进行加热至预定温度。
需要说明的是，由于不同材料具有不同的热膨胀系数，可以通过仿真计算调控不同晶圆所需的预定温度(预键合温度)，从而调控键合结构后续温度改变(如后续退火处理)后的内部应力。
作为示例，步骤S2中，所述键合前预加热处理的温度为50℃～500℃，键合前预加热处理的时间为10s～12h。
具体的，所述键合前预加热处理的温度优选为100℃～200℃，键合前预加热处理的时间为60s～10h，在本实施例中，所述键合前预加热处理的温度为150℃，键合前预加热处理的时间为2h。
作为示例，步骤S2中，所述键合前预加热处理在真空环境下或在空气、N2、O2、Ar、He、H2中至少一种气体形成的保护气氛下进行。
具体的，所述第一晶圆1与所述第二晶圆2的加热条件，例如包括加热温度、加热时间、加热气氛三者中至少有一者相同，可以简化工艺，节省成本，适于工业化生产。当然，在可以完成本发明的功效的基础上，所述第一晶圆1与所述第二晶圆2的所述加热条件(例如加热温度、加热时间、加热气氛)也可以均不相同，此时，可以灵活控制对所述需键合晶圆的加热过程，以灵活控制后续温度改变(如后续退火处理)后的内部应力。
请参阅图1中的S3及图3，进行步骤S3，将所述第一晶圆1的第一键合面11与所述第二晶圆2的第二键合面21进行键合；
具体的，本实施例中，在进行步骤S3之前已经分别对所述第一晶圆1及所述第二晶圆2进行了相同或不同条件的键合前预加热处理，所述键合前预加热处理的温度，也即晶圆键合开始的温度，是基于所述第一晶圆1及所述第二晶圆2的膨胀系数而设定，这是由于不同材料的热膨胀系数可以调控键合结构的应力，因而可以进一步调控键合结构在后续处理(如退火)过程中的应变。也就是说，在晶圆键合前，依据需键合的不同晶圆的材料对晶圆进行预定温度的键合前预加热，在键合开始时，已经实现了所述两个晶圆的紧密接触，这个紧密接触的温度(也即预定的加热温度)控制该温度进而控制键合结构在后续不同温度处理时的应变，继而可以据此降低键合结构后续处理(如后续退火)过程中的应变。
进一步，本实施例中，在键合之前已经分别对所述第一晶圆1及所述第二晶圆2进行不同的变温处理，其中，由于已经对所述第一晶圆1及所述第二晶圆2进行了键合前预加热处理，则在步骤S3的键合过程可以加热也可以不加热，需根据具体的材料与应用而定。
作为示例，在步骤S3前还包括对所述第一键合面11和/或所述第二键合面21进行等离子体活化处理的过程。
作为示例，对所述第一键合面11的等离子体活化处理的过程可以在对其进行所述键合前预加热处理之前，也可以在对其进行所述键合前预加热处理之后；对所述第二键合面21的等离子体活化处理的过程可以在对其进行所述键合前预加热处理之前，也可以在对其进行所述键合前预加热处理之后。
具体的，对所述第一键合面11及所述第二键合面21的等离子体活化处理与所述键合前预加热处理的顺序可以调整，在此不做限制。另外，也可以为与所述等离子体活化处理具有相同功效的其他表面激活工艺，在此不做限制。
作为示例，步骤S3中，所述键合开始时，所述第一晶圆1及所述第二晶圆2的温度保持在各自进行所述键合前预加热处理的温度。
具体的，可以将所述第一晶圆1及所述第二晶圆2分别吸附在键合设备的两个加热电极上，分别加热至预定温度后直接进行键合。作为示例，步骤S3中，所述键合方式为直接键合、阳极键合、金属键合、介质层键合中的任意一种。
具体的，可以采用直接键合、介质层键合、金属键合或阳极键合间接键合工艺将步骤S2得到的所述第一晶圆1及所述第二晶圆2进行键合。其中，所述介质层键合工艺包括生长介质层键合工艺、聚合物键合工艺、熔融玻璃键合工艺及旋涂玻璃键合工艺。
作为示例，还包括步骤S4：将步骤S3得到的结构进行退火，所述退火在真空环境下或N2、O2、Ar、He、H2、空气中至少一种气体形成的保护气氛下进行，所述退火的温度为50℃～1300℃，所述退火的时间为10s～48h。
具体的，所述退火的温度优选为100℃～1200℃，所述退火的时间为30s～12h，在本实施例中，所述退火的温度为1100℃，所述退火的时间为1h。
作为示例，步骤S4中，所述退火的温度为对所述第一晶圆与所述第二晶圆进行的所述键合前预加热处理的最低温度至1200℃。
具体的，所述最低温度是指，在所述键合前预加热处理过程中，对所述第一晶圆1的加热温度以及对所述第二晶圆2的加热温度中较低的一个。
作为示例，所述退火处理可以用于键合加固。
具体的，经过上述键合的过程，对所述键合后的结构进行退火。所述退火处理可以用于所述键合结构的键合加固，其中，具体的所述退火处理的条件可以依据不同的所述第一晶圆1及所述第二晶圆2而确定，例如，对于碳化硅，用于键合加固的所述退火处理温度为1000℃～1200℃。当然，由于经过上述键合工艺的所述键合结构可以具有较低的后续处理(如后续退火处理)后的内部应变，因此，所述退火处理还可以用于其他需求，如材料剥离、缺陷恢复等工艺中，在此不做限定。
实施例二
本发明还提供一种异质衬底制备的方法，所述制备方法至少包括：采用实施例一中任一方案所述的晶圆键合方法所包含的步骤，还包括；
所述加热处理前，于所述第一键合面11或所述第二键合面21进行离子注入，以在所述第一晶圆1或所述第二晶圆2的预设深度处形成缺陷层；
将经过所述晶圆键合方法得到的具有所述缺陷层的结构再进行第一次退火处理，以沿所述缺陷层剥离部分所述晶圆。
具体的，进行所述第一次处理优选在真空环境下或N2、O2、Ar、He、H2、空气中至少一种气体形成的保护气氛下进行，所述退火处理的温度为50℃～1300℃，所述退火处理的时间为10s～48h。其具体退火处理工艺参数可依具体不同晶圆而定，如对于碳化硅，所述退火温度为600℃～900℃，对于铌酸锂，所述退火温度为400℃以下。此时，所述异质衬底结构具有较低的退火热应变，异质衬底具有较高的可靠性，不易发生的解键合以及键合结构碎裂。
作为示例，还包括将所述第一次退火处理得到的结构进行第二次退火处理，其中，所述第二次退火处理的温度大于所述第一次退火处理的温度。
具体的，所述第二温度下的退火处理可以用于剥离过程中遗留的缺陷进行恢复，同时，在该退火过程中也可以对所述键合结构进一步加固。其具体退火处理工艺参数可依具体不同晶圆而定，如对于碳化硅，所述第二次退火处理温度为1000℃～1200℃，对于铌酸锂，所述第二次退火处理温度为500℃以下。
需要说明的是，为了进一步说明本发明的有益效果，如图4所述，以厚度均为500um，长宽均为20mm的铌酸锂/硅键合对为例，对键合后的结构进行200℃温度下的退火，得出不同加热处理的温度(键合开始的温度)与退火应力(切应力与剥离应力)之间的关系。可以发现，随着键合前预加热温度的升高，退火应力明显减小。由此可见，可以通过改变键合前的预加热温度，以控制键合后退火过程中热应变的变化。
综上所述，本发明提供一种晶圆键合方法及异质衬底制备方法，所述制备方法至少包括：S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；S2：对所述第一晶圆及所述第二晶圆进行加热处理；S3：将所述第一晶圆的第一键合面与所述第二晶圆的第二键合面进行键合。通过上述方案，本发明在键合前对晶圆加热，可以有效降低异质键合结构在高温后退火中的热应变，进而扩大异质键合的使用范围，提高异质集成材料的可靠性；同时，解决异质键合结构在高温后退火工艺中，因为热应变而发生的解键合以及键合结构碎裂的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种晶圆键合方法，其特征在于，所述方法至少包括：
S1：提供第一晶圆及第二晶圆，其中，所述第一晶圆具有第一键合面，所述第二晶圆具有第二键合面；
S2：对所述第一晶圆及所述第二晶圆进行键合前预加热处理；
S3：将所述第一键合面与所述第二键合面进行键合。
2.根据权利要求1所述的晶圆键合方法，其特征在于，步骤S1中，所述第一晶圆的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石；所述第二晶圆的材料为Si、SiO2、Ge、GaN、AlN、SiC、铌酸锂、钽酸锂、III-V族化合物半导体、蓝宝石或金刚石，且所述第二晶圆的材料与所述第一晶圆材料不同。
3.根据权利要求1所述的晶圆键合方法，其特征在于，步骤S2中，所述键合前预加热处理的温度为50℃～500℃，所述键合前预加热处理的时间为10s～12h。
4.根据权利要求1所述的晶圆键合方法，其特征在于，步骤S2中，所述键合前预加热处理在真空环境下或在空气、N2、O2、Ar、He、H2中至少一种气体形成的保护气氛下进行。
5.根据权利要求1所述的晶圆键合方法，其特征在于，在步骤S3前还包括对所述第一键合面和/或所述第二键合面进行等离子体活化处理的过程。
6.根据权利要求5所述的晶圆键合方法，其特征在于，在对所述第一键合面进行所述键合前预加热处理前对所述第一键合面进行等离子体活化处理或在对所述第一键合面进行所述键合前预加热处理后对所述第一键合面进行等离子体活化处理；在对所述第二键合面进行所述键合前预加热处理前对所述第二键合面进行等离子体活化处理或在对所述第二键合面进行所述键合前预加热处理后对所述第二键合面进行等离子体活化处理。
7.根据权利要求1所述的晶圆键合方法，其特征在于，步骤S3中，键合开始时，所述第一晶圆及所述第二晶圆的温度保持在各自进行所述键合前预加热处理的温度。
8.根据权利要求1所述的晶圆键合方法，其特征在于，步骤S3中，所述键合方式为直接键合、阳极键合、金属键合、介质层键合中的任意一种。
9.根据权利要求1所述的晶圆键合方法，其特征在于，还包括步骤S4：将步骤S3得到的结构进行退火，所述退火在真空环境下或N2、O2、Ar、He、H2、空气中至少一种气体形成的保护气氛下进行，所述退火的温度为50℃～1300℃，所述退火的时间为10s～48h。
10.根据权利要求9所述的晶圆键合方法，其特征在于，步骤S4中，所述退火的温度为对所述第一晶圆与所述第二晶圆进行的所述键合前预加热处理的最低温度至1200℃。
11.一种异质衬底制备的方法，其特征在于，所述制备方法至少包括：如权利要求1～11中任一项所述的晶圆键合方法所包含的步骤，还包括；
所述键合前预加热处理前，于所述第一键合面或所述第二键合面进行离子注入，以在所述第一晶圆或所述第二晶圆的预设深度处形成缺陷层；
将经过所述晶圆键合方法得到的具有所述缺陷层的结构进行第一次退火处理，以沿所述缺陷层剥离部分所述晶圆。
12.如权利要求11所述的异质衬底制备的方法，其特征在于，还包括将所述第一次退火处理得到的结构进行第二次退火处理，其中，所述第二次退火处理的温度大于所述第一次退火处理的温度。
CN201710076760.4A 2017-02-13 2017-02-13 晶圆键合方法及异质衬底制备方法 Active CN106711027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710076760.4A CN106711027B (zh) 2017-02-13 2017-02-13 晶圆键合方法及异质衬底制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710076760.4A CN106711027B (zh) 2017-02-13 2017-02-13 晶圆键合方法及异质衬底制备方法

Publications (2)

Publication Number Publication Date
CN106711027A true CN106711027A (zh) 2017-05-24
CN106711027B CN106711027B (zh) 2021-01-05

Family

ID=58910814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710076760.4A Active CN106711027B (zh) 2017-02-13 2017-02-13 晶圆键合方法及异质衬底制备方法

Country Status (1)

Country Link
CN (1) CN106711027B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039373A (zh) * 2017-05-31 2017-08-11 母凤文 氮化镓器件结构及其制备方法
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108461542A (zh) * 2018-03-23 2018-08-28 中国电子科技集团公司第五十五研究所 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN109427828A (zh) * 2017-09-04 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109786229A (zh) * 2018-12-05 2019-05-21 中北大学 一种晶圆键合方法以及相应的异质衬底制备的方法
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN110880920A (zh) * 2018-09-06 2020-03-13 中国科学院上海微系统与信息技术研究所 异质薄膜结构的制备方法
CN111383915A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法
CN111383914A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构翘曲度的调节方法及后处理方法
CN111799365A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN111799215A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN112271249A (zh) * 2020-10-23 2021-01-26 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN113284839A (zh) * 2021-05-21 2021-08-20 中国科学院上海微系统与信息技术研究所 一种钻石晶体的异质键合方法及异质结构
CN113380648A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 键合半导体器件及其制备方法
CN113437162A (zh) * 2021-05-12 2021-09-24 上海新硅聚合半导体有限公司 一种混合集成光电芯片衬底结构的制备方法及衬底结构
CN115028141A (zh) * 2022-08-11 2022-09-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种蓝宝石压力敏感结构的蓝宝石晶圆直接键合方法
CN117096065A (zh) * 2023-10-17 2023-11-21 天通控股股份有限公司 一种大尺寸超薄钽酸锂晶片键合方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260906A (zh) * 1997-06-18 2000-07-19 艾利森电话股份有限公司 用于高频集成电路的衬底
CN1340862A (zh) * 2000-09-01 2002-03-20 三菱电机株式会社 半导体装置和“绝缘体上的半导体”衬底
CN1479353A (zh) * 2002-05-02 2004-03-03 S.O.I.Tec��Ե���Ϲ輼����˾ 材料层的分离处理方法
EP1429381A2 (en) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
CN1737994A (zh) * 2004-08-19 2006-02-22 S.O.I.Tec绝缘体上硅技术公司 在键合两个晶片之前的热处理
CN101174640A (zh) * 2007-11-14 2008-05-07 中国科学院上海微系统与信息技术研究所 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法
CN101325154A (zh) * 2008-07-16 2008-12-17 中国科学院上海微系统与信息技术研究所 混合图形化单晶硅的绝缘层上锗结构、方法及应用
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
CN103183308A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 Al-Ge键合方法
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN105742445A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260906A (zh) * 1997-06-18 2000-07-19 艾利森电话股份有限公司 用于高频集成电路的衬底
CN1340862A (zh) * 2000-09-01 2002-03-20 三菱电机株式会社 半导体装置和“绝缘体上的半导体”衬底
CN1479353A (zh) * 2002-05-02 2004-03-03 S.O.I.Tec��Ե���Ϲ輼����˾ 材料层的分离处理方法
EP1429381A2 (en) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
CN1737994A (zh) * 2004-08-19 2006-02-22 S.O.I.Tec绝缘体上硅技术公司 在键合两个晶片之前的热处理
CN101174640A (zh) * 2007-11-14 2008-05-07 中国科学院上海微系统与信息技术研究所 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法
CN101325154A (zh) * 2008-07-16 2008-12-17 中国科学院上海微系统与信息技术研究所 混合图形化单晶硅的绝缘层上锗结构、方法及应用
CN102347219A (zh) * 2011-09-23 2012-02-08 中国科学院微电子研究所 形成复合功能材料结构的方法
CN103183308A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 Al-Ge键合方法
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN105742445A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039373A (zh) * 2017-05-31 2017-08-11 母凤文 氮化镓器件结构及其制备方法
CN109427828A (zh) * 2017-09-04 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109427828B (zh) * 2017-09-04 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN108493334A (zh) * 2018-03-15 2018-09-04 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108336219A (zh) * 2018-03-15 2018-07-27 中国科学院上海微系统与信息技术研究所 一种薄膜异质结构的制备方法
CN108461542A (zh) * 2018-03-23 2018-08-28 中国电子科技集团公司第五十五研究所 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
CN110880920A (zh) * 2018-09-06 2020-03-13 中国科学院上海微系统与信息技术研究所 异质薄膜结构的制备方法
CN109786229A (zh) * 2018-12-05 2019-05-21 中北大学 一种晶圆键合方法以及相应的异质衬底制备的方法
CN111383914A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构翘曲度的调节方法及后处理方法
CN111383915A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法
CN111383914B (zh) * 2018-12-28 2021-03-19 中国科学院上海微系统与信息技术研究所 异质键合结构翘曲度的调节方法及后处理方法
CN111383915B (zh) * 2018-12-28 2021-03-23 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN111799365A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN111799215A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN111799215B (zh) * 2020-06-29 2021-05-11 中国科学院上海微系统与信息技术研究所 一种降低异质结构薄膜退火热应力的方法
CN112271249A (zh) * 2020-10-23 2021-01-26 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN112271249B (zh) * 2020-10-23 2023-09-15 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN113437162A (zh) * 2021-05-12 2021-09-24 上海新硅聚合半导体有限公司 一种混合集成光电芯片衬底结构的制备方法及衬底结构
CN113380648A (zh) * 2021-05-13 2021-09-10 中国科学院微电子研究所 键合半导体器件及其制备方法
CN113284839A (zh) * 2021-05-21 2021-08-20 中国科学院上海微系统与信息技术研究所 一种钻石晶体的异质键合方法及异质结构
CN115028141A (zh) * 2022-08-11 2022-09-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种蓝宝石压力敏感结构的蓝宝石晶圆直接键合方法
CN117096065A (zh) * 2023-10-17 2023-11-21 天通控股股份有限公司 一种大尺寸超薄钽酸锂晶片键合方法
CN117096065B (zh) * 2023-10-17 2024-01-30 天通控股股份有限公司 一种大尺寸超薄钽酸锂晶片键合方法

Also Published As

Publication number Publication date
CN106711027B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN106711027A (zh) 晶圆键合方法及异质衬底制备方法
CN108493334B (zh) 一种薄膜异质结构的制备方法
US7498245B2 (en) Embrittled substrate and method for making same
CN108493326A (zh) 基于单晶压电薄膜的声波谐振器及其制备方法
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
CN105895576B (zh) 一种离子注入剥离制备半导体材料厚膜的方法
CN106209003B (zh) 利用薄膜转移技术制备薄膜体声波器件的方法
CN110880920B (zh) 异质薄膜结构的制备方法
CN106653583A (zh) 一种大尺寸iii‑v异质衬底的制备方法
JPH0729782A (ja) 結合ウエーハの製造方法
CN105957831A (zh) 一种用于制造支撑衬底上的单晶材料薄层结构的方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN109166792B (zh) 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜
CN104868050A (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
CN102443851A (zh) 一种薄膜材料的剥离方法
CN108010834A (zh) 一种柔性单晶薄膜及其制备与转移方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
CN102652347A (zh) 贴合晶片的制造方法
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN106611740A (zh) 衬底及其制造方法
CN106531682A (zh) GeOI结构以及制备方法
CN109346433B (zh) 半导体衬底的键合方法以及键合后的半导体衬底
CN109671620B (zh) 半导体器件制备过程中的杂质扩散工艺
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220323

Address after: 201800 zone a, floor 2, building 2, No. 168, xinlai Road, Jiading District, Shanghai

Patentee after: Shanghai Xinsi polymer semiconductor Co.,Ltd.

Address before: 200050 No. 865, Changning Road, Shanghai, Changning District

Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES

TR01 Transfer of patent right