CN109427828B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109427828B
CN109427828B CN201710785701.4A CN201710785701A CN109427828B CN 109427828 B CN109427828 B CN 109427828B CN 201710785701 A CN201710785701 A CN 201710785701A CN 109427828 B CN109427828 B CN 109427828B
Authority
CN
China
Prior art keywords
wafer
top surface
vacuum environment
semiconductor device
top wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710785701.4A
Other languages
English (en)
Other versions
CN109427828A (zh
Inventor
施林波
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710785701.4A priority Critical patent/CN109427828B/zh
Priority to US16/050,580 priority patent/US10381398B2/en
Publication of CN109427828A publication Critical patent/CN109427828A/zh
Application granted granted Critical
Publication of CN109427828B publication Critical patent/CN109427828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Abstract

本申请公开了一种半导体装置的制造方法，涉及半导体技术领域。所述方法包括：在顶部晶圆的底面和底部晶圆的顶面上形成水膜；在形成所述水膜后，将所述顶部晶圆的底面和所述底部晶圆的顶面贴合；将贴合后的所述顶部晶圆和所述底部晶圆置于真空环境下；执行热退火工艺，以使得所述顶部晶圆的底面和所述底部晶圆的顶面熔融键合。本申请可以减少键合后的晶圆之间存在的气隙。

Description

半导体装置的制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体装置的制造方法。
背景技术
在背照式(BSI)图像传感器等半导体器件的制造工艺中，需要将顶部晶圆和底部晶圆熔融键合。
本申请的发明人发现：在将顶部晶圆和底部晶圆熔融键合后，上下两片晶圆的边缘区域之间存在较多的气隙(bubble voids)，这会影响图像传感器的性能。
发明内容
本申请的一个目的是减少键合后的晶圆的边缘之间存在的气隙。
根据本申请的一方面，提供了一种半导体装置的制造方法，包括：在顶部晶圆的底面和底部晶圆的顶面上形成水膜；在形成所述水膜后，将所述顶部晶圆的底面和所述底部晶圆的顶面贴合；将贴合后的所述顶部晶圆和所述底部晶圆置于真空环境下；执行热退火工艺，以使得所述顶部晶圆的底面和所述底部晶圆的顶面熔融键合。
在一个实施例中，所述真空环境下的压强为0.0001mBar-0.1mBar。
在一个实施例中，置于所述真空环境下停留的时间为0.5h-2h。
在一个实施例中，所述方法还包括：在形成所述水膜前，对所述顶部晶圆的底面和所述底部晶圆的顶面进行亲水性处理。
在一个实施例中，所述亲水性处理包括等离子体处理。
在一个实施例中，所述等离子体处理的处理条件包括：真空压强小于1mBar；处理时间为15s-90s；功率为50W-200W；处理气氛包括氮气。
在一个实施例中，所述在顶部晶圆的底面和底部晶圆的顶面上形成水膜包括：利用去离子水对旋转的所述顶部晶圆的底面和旋转的所述底部晶圆的顶面进行清洗，从而形成所述水膜。
在一个实施例中，所述清洗步骤的清洗条件包括：清洗时间为1min-5min；所述顶部晶圆和所述底部晶圆的旋转速率为1000转/分-3000转/分。
在一个实施例中，所述将所述顶部晶圆的底面和所述底部晶圆的顶面贴合包括：对所述顶部晶圆的顶面施加1N-3N的压力，以使得所述顶部晶圆的底面和所述底部晶圆的顶面通过分子间力吸引而贴合。
在一个实施例中，所述热退火工艺的条件包括：退火温度为300℃-500℃；退火时间为1h-3h；退火气氛包括氮气。
在一个实施例中，所述半导体装置包括背照式图像传感器。
本申请实施例通过将贴合后的顶部晶圆和底部晶圆置于真空环境下一段时间，之后再进行退火工艺，减少了键合后的顶部晶圆和底部晶圆的边缘之间存在的气隙。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的半导体装置的制造方法的流程图；
图2是根据本申请另一个实施例的半导体装置的制造方法的流程图；
图3A示出了顶部晶圆和底部晶圆贴合的示意图；
图3B示出了将贴合后的顶部晶圆和底部晶圆置于真空环境的后的示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
发明人对键合后的晶圆之间存在气隙的问题进入了深入研究，发现：通常的熔融键合是靠作用于顶部晶圆中央的外力(例如针)使得两片要键合的晶圆从中央向四周贴合，而在贴合过程中，因为熔融键合过程太快而缺少方向性，使得晶圆边缘区域的熔融不够充分，导致空气排除不彻底，从而在键合后的晶圆的边缘区域之间存在整圈的气隙缺陷。据此，发明人提出了如下解决方案。
图1是根据本申请一个实施例的半导体装置的制造方法的流程图。
在步骤102，在顶部晶圆的底面和底部晶圆的顶面上形成水膜。顶部晶圆例如可以为载体晶圆，而底部晶圆例如可以为器件晶圆。
在一个实施例中，可以利用去离子水等对旋转的顶部晶圆的底面和旋转的底部晶圆的顶面进行清洗，从而形成水膜。优选地，清洗步骤的清洗条件可以包括：清洗时间为1min-5min，例如2min、3min、4min等；顶部晶圆和底部晶圆的旋转速率为1000转/分-3000转/分、例如1500转/分、2000转/分、2500转/分等。
在步骤104，在形成水膜后，将顶部晶圆的底面和底部晶圆的顶面对准后贴合。
优选地，可以在室温下对顶部晶圆的顶面施加1N-3N(例如2N等)的压力，以使得顶部晶圆的底面和底部晶圆的顶面通过分子间力吸引而贴合。
在步骤106，将贴合后的顶部晶圆和底部晶圆置于真空环境下停留一段时间，以使释放顶部晶圆的边缘和底部晶圆的边缘之间的气泡。
优选地，真空环境下的压强为0.0001mBar-0.1mBar，例如0.001mBar、0.01mBar等，上述压强范围下可以更好地释放晶圆的边缘之间的气泡，以使得键合后的晶圆的边缘之间的气隙进一步减少。更优选地，置于压强为0.0001mBar-0.1mBar的真空环境下停留的时间为0.5h-2h，例如1h、1.5h等。
在步骤108，执行热退火工艺，以使得顶部晶圆的底面和底部晶圆的顶面熔融键合。
在一个实施例中，顶部晶圆和底部晶圆为硅晶圆，热退火工艺可以实现Si-O-Si原子健的键合。
优选地，热退火工艺的条件可以包括：退火温度为300℃-500℃，例如350℃、400℃、450℃等；退火时间为1h-3h，例如1.5h、2h、2.5h等；退火气氛包括氮气等。上述热退火工艺的条件有利于进一步减少键合后的晶圆的边缘之间的气隙。
本实施例中，将贴合后的顶部晶圆和底部晶圆置于真空环境下一段时间，之后再进行退火工艺，减少了键合后的顶部晶圆和底部晶圆的边缘之间存在的气隙。
图2是根据本申请另一个实施例的半导体装置的制造方法的流程图。下面仅重点介绍图2与图1所示实施例的不同之处，其他相关步骤可以参照上面的描述。
在步骤202，对顶部晶圆的底面和底部晶圆的顶面进行亲水性处理。
在一个实施例中，亲水性处理可以包括等离子体处理，等离子体处理可以激活顶部晶圆的底面和底部晶圆的顶面，从而使其具有亲水性。等离子体处理的处理条件优选包括以下条件：真空压强小于1mBar，例如0.5mBar、0.05mBar等；处理时间为15s-90s，例如30s、60s、80s等；功率为50W-200W，例如80W、100W、150W等；处理气氛包括氮气等。
在步骤204，在亲水性处理后，在顶部晶圆的底面和底部晶圆的顶面上形成水膜。
在步骤206，在形成水膜后，将顶部晶圆的底面和底部晶圆的顶面对准后贴合。
在步骤208，将贴合后的顶部晶圆和底部晶圆置于真空环境下停留一段时间。
在步骤210，执行热退火工艺，以使得顶部晶圆的底面和底部晶圆的顶面熔融键合。
步骤204-步骤210可以参见步骤102-步骤108的描述，在此不再赘述。
本实施例中，在形成水膜前，对顶部晶圆的底面和底部晶圆的顶面进行亲水性处理，有利于改善键合效果。
图3A示出了顶部晶圆和底部晶圆贴合的示意图。图3B示出了将贴合后的顶部晶圆和底部晶圆置于真空环境的后的示意图。从图3A可以看出，顶部晶圆和底部晶圆贴合时，晶圆边缘部分的气体不能被完全排出。从图3B可以看出，通过将贴合后的顶部晶圆和底部晶圆置于真空环境一段时间后，晶圆边缘部分的气体可以得到很好地释放，从而减少了晶圆边缘部分之间的气隙。
本申请提出的方法适于但不限于背照式图像传感器。
至此，已经详细描述了根据本申请实施例的半导体装置的制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，所述半导体装置为背照式图像传感器，所述方法包括：
利用去离子水对旋转的顶部晶圆的底面和旋转的底部晶圆的顶面进行清洗，以在所述顶部晶圆的底面和所述底部晶圆的顶面上分别形成水膜；
在形成所述水膜后，将所述顶部晶圆的底面和所述底部晶圆的顶面贴合；
将贴合后的所述顶部晶圆和所述底部晶圆置于真空环境下，置于所述真空环境下时未进行热退火工艺，所述真空环境下的压强为0.0001mBar-0.1mBar；
置于所述真空环境下停留一段时间后，执行热退火工艺，以使得所述顶部晶圆的底面和所述底部晶圆的顶面熔融键合。
2.根据权利要求1所述的方法，其特征在于，置于所述真空环境下停留的时间为0.5h-2h。
3.根据权利要求1所述的方法，其特征在于，还包括：
在形成所述水膜前，对所述顶部晶圆的底面和所述底部晶圆的顶面进行亲水性处理。
4.根据权利要求3所述的方法，其特征在于，所述亲水性处理包括等离子体处理。
5.根据权利要求4所述的方法，其特征在于，所述等离子体处理的处理条件包括：
真空压强小于1mBar；
处理时间为15s-90s；
功率为50W-200W；
处理气氛包括氮气。
6.根据权利要求1所述的方法，其特征在于，所述清洗步骤的清洗条件包括：
清洗时间为1min-5min；
所述顶部晶圆和所述底部晶圆的旋转速率为1000转/分-3000转/分。
7.根据权利要求1-6任意一项所述的方法，其特征在于，所述将所述顶部晶圆的底面和所述底部晶圆的顶面贴合包括：
对所述顶部晶圆的顶面施加1N-3N的压力，以使得所述顶部晶圆的底面和所述底部晶圆的顶面通过分子间力吸引而贴合。
8.根据权利要求1-6任意一项所述的方法，其特征在于，所述热退火工艺的条件包括：
退火温度为300℃-500℃；
退火时间为1h-3h；
退火气氛包括氮气。
CN201710785701.4A 2017-09-04 2017-09-04 半导体装置的制造方法 Active CN109427828B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710785701.4A CN109427828B (zh) 2017-09-04 2017-09-04 半导体装置的制造方法
US16/050,580 US10381398B2 (en) 2017-09-04 2018-07-31 Method for manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710785701.4A CN109427828B (zh) 2017-09-04 2017-09-04 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN109427828A CN109427828A (zh) 2019-03-05
CN109427828B true CN109427828B (zh) 2021-02-09

Family

ID=65513323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710785701.4A Active CN109427828B (zh) 2017-09-04 2017-09-04 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US10381398B2 (zh)
CN (1) CN109427828B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933096A (zh) * 2005-09-14 2007-03-21 中国科学院半导体研究所 一种低温晶片直接键合方法
CN101010781A (zh) * 2004-09-13 2007-08-01 国际商业机器公司 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法
CN101561446A (zh) * 2009-06-04 2009-10-21 大连理工大学 一种玻璃微纳流控芯片、制作组装方法及其辅助装配装置
CN101677057A (zh) * 2008-09-17 2010-03-24 中国科学院半导体研究所 低温晶片键合的方法
CN106483588A (zh) * 2015-08-25 2017-03-08 硕彦光学有限公司 镜片贴膜加工方法
CN106711027A (zh) * 2017-02-13 2017-05-24 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217155A (ja) * 2011-03-30 2012-11-08 Nippon Dempa Kogyo Co Ltd 圧電デバイス及び圧電デバイスの製造方法
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010781A (zh) * 2004-09-13 2007-08-01 国际商业机器公司 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法
CN1933096A (zh) * 2005-09-14 2007-03-21 中国科学院半导体研究所 一种低温晶片直接键合方法
CN101677057A (zh) * 2008-09-17 2010-03-24 中国科学院半导体研究所 低温晶片键合的方法
CN101561446A (zh) * 2009-06-04 2009-10-21 大连理工大学 一种玻璃微纳流控芯片、制作组装方法及其辅助装配装置
CN106483588A (zh) * 2015-08-25 2017-03-08 硕彦光学有限公司 镜片贴膜加工方法
CN106711027A (zh) * 2017-02-13 2017-05-24 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法

Also Published As

Publication number Publication date
US10381398B2 (en) 2019-08-13
CN109427828A (zh) 2019-03-05
US20190074323A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
US11876014B2 (en) Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
JP5895676B2 (ja) 半導体装置の製造方法
EP2587530B1 (en) Wafer processing laminate, wafer processing member, temporary bonding arrangement, and thin wafer manufacturing method
EP2551322B1 (en) Wafer processing laminate, wafer processing member, temporary bonding arrangement, and thin wafer manufacturing method
US8846499B2 (en) Composite carrier structure
JP2008034623A (ja) ウエハの接着方法、薄板化方法、及び剥離方法
CN103617944B (zh) 基于光刻胶的临时键合及去键合的方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
WO2009032536A3 (en) Method for manufacturing a semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
CN103832970A (zh) 一种低温晶圆键合方法
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
JP2014533893A (ja) 電子デバイス構造を提供する方法および関連する電子デバイス構造
JP2011071193A5 (ja) 貼合せｓｏｉウェーハの製造方法
CN109427828B (zh) 半导体装置的制造方法
KR102447215B1 (ko) Soi웨이퍼의 제조방법
US10395954B2 (en) Method and device for coating a product substrate
TW201005883A (en) Method for manufacturing soi wafer
CN105280541A (zh) 一种用于超薄半导体圆片的临时键合方法及去键合方法
Wuensch et al. Temporary wafer bonding-key technology for MEMS devices
JP2018090472A (ja) 電子デバイスの製造方法
McCutcheon et al. Advanced processes and materials for temporary wafer bonding
CN110791220A (zh) 用于柔性显示器的透明聚酰亚胺复合膜及其制造方法
JP2014141588A (ja) 仮固定用接着フィルム及びこれを用いた半導体装置の製造方法
JP2012204439A (ja) 貼合せｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant