JP2011071193A5 - 貼合せｓｏｉウェーハの製造方法 - Google Patents
貼合せｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JP2011071193A5 JP2011071193A5 JP2009219039A JP2009219039A JP2011071193A5 JP 2011071193 A5 JP2011071193 A5 JP 2011071193A5 JP 2009219039 A JP2009219039 A JP 2009219039A JP 2009219039 A JP2009219039 A JP 2009219039A JP 2011071193 A5 JP2011071193 A5 JP 2011071193A5
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thickness
- oxide film
- supporting
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
本発明は、埋込み酸化膜層厚さが大きい高耐圧デバイスに適した貼合せＳＯＩ（Silicon On Insulater）ウェーハの製造方法に関するものである。
本発明の目的は、貼合せ熱処理の際に生じていた貼合せ界面の結晶欠陥を低減するとともに、ウェーハに生じる反りを低減し得る、貼合せＳＯＩウェーハの製造方法を提供することにある。
本発明の第１の観点は、図１に示すように、活性層用ウェーハ１１の全面に酸化膜１１ｂを形成し、このウェーハ１１を支持するための支持用ウェーハ１２の全面に酸化膜１２ａを形成し、活性層用ウェーハ１１を支持用ウェーハ１２に酸化膜１１ｂ，１２ａを介して重ね合せ、２枚の重ね合せウェーハ１３を熱処理して貼合せ、これにより２枚の重ね合せたウェーハ１４の間に介在する酸化膜１１ｂ，１２ａをＢＯＸ層１５にし、その後、活性層用ウェーハ１１に減肉化処理を施すことにより、支持用ウェーハ１２の上にＢＯＸ層１５を介してＳＯＩ層１６を形成した貼合せＳＯＩウェーハ１７を製造する方法であって、貼合せ熱処理前において、活性層用ウェーハ１１の厚さが支持用ウェーハ１２の厚さより小さく、かつ活性層用ウェーハ１１の全面に形成する酸化膜１１ｂの厚さが支持用ウェーハ１２の全面に形成する酸化膜１２ａの厚さより小さいことを特徴とする。
本発明の第２の観点は、第１の観点に基づく発明であって、更に支持用ウェーハの裏面に形成された酸化膜の厚さが０．４５〜６μｍの範囲内にあって、ＢＯＸ層の厚さと支持用ウェーハ裏面酸化膜の厚さとの厚み差が１μｍ以下であることを特徴とする。
本発明の第３の観点は、第１又は第２の観点に基づく発明であって、更に支持用ウェーハの厚さが３２５〜７２５μｍの範囲内にあるとき、活性層用ウェーハの厚さが支持用ウェーハの厚さより小さい３００〜７００μｍの範囲内であることを特徴とする。
本発明の第４の観点は、第１の観点に基づく発明であって、更にＢＯＸ層の厚さが０．５〜７μｍであることを特徴とする。
また、本発明の製造方法で製造された貼合せＳＯＩウェーハは、貼合せ界面の結晶欠陥が低減されているため、耐圧特性の低下を解決することができ、また、反りが低減されているため、半導体製造工程における露光不良や吸着不良を低減できる。
本発明の製造方法で製造された貼合せＳＯＩウェーハは、支持用ウェーハ１２の裏面に形成された酸化膜１２ａの厚さが０．４５〜６μｍの範囲内にあって、ＢＯＸ層１５の厚さと支持用ウェーハ１２の裏面に形成された酸化膜１２ａの厚さとの厚み差が１μｍ以下であり、ＳＯＩ層にスリップ転位が存在しないことを特徴とする。また、ＢＯＸ層１５の厚さが０．５〜７μｍであり、かつウェーハに生じる反りが１００μｍ以下である。貼合せ界面の結晶欠陥が低減されているため、耐圧特性の低下を解決することができ、また、反りが１００μｍ以下にまで低減されているため、半導体製造工程における露光不良や吸着不良を低減できる。
Claims (4)
- 活性層用ウェーハの全面に酸化膜を形成し、このウェーハを支持するための支持用ウェーハの全面に酸化膜を形成し、前記活性層用ウェーハを前記支持用ウェーハに前記酸化膜を介して重ね合せ、前記２枚の重ね合せウェーハを熱処理して貼合せ、これにより２枚の重ね合せたウェーハの間に介在する酸化膜を埋込み酸化膜層にし、その後、前記活性層用ウェーハに減肉化処理を施すことにより、前記支持用ウェーハの上に前記埋込み酸化膜層を介してＳＯＩ層を形成した貼合せＳＯＩウェーハを製造する方法であって、
前記貼合せ熱処理前において、前記活性層用ウェーハの厚さが前記支持用ウェーハの厚さより小さく、かつ前記活性層用ウェーハの全面に形成する酸化膜の厚さが前記支持用ウェーハの全面に形成する酸化膜の厚さより小さい
ことを特徴とする貼合せＳＯＩウェーハの製造方法。 - 支持用ウェーハの裏面に形成された酸化膜の厚さが０．４５〜６μｍの範囲内にあって、埋込み酸化膜層の厚さと前記支持用ウェーハ裏面酸化膜の厚さとの厚み差が１μｍ以下である請求項１記載の貼合せＳＯＩウェーハの製造方法。
- 支持用ウェーハの厚さが３２５〜７２５μｍの範囲内にあるとき、活性層用ウェーハの厚さが前記支持用ウェーハの厚さより小さい３００〜７００μｍの範囲内である請求項１又は２記載の貼合せＳＯＩウェーハの製造方法。
- 埋込み酸化膜層の厚さが０．５〜７μｍである請求項１記載の貼合せＳＯＩウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009219039A JP2011071193A (ja) | 2009-09-24 | 2009-09-24 | 貼合せｓｏｉウェーハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009219039A JP2011071193A (ja) | 2009-09-24 | 2009-09-24 | 貼合せｓｏｉウェーハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011071193A JP2011071193A (ja) | 2011-04-07 |
| JP2011071193A5 true JP2011071193A5 (ja) | 2012-10-11 |
Family
ID=44016214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009219039A Pending JP2011071193A (ja) | 2009-09-24 | 2009-09-24 | 貼合せｓｏｉウェーハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011071193A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5978764B2 (ja) * | 2012-05-24 | 2016-08-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP5862521B2 (ja) * | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6225562B2 (ja) * | 2013-08-30 | 2017-11-08 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| FR3024280A1 (fr) * | 2014-07-25 | 2016-01-29 | Soitec Silicon On Insulator | Procede de detachement d'une couche utile |
| FR3076393A1 (fr) * | 2017-12-28 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
| DE212019000447U1 (de) | 2019-01-16 | 2021-10-12 | Murata Manufacturing Co., Ltd. | Siliziumsubstrat mit einen Hohlraum sowie Hohlraum-SOI-Substrat, welches das Siliziumsubstrat umfasst |
| CN115799273B (zh) * | 2022-12-21 | 2024-02-09 | 中环领先半导体科技股份有限公司 | 一种绝缘体上硅晶圆及制备方法、半导体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109678A (ja) * | 1991-10-18 | 1993-04-30 | Sony Corp | Ｓｏｉ基板の製造方法 |
| JPH098124A (ja) * | 1995-06-15 | 1997-01-10 | Nippondenso Co Ltd | 絶縁分離基板及びその製造方法 |
| JP2001094079A (ja) * | 1999-09-20 | 2001-04-06 | Komatsu Electronic Metals Co Ltd | 貼り合せｓｏｉウェーハの製造方法 |
| JP2001093788A (ja) * | 1999-09-21 | 2001-04-06 | Komatsu Electronic Metals Co Ltd | 貼り合せｓｏｉウェーハの製造方法 |
| JP5194508B2 (ja) * | 2007-03-26 | 2013-05-08 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
-
2009
- 2009-09-24 JP JP2009219039A patent/JP2011071193A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011071193A5 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP5374006B2 (ja) | 基板製造方法及び該方法によって得られた基板 | |
| JP2009111362A5 (ja) | ||
| TWI327745B (en) | Method for fabricating a compound material and method for choosing a wafer | |
| JP6208646B2 (ja) | 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板 | |
| JP2016092197A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2009116227A1 (ja) | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 | |
| EP1978554A3 (en) | Method for manufacturing semiconductor substrate comprising implantation and separation steps | |
| EP2211380A3 (en) | Method of Manufacturing Laminated Wafer by High Temperature Laminating Method | |
| WO2009004889A1 (ja) | 薄膜シリコンウェーハ及びその作製法 | |
| TWI717504B (zh) | 貼合式soi晶圓的製造方法 | |
| JP2010278160A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP2011071193A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| US8709911B2 (en) | Method for producing SOI substrate and SOI substrate | |
| JP2015012009A5 (ja) | ||
| JP2014103329A5 (ja) | ||
| JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5240651B2 (ja) | 多層シリコン半導体ウェーハ及びその作製方法 | |
| JP2010109356A5 (ja) | ||
| JP2004111521A (ja) | Ｓｏｉウエーハおよびその製造方法 | |
| JP2010153488A (ja) | Ｓｏｉウエハの製造方法およびｓｏｉウエハ | |
| JP6070487B2 (ja) | Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス | |
| US10347525B2 (en) | Method for producing bonded SOI wafer | |
| JP2012204439A (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP2014029992A5 (ja) |