TWI717504B - 貼合式soi晶圓的製造方法 - Google Patents

貼合式soi晶圓的製造方法 Download PDF

Info

Publication number
TWI717504B
TWI717504B TW106114492A TW106114492A TWI717504B TW I717504 B TWI717504 B TW I717504B TW 106114492 A TW106114492 A TW 106114492A TW 106114492 A TW106114492 A TW 106114492A TW I717504 B TWI717504 B TW I717504B
Authority
TW
Taiwan
Prior art keywords
wafer
bonded
oxide film
bonding
thermal oxide
Prior art date
Application number
TW106114492A
Other languages
English (en)
Other versions
TW201810628A (zh
Inventor
小林德弘
阿賀浩司
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201810628A publication Critical patent/TW201810628A/zh
Application granted granted Critical
Publication of TWI717504B publication Critical patent/TWI717504B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種貼合式SOI晶圓的製造方法，透過絕緣膜貼合皆由單晶矽構成的接合晶圓及基底晶圓而製造貼合式SOI晶圓，包含基底晶圓貼合面側堆積多晶矽層的步驟、研磨多晶矽層表面而得到研磨面的步驟、研磨面形成熱氧化膜的步驟、接合晶圓貼合面形成絕緣膜的步驟、密接絕緣膜及熱氧化膜而貼合接合晶圓及基底晶圓的貼合步驟、薄膜化經貼合的接合晶圓而形成SOI層的步驟，其中用電阻率100Ω‧cm以上的單晶矽晶圓作為基底晶圓，形成於研磨面的熱氧化膜厚度為15nm以上，形成於研磨面的熱氧化膜表面的RMS為0.6nm以下，貼合步驟後進行的熱處理的最高處理溫度為1150℃以下。

Description

貼合式SOI晶圓的製造方法
本發明係關於貼合式SOI(Silicon On Insulator，絕緣體上矽)晶圓的製造方法。
作為RF(Radio Frequency，高頻)裝置對應的SOI晶圓，係以使基底晶圓的電阻率為高電阻化而予以進行應對。然而，為了對應更進一步的高速化，對應更高的頻率成為必要，僅藉由習知的高電阻晶圓的使用則變得無法應對。
於此，作為對策，提案有：於SOI晶圓的埋置氧化膜層(BOX層)之緊接下方處，加上具有可使生成的載體消滅之效果的層(載體陷阱層)，因此有必要於基底晶圓上形成用於使在高電阻晶圓中生成的載體再結合的高電阻的多晶矽層。
專利文獻1記載：於BOX層與基底晶圓的交界面，形成有作為載體陷阱層的多晶矽層或非晶質矽層。另一方面，於專利文獻2也記載：於BOX層與基底晶圓的交界面，形成有作為載體陷阱層的多晶矽層，更進一步，為了防止多晶矽層的再結晶化，限制了多晶矽層形成後的熱處理溫度。
再者，專利文獻3記載：為了製作對應RF裝置的SOI晶圓，於比500Ω．cm更大的高電阻率的矽基板上，以0.5~10nm的厚度形成與自然氧化物層相異的介電材料層後，形成多晶矽層。
另一方面，專利文獻4記載：於基底晶圓的貼合面之側形成多晶矽層或非晶質矽層，更進一步記載：作為基底晶圓，使用電阻率為100Ω．cm以上，並且形成多晶矽層的表面的表面粗糙度為2nm以上者。
再者，專利文獻5記載：於電阻率為100Ω．cm以上的基底晶圓的貼合面之側形成多晶矽層或非晶質矽層的步驟之前，於基底晶圓的貼合面之側形成熱氮化膜。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本日本特表2007-507093號公報
〔專利文獻2〕日本特表2013-513234號公報
〔專利文獻3〕日本特表2014-509087號公報
〔專利文獻4〕日本特開2015-60887號公報
〔專利文獻5〕日本特開2015-228432號公報
如同以上，需要有為了使發生於SOI晶圓的BOX層緊接下方(即基底晶圓)處的載體為再結合的載體陷阱層。
將多晶矽層作為載體陷阱層的情況，於基底晶圓成長矽層且研磨，與表面形成有絕緣膜的接合晶圓在室溫下貼合後，將接合晶圓薄膜化而成為SOI晶圓，但是在以室溫貼合後的SOI晶圓的製造步驟之中，進行例如用於提 高貼合交界面的結合強度的結合熱處理、用於平坦化薄膜化後的SOI層的表面的平坦化熱處理、及用於調整SOI層的膜厚度的犧牲氧化熱處理等的熱處理。
此時，於在室溫下的貼合步驟之前存在於無塵室的環境引起的硼會附著於晶圓，而在貼合步驟之中被封入晶圓的結合面。該硼會在之後的SOI晶圓製造步驟中的熱處理中使載體陷阱層擴散，使作為高電阻基板的基底晶圓的電阻率降低。
若高電阻基板的電阻率降低至1000Ω．cm以下，二次諧波失真特性會大大地降低。因此，消去此環境硼汙染的影響係為重要，與環境硼汙染的影響無關，提升具有載體陷阱層的SOI晶圓的二次諧波失真特性有其必要。
於上述的專利文獻3至5記載有在將多晶矽層作為載體陷阱層而貼合的SOI晶圓之中，能於多晶矽層的表面形成氧化膜而貼合。然而，任一的專利文獻之中，皆並未揭示表示有實際地於多晶矽層的表面形成氧化膜的實施例。再者，若對基底晶圓上所具有的多晶矽層構造進行基底氧化(於基底晶圓側形成氧化膜)，表面粗糙度會增大，而有無法貼合的問題。
為了解決上述問題，本發明的目的在於提供一種貼合式SOI晶圓的製造方法，藉由抑制來自貼合交界面的硼汙染的影響，而能抑制高電阻基板的電阻率降低。
為了達成上述目的，本發明提供一種貼合式SOI晶圓的製造方法，係透過絕緣膜而將皆由單晶矽所構成的接合晶圓及基底晶圓予以貼合而製造貼合式SOI晶圓，該貼合式SOI晶圓的製造方法包含：一堆積步驟，係於該基底晶圓的貼合面側將多晶矽層予以堆積；一研磨步驟，係將該多晶矽層的表面 予以研磨而得到研磨面；一熱氧化膜形成步驟，係於該研磨面形成熱氧化膜；一絕緣膜形成步驟，係於該接合晶圓的貼合面形成該絕緣膜；一貼合步驟，係將該絕緣膜及該熱氧化膜予以密接而將該接合晶圓及該基底晶圓予以貼合；以及一薄膜化步驟，係將經貼合的該接合晶圓予以薄膜化而形成SOI層，其中，使用電阻率為100Ω．cm以上的單晶矽晶圓作為該基底晶圓，形成於該研磨面的該熱氧化膜的膜厚度為15nm以上，形成於該研磨面的該熱氧化膜的表面的表面粗糙度(RMS，Root Mean Square)為0.6nm以下，並且於該貼合步驟之後所進行的熱處理的最高處理溫度為1150℃以下。
如此的貼合式SOI晶圓的製造方法，由於能抑制來自貼合交界面的硼汙染的影響的緣故，而能抑制高電阻基板的電阻率降低。再者，由於使氧化膜的表面的RMS為0.6nm以下的緣故，而能抑制貼合時的空洞或起泡的發生。
此時，其中將該研磨面的RMS予以為0.3nm以下，將形成於該研磨面的該熱氧化膜的膜厚度予以為25nm以下為佳。
如此，藉由使研磨面的RMS為0.3nm以下，且使於研磨面形成的熱氧化膜的膜厚度為25nm以下，能確實地將熱氧化膜的表面的RMS抑制為0.6nm以下。
本發明的貼合式SOI晶圓的製造方法，由於能抑制來自貼合交界面的硼汙染的影響的緣故，而能抑制高電阻基板的電阻率降低。再者，由於使熱氧化膜的表面的RMS為0.6nm以下的緣故，能抑制貼合時的空洞或起泡的發生。
1:基底晶圓
2:接合晶圓
3:多晶矽層
4:熱氧化膜
5:絕緣膜
6:離子注入層
7:SOI層
8:貼合式SOI晶圓
第1圖係顯示本發明的貼合式SOI晶圓的製造方法的一範例的示意圖。
第2圖係顯示在實驗例一之中的熱氧化膜的膜厚度與表面粗糙度(RMS)的關係的圖。
第3圖係顯示在實驗例二之中的貼合步驟之後進行的熱處理(平坦化熱處理)的最高處理溫度與基底晶圓的電阻率的關係的圖。
以下，雖然參考圖式的同時詳細地說明本發明，但是本發明並不限定於這些。
第1圖係顯示本發明的貼合式SOI晶圓的製造方法的一範例的示意圖。
在第1圖的貼合式SOI晶圓的製造方法之中，首先，準備皆由單晶矽所構成的基底晶圓1及接合晶圓2(第1圖的(a)、(e))。此時，作為基底晶圓1，準備電阻率為100Ω．cm以上的單晶矽晶圓。
基底晶圓1的電阻率若為100Ω．cm以上，則能合適地用於高頻裝置製造用，1000Ω．cm以上更佳，3000Ω．cm以上特佳。雖然並未特別限定電阻率的上限，例如能為5000Ω．cm。
接下來，於基底晶圓1的貼合面側堆積多晶矽層3(第1圖的(b))。此多晶矽層的堆積，例如能使用磊晶成長裝置來進行。
於此，研磨於基底晶圓1的表面所堆積的多晶矽層3的表面而得到研磨面(第1圖的(c))。另外，使此研磨面的表面粗糙度(RMS，1μm平方) 為0.3nm以下為佳。再者，研磨面的RMS的下限並未特別限定，能為例如0nm以上。
接下來，例如藉由熱氧化等，於多晶矽層3的研磨面形成熱氧化膜4(第1圖的(d))。作為此熱氧化膜4的膜厚度，可為15nm以上，15nm以上且25nm以下的範圍為佳。熱氧化膜4的膜厚未達15nm，無法充分地抑制在室溫下的貼合時夾在貼合交界面的硼的擴散，而無法抑制高電阻基板的點組率的降低。
再者，此熱氧化膜4的表面的表面粗糙度(RMS，1μm平方)為0.6nm以下。若熱氧化膜4的表面的RMS超過0.6nm，會無法抑制貼合時的空洞或起泡的發生。再者，熱氧化膜4的表面的RMS的下限並未特別限定，能為例如0nm以上。
另外，本發明人們新發現了熱氧化多晶矽層所形成的熱氧化膜的膜厚度愈薄，熱氧化膜的表面的表面粗糙度愈良好，當表面粗糙度為良好，貼合不良會變得難以發生。基於此，在本發明之中，藉由使多晶矽層的研磨面的RMS為0.3nm以下，且使熱氧化膜的膜厚度為規定的膜厚度(例如25nm以下)，而能確實地將熱氧化膜的表面的RMS抑制於0.6nm以下。
接下來，藉由例如熱氧化或CVD等，於接合晶圓2的貼合面，形成成為埋置氧化膜層的絕緣膜5(例如，氧化膜)(第1圖的(f))。此情況，絕緣膜5的形成，不僅貼合面，形成於接合晶圓的全體的方式亦可。
在此之後的步驟之中，雖然如同上述，將形成有多晶矽層及熱氧化膜的基底晶圓與形成有絕緣膜的接合晶圓予以貼合，之後薄膜化接合晶圓而 形成SOI層，但是在本發明的貼合式SOI晶圓的製造方法之中，此薄膜化接合晶圓而形成SOI層的步驟，藉由離子注入剝離法而進行為佳。
藉由離子注入剝離法形成SOI層的情況，例如上述的絕緣膜5的形成(第1圖的(f))之後，對接合晶圓2，自絕緣膜5之上，藉由離子注入機注入氫離子與稀有氣體離子之中的至少一種的氣體離子，而於接合晶圓2內形成離子注入層6(第1圖的(g))。
接下來，將形成有多晶矽層3與熱氧化膜4的基底晶圓1，以形成有熱氧化膜4的面相接的方式，與形成有絕緣膜5及離子注入層6的接合晶圓2密接而貼合(第1圖的(h))。
之後，將經貼合的接合晶圓2薄膜化而形成SOI層7。
藉由離子注入剝離法形成SOI層的情況，對經貼合的晶圓，實施使於離子注入層6產生微小氣泡層的熱處理(剝離熱處理)，在離子注入層6(微小氣泡層)剝離接合晶圓2，而製作於基底晶圓1上形成有絕緣膜5及SOI層7的貼合式SOI晶圓8(第1圖的(i))。
對於如同上述製作的貼合式SOI晶圓，進行用於提高貼合交界面的結合強度的結合熱處理、用於平坦化薄膜化後的SOI層的表面的平坦化熱處理、及用於調整SOI層的膜厚度的犧牲氧化熱處理等的熱處理。
另外，在本發明之中，貼合步驟之後所進行的這些熱處理的最高處理溫度為1150℃以下。但是，必定進行對於貼合式SOI晶圓的結合熱處理。此結合熱處理，可兼平坦化熱處理或犧牲氧化熱處理等而進行，另外單獨進行亦可。亦即，在本發明之中，不論熱處理的名稱或目的，這些於貼合步驟之後所進行的全部的熱處理有以最高處理溫度1150℃以下而進行的必要。
當貼合步驟之後進行的熱處理的最高處理溫度超過1150℃，即使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為15nm以上，也無法充分地抑制在室溫下的貼合時夾於貼合交界面的硼的擴散，而無法抑制高電阻基板的電阻率的降低。再者，雖然並未特別限定於貼合步驟之後進行的熱處理的最高處理溫度的下限，但是800℃以上為佳。
如同以上說明的本發明的貼合式SOI晶圓的製造方法，藉由抑制來自貼合交界面的硼汙染的影響，能抑制高電阻基板的電阻率降低。
以下，表示實驗例，而更具體地說明形成於多晶矽層的研磨面的熱氧化膜的膜厚度與表面粗糙度的關係，以及於貼合步驟之後進行的熱處理的最高處理溫度與基底晶圓的電阻率的關係。
〔實驗例一〕
作為基底晶圓，準備複數片直徑300mm，結晶方位<100>，電阻率3000Ω．cm的經鏡面研磨的單晶矽晶圓。於此晶圓的表面，使用常壓磊晶成長裝置，堆積厚度3μm的多晶矽層，研磨表面1μm，藉此而製作多晶矽層的研磨面的表面粗糙度(以AFM(原子力顯微鏡)的1μm平方的RMS)為0.20nm的晶圓。
對這些晶圓改變熱氧化時間而進行熱氧化，分別形成膜厚度15nm、20nm、28nm及34nm的熱氧化膜，測定各別的熱氧化膜表面的表面粗糙度(以AFM的1μm平方的RMS)。其結果表示於表1及第2圖。另外，第2圖為將表1的結果繪製成圖者。
【表1】
Figure 106114492-A0305-02-0011-1
如表1及第2圖所示，相對於在形成的熱氧化膜的厚度分別為15nm及20nm的晶圓之中，熱氧化膜的表面的RMS為0.6nm以下，在形成熱氧化膜的厚度分別為28nm及34nm的晶圓之中，熱氧化膜的表面的RMS超過0.6nm。
將這些經形成有熱氧化膜的晶圓與接合晶圓(帶有氧化膜的單晶矽晶圓，已經形成有剝離用的離子注入層)相貼合，進行剝離熱處理剝離接合晶圓而形成SOI層，製作了貼合式SOI晶圓。對這些貼合式SOI晶圓，確認貼合不良(空洞產生)的有無，僅於使用熱氧化膜的表面的RMS超過0.6nm的晶圓(熱氧化膜的膜厚度：28nm、34nm)的情況確認有空洞的產生。
〔實驗例二〕
對在實驗例一之中製作的貼合式SOI晶圓的SOI層的表面，以900℃進行犧牲氧化及氧化膜除去之後，進行作為平坦化熱處理的以1100~1200℃的範圍且二小時的熱處理(100%Ar氛圍)，藉由SR(Spreading Resistance)測定測定自貼合交界面向基底晶圓的表面附近的深度方向的電阻率分佈，求得電阻率的最小值。其結果表示於表2及第3圖。另外，第3圖係為將表2的結果繪製成圖者。
Figure 106114492-A0305-02-0011-2
Figure 106114492-A0305-02-0012-4
如表2及第3圖所示，熱處理溫度為1100℃至1150℃為止，雖然在任一的情況之中，基底晶圓維持有1000Ω．cm以上的高電阻率，但是當超過1150℃電阻率的降低變為顯著，熱氧化膜的膜厚度為15nm的情況的基底晶圓的電阻率則未達1000Ω．cm。並且得知：特別在1200℃，基底晶圓的電阻率極端地降低。
以下，利用實施例及比較例而更具體地說明本發明，但是本發明並不限定於此。
〔實施例一〕
作為基底晶圓，準備了直徑300mm、p型、結晶方位<100>、電阻率3000Ω．cm的經鏡面研磨的單晶矽晶圓。於晶圓的表面，使用常壓磊晶成長裝置，堆積厚度3μm的多晶矽層，研磨該表面1μm，藉此使多晶矽層的研磨面的表面粗糙度(以AFM的1μm平方的RMS)為0.20nm。
對此基底晶圓進行熱氧化，於多晶矽層的研磨面形成膜厚度15nm的熱氧化膜。測定此熱氧化膜的表面的表面粗糙度(以AFM的1μm平方的RMS)的結果，為0.35nm。
另一方面，作為接合晶圓，準備單晶矽晶圓(直徑300mm、p型、結晶方位<100>、電阻率10Ω．cm)，於其表面形成厚度180nm的氧化膜(絕緣 膜)。之後，為了藉由離子注入剝離法而薄膜化，自形成有氧化膜的上方進行了氫離子的注入。另外，氫離子的注入條件為：加速能50keV、劑量5×1016/cm2。
將如同上述形成有多晶矽層及熱氧化膜的基底晶圓，與如同上述形成有絕緣膜及離子注入層的接合晶圓相貼合，進行500℃且30分鐘的剝離熱處理，剝離接合晶圓而形成SOI層，製作了貼合式SOI晶圓。對製作的貼合式SOI晶圓，評價貼合不良(空洞產生)的有無，將其結果表示於表3。
再者，對於剝離後的SOI層表面(剝離面)，進行犧牲氧化處理(900℃氧化(氧化膜厚度200nm)+氧化膜除去)、平坦化熱處理(1150℃、二小時、100%Ar氛圍)、犧牲氧化處理(900℃氧化+氧化膜除去)，使SOI層的膜厚度為80nm。對進行了上述的熱處理的貼合式SOI晶圓，測定基底晶圓的電阻率(Ω．cm)，其結果表示於表3。
〔實施例二〕
與實施例一相同，進行了貼合式SOI晶圓的製作及熱處理。但是，使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為20nm。此熱氧化膜的表面的RMS為0.45nm。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔實施例三〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為25nm。此熱氧化膜的表面的RMS為0.55nm。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔比較例一〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為30nm。此熱氧化膜的表面的RMS為0.8nm。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔比較例二〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為10nm。此熱氧化膜的表面的RMS為0.3nm。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔比較例三〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，並未於多晶矽層的研磨面形成熱氧化膜。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔比較例四〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，以1200℃、1小時、100%Ar氛圍的條件進行平坦化熱處理。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
〔比較例五〕
與實施例一相同，進行了貼合式SOI式晶圓的製作及熱處理。但是，使形成於多晶矽層的研磨面的熱氧化膜的膜厚度為25nm，再者，以1200℃、1小時、100%Ar氛圍的條件進行平坦化熱處理。形成於多晶矽層的研磨面的熱氧化膜的表面的RMS為0.55nm。
再者，與實施例一相同，進行空洞產生的有無的評價，以及基底晶圓的電阻率的測定，這些結果表示於表3。
Figure 106114492-A0305-02-0015-5
Figure 106114492-A0305-02-0016-6
如表3所示，在以本發明的貼合式SOI晶圓的製造方法製造貼合式SOI晶圓的實施例一至三之中，並未產生空洞，再者，基底晶圓的電阻率能確保為1000Ω．cm。
另一方面，在熱氧化膜的表面的RMS超過0.6nm的比較例一之中，有空洞產生。再者，熱氧化膜的膜厚度未達15nm的比較例二、並未形成熱氧化膜的比較例三、以及於接合步驟之後進行了最高處理溫度超過1150℃的熱處理(平坦化熱處理)的比較例四、五之中，確認了基底晶圓的電阻率的大幅度的降低。
此外，本發明並不限定於上述的實施例。上述實施例為舉例說明，凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成，產生相同的功效者，不論為何物皆包含在本發明的技術範圍內。
1‧‧‧基底晶圓
2‧‧‧接合晶圓
3‧‧‧多晶矽層
4‧‧‧熱氧化膜
5‧‧‧絕緣膜
6‧‧‧離子注入層
7‧‧‧SOI層
8‧‧‧貼合式SOI晶圓

Claims (2)

  1. 一種貼合式SOI晶圓的製造方法，係透過絕緣膜而將皆由單晶矽所構成的接合晶圓及基底晶圓予以貼合而製造貼合式SOI晶圓，該貼合式SOI晶圓的製造方法包含： 一堆積步驟，係於該基底晶圓的貼合面側將多晶矽層予以堆積； 一研磨步驟，係將該多晶矽層的表面予以研磨而得到研磨面； 一熱氧化膜形成步驟，係於該研磨面形成熱氧化膜； 一絕緣膜形成步驟，係於該接合晶圓的貼合面形成該絕緣膜； 一貼合步驟，係將該絕緣膜及該熱氧化膜予以密接而將該接合晶圓及該基底晶圓予以貼合；以及 一薄膜化步驟，係將經貼合的該接合晶圓予以薄膜化而形成SOI層， 其中，使用電阻率為100Ω‧cm以上的單晶矽晶圓作為該基底晶圓， 形成於該研磨面的該熱氧化膜的膜厚度為15nm以上， 形成於該研磨面的該熱氧化膜的表面的RMS為0.6nm以下，並且 於該貼合步驟之後所進行的熱處理的最高處理溫度為1150℃以下。
  2. 如請求項1所述之貼合式SOI晶圓的製造方法，其中將該研磨面的RMS予以為0.3nm以下，將形成於該研磨面的該熱氧化膜的膜厚度予以為25nm以下。
TW106114492A 2016-06-06 2017-05-02 貼合式soi晶圓的製造方法 TWI717504B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2016-112475 2016-06-06
JP2016112475A JP6443394B2 (ja) 2016-06-06 2016-06-06 貼り合わせｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201810628A TW201810628A (zh) 2018-03-16
TWI717504B true TWI717504B (zh) 2021-02-01

Family

ID=60578511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114492A TWI717504B (zh) 2016-06-06 2017-05-02 貼合式soi晶圓的製造方法

Country Status (5)

Country Link
US (1) US10490440B2 (zh)
JP (1) JP6443394B2 (zh)
CN (1) CN109314040B (zh)
TW (1) TWI717504B (zh)
WO (1) WO2017212812A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4009361A1 (en) * 2016-12-05 2022-06-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure
JP6919579B2 (ja) * 2018-01-17 2021-08-18 株式会社Sumco 貼り合わせウェーハの製造方法、貼り合わせウェーハ
JP6827442B2 (ja) * 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
KR102533585B1 (ko) * 2020-02-25 2023-05-18 주식회사 효산 Soi 기판 제조 방법
JP2021190660A (ja) * 2020-06-04 2021-12-13 株式会社Sumco 貼り合わせウェーハ用の支持基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP2014127590A (ja) * 2012-12-26 2014-07-07 Shin Etsu Handotai Co Ltd 高周波半導体装置及び高周波半導体装置の製造方法
TW201543538A (zh) * 2014-04-24 2015-11-16 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TW201604925A (zh) * 2014-04-24 2016-02-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107237A (ja) * 1996-09-30 1998-04-24 Toshiba Corp 誘電体分離基板とその製造方法
JP3618254B2 (ja) * 1998-06-02 2005-02-09 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP2005109149A (ja) * 2003-09-30 2005-04-21 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JP2006294957A (ja) * 2005-04-13 2006-10-26 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法及び貼り合わせｓｏｉウエーハ
JP4876442B2 (ja) * 2005-06-13 2012-02-15 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
CN102790007A (zh) * 2012-07-24 2012-11-21 沈阳硅基科技有限公司 一种厚膜tm-soi硅片的制备方法
US9613849B2 (en) * 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
JP5942948B2 (ja) * 2013-09-17 2016-06-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP2014127590A (ja) * 2012-12-26 2014-07-07 Shin Etsu Handotai Co Ltd 高周波半導体装置及び高周波半導体装置の製造方法
TW201543538A (zh) * 2014-04-24 2015-11-16 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法及貼合式soi晶圓
TW201604925A (zh) * 2014-04-24 2016-02-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Also Published As

Publication number Publication date
CN109314040B (zh) 2022-11-25
JP2017220503A (ja) 2017-12-14
US10490440B2 (en) 2019-11-26
CN109314040A (zh) 2019-02-05
JP6443394B2 (ja) 2018-12-26
US20190221470A1 (en) 2019-07-18
WO2017212812A1 (ja) 2017-12-14
TW201810628A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
TWI717504B (zh) 貼合式soi晶圓的製造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
TWI610335B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
US10424484B2 (en) Method for manufacturing a bonded SOI wafer
TWI698907B (zh) 貼合式soi晶圓的製造方法
WO2015162839A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2020113792A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
US10566196B2 (en) Method for manufacturing bonded SOI wafer
EP2579296A1 (en) Method for manufacturing bonded wafer
WO2016047046A1 (ja) 貼り合わせウェーハの製造方法
JP5942948B2 (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TW201729339A (zh) 絕緣體上半導體型基板
TWI804626B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JP5644670B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6070487B2 (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
CN112530855B (zh) 复合异质集成半导体结构、半导体器件及制备方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法