JP3618254B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP3618254B2
JP3618254B2 JP13832699A JP13832699A JP3618254B2 JP 3618254 B2 JP3618254 B2 JP 3618254B2 JP 13832699 A JP13832699 A JP 13832699A JP 13832699 A JP13832699 A JP 13832699A JP 3618254 B2 JP3618254 B2 JP 3618254B2
Authority
JP
Japan
Prior art keywords
wafer
single crystal
nitrogen
soi substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13832699A
Other languages
English (en)
Other versions
JP2000058801A (ja
Inventor
正郎 玉塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP13832699A priority Critical patent/JP3618254B2/ja
Publication of JP2000058801A publication Critical patent/JP2000058801A/ja
Application granted granted Critical
Publication of JP3618254B2 publication Critical patent/JP3618254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チョクラルスキー法(以下、CZ法という)によって作製されたシリコン単結晶ウエーハを用いる貼り合わせSOI基板の製造方法および貼り合わせSOI基板に関し、特に、SOI層が1ミクロン以下の薄膜SOI基板において、SOI層中のグローンイン(Grown−in)欠陥と呼ばれる結晶欠陥のサイズを小さくすることにより、これらの欠陥を熱処理により容易に消滅させることができる、薄膜SOI基板の製造方法およびSOI基板に関する。
【0002】
【従来の技術】
2枚のシリコン単結晶ウエーハをシリコン酸化膜を介して貼り合わせる技術は、例えば特公平5−46086号公報に示されるように、少なくとも一方のウエーハに酸化膜を形成し、接合面に異物を介在させることなく相互に密着させた後、およそ200〜1200℃の温度で熱処理し結合強度を高める方法が、従来より知られている。
【0003】
熱処理を行うことにより結合強度が高められた貼り合わせ基板は、その後の研削及び研磨等が可能となるため、どちらか一方の基板を研削及び研磨等により所望の厚さに薄膜化することにより、素子形成を行うSOI層を形成することができる。
【0004】
すなわち、作製されたSOI基板は、結晶性の優れたシリコン単結晶ウエーハのバルク結晶がそのまま用いられているため、結晶性の優れたSOI層が得られることになり、この点がSIMOX法(Separation by Implanted Oxygen)や溶融再結晶化法などの他のSOI作製手法に比べてすぐれている。
【0005】
一方、貼り合わせ基板の原料となるシリコン単結晶ウエーハとしては、主にチョクラルスキー法(CZ法)によって育成された単結晶棒をスライスして得られる、シリコン単結晶ウエーハが用いられている。
ところが、最近になって、CZ法により育成されたシリコン単結晶中には、上記グローンイン欠陥と呼ばれる、結晶成長中に導入された結晶欠陥がさまざまな測定法で見いだされることが報告されている。例えば、これらの結晶欠陥は商業レベルで生産されている一般的な成長速度(例えば、約1mm/min以上)で引き上げられた単結晶では、Secco液(KCrと弗酸と水の混合液)で表面を選択的にエッチング(Seccoエッチング)することによりピットとして検出が可能である(特開平4−192345号公報参照)。
【0006】
このピットの主な発生原因は、単結晶製造中に凝集する原子空孔のクラスタあるいは石英ルツボから混入する酸素原子の凝集体である酸素析出物であると考えられている。これらの結晶欠陥はデバイスが形成される領域に存在すると、デバイス特性を劣化させる有害な欠陥となるので、このような結晶欠陥を低減するための種々の方法が検討されている。
【0007】
例えば、上記原子空孔のクラスタの密度を低減するためには、結晶成長速度を極端に低下(例えば、0.4mm/min以下)して結晶を育成させればよいことが知られている(特開平2−267195号公報参照)。ところが、この方法であると、新たに過剰な格子間シリコンが集まって形成する転位ループと考えられる結晶欠陥が発生し、デバイス特性を著しく劣化させ、問題の解決とはならないことがわかってきた。しかも、結晶成長速度を従来の約1.0mm/min以上から、0.4mm/min以下に低下させるのであるから、著しい単結晶の生産性の低下、コストの上昇をもたらしてしまう。
【0008】
従って、このような結晶欠陥の存在するCZウエーハを用いてSOI基板を作製した場合、作製されたSOI層中にも当然結晶欠陥が存在し、SOI層の酸化膜耐圧特性等の電気特性を劣化させることになる。この場合特に、作製するSOI層の厚さが例えば1ミクロン以下といった薄膜SOI基板の場合には、結晶欠陥がSOI層を貫通して存在し、ピンホールを形成する場合もあり、著しく品質特性を劣化させてしまう。
【0009】
【発明が解決しようとする課題】
そこで、本発明は上記問題点に鑑みなされたもので、SOI層中の結晶欠陥サイズを小さくし、熱処理により容易に消滅させることができるSOI基板、特にはSOI層の厚さが1ミクロン以下の薄膜SOI基板の製造方法およびSOI基板を低コスト、高生産性で提供することを目的としている。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明は、二枚のシリコンウエーハのうち、少なくとも一方のシリコンウエーハの表面に酸化膜を形成し、該酸化膜を介して他方のシリコンウエーハと密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハを所望厚さまで薄膜化するSOI基板の製造方法において、
前記デバイス作製側ウエーハとして、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものを用い、前記デバイス作製側ウエーハの薄膜化後、900℃以上の温度で熱処理を施すことを特徴とするSOI基板の製造方法である。
【0011】
このように、CZ法によって単結晶棒を育成する際に、窒素をドープすることによって、前記結晶成長中に導入される結晶欠陥の成長を抑制することが出来る。また、結晶欠陥の成長が抑制される結果、結晶成長速度を高速化することが出来るので、結晶の生産性を著しく改善することが出来る。
【0012】
そして、このような窒素をドープしたシリコン単結晶から加工されたウエーハを、SOI基板のデバイス作製側ウエーハとして用いれば、きわめて結晶欠陥サイズの小さいSOI層を有するSOI基板を得ることができる。したがって、このSOI基板に熱処理を加えれば、容易に結晶欠陥を消滅させることができ、SOI層に作製されるデバイスの電気特性等の品質を著しく改善することができる。
この場合、SOI層となるデバイス作製側ウエーハ中の窒素は、熱処理中に外方拡散されるため、作製されるデバイスに悪影響を及ぼすこともない。
【0013】
また、本発明、シリコンウエーハと絶縁基板とを密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハであるシリコンウエーハを所望厚さまで薄膜化するSOI基板の製造方法において、
前記デバイス作製側ウエーハであるシリコンウエーハとして、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものを用い、前記デバイス作製側ウエーハの薄膜化後、900℃以上の温度で熱処理を施すことを特徴とするSOI基板の製造方法である。
【0014】
このように、本発明は、シリコンウエーハと絶縁基板とを結合させてSOI基板を製造する場合において、デバイス作製側ウエーハを窒素をドープしたシリコン単結晶ウエーハにするようにしても良い。この場合もSOI層の結晶欠陥サイズをきわめて小さくすることができるとともに、シリコンウエーハの生産性を改善することができる。
【0015】
この場合チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒にドープする窒素濃度を、1×1010〜5×1015atoms/cm3にするのが好ましい。
これは、結晶欠陥の成長を充分に抑制し、SOI層中のピンホールの発生を確実に低減するためには、窒素濃度を1×1010atoms/cm3以上にするのが望ましいことと、シリコン単結晶の単結晶化の妨げにならないようにするためには、5×1015atoms/cm3以下とするのが好ましいからである。
【0016】
またチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、1.2×1018atoms/cm3(ASTM ’79値)以下にするのが好ましい。
このように、低酸素とすれば、結晶欠陥の形成を一層抑制することができるので、SOI層中の結晶欠陥、ピンホールの発生を一層抑制できる。
【0017】
次に、本発明の上記に記載のSOI基板の製造方法において、強固に結合させるための熱処理を、900℃以上の温度で行なうようにした。
このような温度範囲で熱処理をすることによって、十分な強度で二枚のウエーハを結合することができるとともに、デバイス作製側ウエーハのSOI層となる領域から窒素を確実に除去することができる。したがって、SOI基板とした時に、窒素がデバイスの電気特性等に悪影響を及ぼすようなことがなくなる。さらに、このような温度範囲の熱処理によれば、デバイス作製側ウエーハのSOI層となる領域では、酸素起因の欠陥がない領域が形成されるため、SOI層の低欠陥化と酸素による電気特性等の悪化の防止が達成される。
【0018】
また、本発明に記載した発明は、上記に記載のSOI基板の製造方法において、デバイス作製側ウエーハの薄膜化を、1ミクロン以下まで行なうことを特徴とする。
このように、1ミクロン以下といった極薄のSOI層において、特に結晶欠陥が貫通し、ピンホールを形成し易いので、本発明の窒素ドープしたシリコンウエーハを用いるのが有効である。
【0019】
また、本発明は、前記デバイス作製側ウエーハの薄膜化後、900℃以上の温度で熱処理を施すことを特徴とする。
このように、ウエーハの薄膜化後、900℃以上の温度で熱処理を施せば、SOI層中のサイズの小さい結晶欠陥を容易に消滅させることができる。
【0020】
そして、本発明の製造方法で製造されたSOI基板、SOI層の結晶欠陥サイズがきわめて小さいものとなり、熱処理により容易に消滅させることができるので、結晶欠陥の少ないSOI基板となる。
すなわち、本発明のSOI基板は、例えば、二枚のシリコンウエーハのうち、少なくとも一方のシリコンウエーハの表面に酸化膜を形成し、該酸化膜を介して他方のシリコンウエーハと密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハを所望厚さまで薄膜化したSOI基板であって、前記デバイス作製側ウエーハが、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものであるSOI基板である。
【0021】
また、本発明のSOI基板はシリコンウエーハと絶縁基板とを密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハであるシリコンウエーハを所望厚さまで薄膜化したSOI基板であって、前記デバイス作製側ウエーハであるシリコンウエーハが、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものであるSOI基板としてもよい。
【0022】
そして、この場合デバイス作製側ウエーハの窒素濃度を、1×1010〜5×1015atoms/cmとしデバイス作製側ウエーハの酸素濃度を、1.2×1018atoms/cm以下とすることができる。
【0023】
また本発明は、SOI層の厚さが、1ミクロン以下である場合に特にピンホールの少ない良質のSOI層を有するSOI基板とすることができる。
【0024】
以下、本発明についてさらに詳述するが、本発明はこれらに限定されるものではない。
従来シリコンウエーハ中の結晶欠陥を除去する技術としては、ウエーハに水素等の還元性雰囲気下で高温熱処理を施す技術が知られている。しかし、この技術をSOI基板に適用すると、特にSOI層が薄い場合、前述のように結晶欠陥がSOI層に貫通したピンホールを形成しているので、このピンホールを通って、還元性ガスが侵入し、埋め込み酸化膜を還元してしまうと言う問題が生ずる。埋め込み酸化膜が還元されたのでは、SOI構造が破壊されデバイスの電気特性を著しく下落させてしまう。
【0025】
そこで、本発明では、作製されたSOI層中の結晶欠陥を除去するのではなく、原料ウエーハであるシリコンウエーハ中の結晶欠陥サイズを縮小させることにより、貫通したピンホールを減少させ、更には、熱処理により消滅しやすくすることにした。
【0026】
すなわち、本発明は、CZ法によってシリコン単結晶育成中に窒素をドープして結晶欠陥サイズを小さくする技術により作製されたシリコン単結晶ウエーハを、貼り合わせSOI基板に用いることによって、SOI層中の結晶欠陥サイズが小さい、したがって貫通するピンホールが少なく、かつ熱処理により消滅しやすい欠陥を有するSOI層を有するSOI基板を、低コスト、高生産性で得ることが出来ることを見出し、諸条件を精査して本発明を完成させたものである。
【0027】
窒素をシリコン単結晶中にドープすると、シリコン中の原子空孔の凝集が抑制されることが指摘されている(T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992 )。この効果は原子空孔の凝集過程が、均一核形成から不均一核形成に移行するためであると考えられる。したがって、CZ法によりシリコン単結晶を育成する際に、窒素をドープすれば、結晶欠陥サイズの小さいシリコン単結晶およびこれを加工してシリコン単結晶ウエーハを得ることが出来る。しかも、この方法によれば、前記従来法のように、結晶成長速度を必ずしも低速化する必要がないため、高生産性で低欠陥のシリコン単結晶ウエーハを得ることが出来る可能性がある。
【0028】
ところが、このシリコン単結晶中の窒素原子は、酸素析出を助長させる効果があることが知られており(例えば、F.Shimura and R.S.Hockett,Appl.Phys.Lett.48,224,1986)、CZ法によるシリコン単結晶ウエーハ中にドープすると、デバイス工程中の熱処理等で、デバイス形成層中にOSF(酸化誘起積層欠陥)等の酸素析出起因の欠陥を多発させる。したがって、従来窒素をドープしたCZシリコン単結晶ウエーハは、デバイス作製用のウエーハとしては用いられていなかった。
【0029】
そこで、本発明では、窒素ドープ結晶では結晶欠陥(グローンイン欠陥)が成長しにくいと言う利点を最大限生かすべく、この窒素をドープしたウエーハを貼り合わせSOI基板の原料ウエーハとして用いることにした。貼り合わせSOI基板では、二枚のウエーハを密着後結合熱処理が行なわれるので、この熱処理で窒素は外方拡散され、SOI層中には残存しない。しかしながら、SOI層は窒素ドープの基板を用いて作製されるので、窒素が外方拡散してもグローンイン欠陥のサイズは小さいままとなる。一方、酸素起因の欠陥は結合界面付近では理由は不明だが形成されにくいことが確認されているため、SOI層となる領域では酸素起因の欠陥の密度も極めて低くなる。
【0030】
しかも、CZ法において結晶引上げ速度を低下させる必要がないため、原料であるシリコンウエーハを低コスト、高生産性で得ることが出来る結果、SOI基板のコストを下げることが出来るという利点もある。
【0031】
【発明の実施の形態】
本発明のSOI基板の製造方法においては、まず原料ウエーハであるシリコン単結晶ウエーハを、CZ法によって窒素をドープしたシリコン単結晶棒を育成し、この単結晶棒をスライスして加工することによって、窒素がドープされたシリコン単結晶ウエーハを作製する。
この場合、CZ法によって窒素をドープしたシリコン単結晶棒を育成するには、例えば特開昭60−251190号に記載されているような公知の方法によれば良い。
【0032】
すなわち、CZ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、あらかじめ石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気等とすることによって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することが出来る。
【0033】
このように、CZ法によって単結晶棒を育成する際に、窒素をドープすることによって、結晶成長中に導入される結晶欠陥の成長を抑制することが出来る。また、従来法のように、結晶成長速度を例えば、0.4mm/min以下といった低速化する必要がないので、結晶の生産性を著しく改善することができ、結果としてSOI基板の原料であるシリコンウエーハの生産性、コストを改善することが出来る。
【0034】
窒素をシリコン単結晶中にドープすると、シリコン中に導入される結晶欠陥サイズが縮小する理由は、前述の通り原子空孔の凝集過程が、均一核形成から不均一核形成に移行するためであると考えられる。
従って、ドープする窒素の濃度は、十分に不均一核形成を引き起こす、1×1010atoms/cm以上にするのが好ましく、より好ましくは5×1013atoms/cm以上とするのがよい。これによって結晶欠陥の成長を充分に抑制することができる。
一方、窒素濃度が、シリコン単結晶中の固溶限界である5×1015atoms/cmを越えると、シリコン単結晶の単結晶化そのものが阻害されるので、この濃度を越えないようにする。
【0035】
また、本発明では、CZ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、1.2×1018atoms/cm以下にするのが好ましい。
シリコン単結晶中の酸素濃度を、このように低酸素とすれば、窒素が含有されていることとも相まって、結晶欠陥の形成を一層抑制することができるし、前記OSFの形成等も抑制出来るからであり、これによって一層SOI層の結晶欠陥を減少させることができる。
【0036】
CZ法によって、シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えば、ルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【0037】
こうして、CZ法において所望濃度の窒素がドープされ、所望濃度の酸素を含有する、シリコン単結晶棒が得られる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【0038】
次に、得られたシリコン単結晶ウエーハを少なくともデバイス作製側ウエーハとして用い、貼り合わせSOI基板を作製する。
以下に本発明のSOI基板を製造する方法を、二枚のシリコンウエーハを貼り合わせる場合につき、図面を参照して説明するが、本発明はこれらに限定されるものではない。
ここで、図1は本発明にかかる貼り合わせSOI基板の作製工程の一例を示す説明図である。
【0039】
図1においてまず、貼り合わせによりSOI基板を作製するための原料ウェーハであるボンドウェーハ2(デバイス作製側ウエーハ)及びベースウェーハ3を用意する(図1(a))。
ここで、本発明では少なくともデバイス作製側ウエーハであるボンドウェーハ2を、上記CZ法により窒素をドープしたシリコン単結晶ウエーハとする。もちろん、二枚のウエーハの両方とも窒素をドープしたものとしても良い。
【0040】
そして、用意されたシリコン単結晶基板のうち、ボンドウェーハ2に熱処理を施し、ボンドウエーハ表面に酸化膜4を形成する(図1(b))。
この熱処理は、例えば1000℃以上の高温で行なわれ、この時ドープされた窒素が外方拡散され、薄膜化後にSOI層中には窒素が含まれていないようになり、作製されるデバイスに悪影響を及ぼすこともない。
【0041】
この場合、酸化膜の形成は、ベースウェーハ3に行なっても良く、また両方のウエーハに酸化膜を形成させてもよい。ベースウェーハ3にのみ酸化膜を形成する場合には、ボンドウェーハ2中の窒素は、後の工程である結合熱処理において外方拡散することになる。
【0042】
次に、この酸化膜を形成したボンドウエーハ2とベースウエーハ3を清浄な雰囲気下で密着させる(図1(c))。これに酸化性雰囲気下で熱処理を加えて、ボンドウエーハ2とベースウエーハ3を強固に結合させ、貼り合わせ基板1とする。この時、ボンドウエーハ2とベースウエーハ3が強固に結合されるとともに、貼り合わせ基板1の外表面全体にも、後工程でエッチング被膜となる酸化膜5が形成される(図1(d))。
【0043】
この二枚のウエーハを強固に結合させるための熱処理の熱処理条件としては、例えば、酸素または水蒸気を含む雰囲気下、200℃〜1200℃の温度で行えば良いが、より好ましくは900℃以上の温度で行なうようにする。
【0044】
このような高い温度範囲で熱処理をすることによって、十分な強度で二枚のウエーハを結合することができるとともに、デバイス作製側ウエーハから窒素を確実に外方拡散することができるからである。
こうして、窒素ドープ基板のもつグローンイン欠陥サイズが小さくなるという利点を有するとともに、窒素を外方拡散することによって、窒素によるデバイス電気特性等への悪影響を及ぼすことが全くなくなる。さらに、結合界面付近での酸素起因の欠陥が形成されにくいことから、酸素による悪影響もなくなる。
【0045】
こうして結合された貼り合わせ基板1の外周部約2mmには、ボンドウエーハ2とベースウエーハ3の未結合部が存在している。このような未結合部は、デバイスを作製するSOI層として用いることができない上に、後工程で剥れ落ちて、種々の問題を引き起こすため除去する必要がある。
【0046】
未結合部を除去するには、図1(e)に示すように、まず未結合部が存在するボンドウエーハ2の外周部を所定厚tまで研削して除去する。研削によれば、高速で除去することができるし、加工精度もよいからである。
この場合、所定厚tとしてはできるだけ薄くした方が、後工程であるエッチング工程での取りしろを減少させることができるので好ましい。
【0047】
次に、図1(f)のように、エッチングによりボンドウエーハ2外周部の未結合部を完全に除去する。これは、酸化膜にくらべてシリコン単結晶のエッチング速度が格段に大きいエッチング液に、貼り合わせ基板1を浸漬することによって、簡単に行うことができる。すなわち、ボンドウエーハ2の外周部は、研削によってシリコンが露出しているために、エッチング液によってエッチングされるが、貼り合わせ基板1の他の部分は、酸化膜5で覆われているためにエッチングされない。このようなエッチングとしては、KOH,NaOH等によるいわゆるアルカリエッチングを挙げることができる。
【0048】
そして、本実施形態では研削によりボンドウエーハ2の外周部の厚さは十分に薄くされているため、短時間のエッチングで貼り合わせ基板1の外周部に存在する未結合部を完全に除去することができる。
【0049】
最後に、図1(g)に示すように、ボンドウエーハ2の表面を通常の方法に従い研削・研磨等の手段によって、所望厚さまで薄膜化すれば、SOI層6を有する貼り合わせSOI基板を作製することができる。
特に、本発明はSOI層を、1ミクロン以下まで薄膜化する場合に、結晶欠陥が貫通し、ピンホールを形成し易いので、本発明方法を用いる価値が高い。
【0050】
この場合、上記ではボンドウェーハを薄膜化するのに、研削、研磨、あるいはエッチングによる場合を示したが、本発明はこれには限定されず、ボンドウェーハを薄膜化することができる方法であれば、どのような手法によっても良い。特に、近年SOI層を極薄に薄膜化する技術として注目されている気相エッチングあるいはウエーハにイオン注入して結合し、その後に分離する方法による場合にも本発明は有効であることは言うまでもない。
【0051】
気相エッチングは、いわゆるドライエッチ法の一つで、例えばSOI基板上のSOI層の厚さ分布を測定した後、その分布に従って、SOI基板上を膜厚分布に応じてプラズマを保持した空洞を走行させ、この走行速度を制御することにより、SOI層表面がプラズマに暴露される時間が制御される。その結果、SOI層表面のエッチング除去量が制御され、SOI基板上のSOI層の厚さを均一化する方法である。
【0052】
一方、最近SOI基板の製造方法として、イオン注入したウエーハを結合及び分離してSOI基板を製造する方法(スマートカット法と呼ばれる技術)が新たに注目され始めている。この方法は、二枚のシリコンウエーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウエーハの上面から水素イオンまたは希ガスイオンを注入し、該ウエーハ内部に微小気泡層(封入層)を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウエーハと密着させ、その後熱処理を加えて微小気泡層を劈開面として一方のウエーハを薄膜状に分離し、さらに熱処理を加えて強固に結合してSOI基板とする技術(特開平5−211128号参照)である。そして、劈開面は良好な鏡面であり、極薄のSOI層で膜厚の均一性も高いSOI基板が比較的容易に得られる。
【0053】
さらに、上記の工程により作製されたSOI基板は結晶欠陥サイズが小さいので、900℃以上の熱処理を加えることにより、結晶欠陥を低減することができ、結晶欠陥の極めて少ないSOI基板が得られる。その際、熱処理温度が900℃以上であれば、熱処理雰囲気としては、水素、アルゴン、窒素、酸素、あるいはこれらの混合ガス雰囲気など特に限定されないが、水素を含む還元性雰囲気であれば、SOI層表面でのシリコン原子のマイグレーションが起こりやすいので、原子空孔のクラスタのようなボイド型の欠陥には特に有効である。
【0054】
【実施例】
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
(CZ法による窒素ドープシリコン単結晶棒の育成)
CZ法により、直径18インチの石英ルツボに、原料多結晶シリコン40kgをチャージし、直径6インチ、P型、方位<100>の結晶棒を、通常の引き上げ速度である、0.8〜1.5mm/minの範囲の種々の速度で10本引き上げた。そのうち5本の引き上げでは、原料中にあらかじめ0.12gの窒化珪素膜を有するシリコンウエーハを投入しておいたが、残り5本の結晶の引き上げでは窒素をドープしなかった。また、何れの結晶とも、引き上げ中ルツボ回転を制御して、単結晶中の酸素濃度が0.9〜1.0×1018atoms/cmとなるようにした。
【0055】
窒素をドープした方の結晶棒の尾部の窒素濃度をFT−IRにより測定したところ、平均で5.0×1014atoms/cmであった(窒素の偏析係数は非常に小さいので、結晶棒の直胴部の濃度はこの値以下となる。)。また、すべての単結晶棒の酸素濃度をFT−IRにより測定したところ、どの結晶もおよそ0.9〜1.0×1018atoms/cmの酸素濃度となっていることを確認した。
【0056】
(シリコン単結晶ウエーハの作製)
ここで得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープの有無以外の条件はほぼ同一とした、2種類の直径6インチのシリコン単結晶鏡面ウエーハを作製した。
【0057】
得られたシリコン単結晶ウエーハにSeccoエッチングを施し、表面を顕微鏡観察してピット密度を測定することによって、結晶欠陥(グローンイン欠陥)の密度を測定した。
測定結果を、図2に示した。黒丸が窒素をドープしたウエーハであり、白丸が窒素をドープしていないウエーハである。
【0058】
この結果を見ると、窒素をドープしたウエーハでは、引き上げ速度を1.0mm/min以上という、従来と同等以上の速度で引き上げているにもかかわらず、従来法より結晶欠陥密度が20分の1程度にまで減少している。すなわち、窒素をドープすることによって、結晶欠陥の成長が抑制され、検出できるサイズの結晶欠陥が減少することがわかる。
【0059】
(SOI基板の作製)
次に、上記のウエーハを用いて、図1に示した工程にしたがいSOI基板を作製した。実施例ではボンドウェーハ、ベースウェーハともに窒素をドープしたものとし、比較例では両ウエーハともに窒素をドープしていないものとした。
【0060】
ボンドウェーハに酸素を含む雰囲気下、1050℃で熱処理をすることにより、ボンドウェーハの表面に厚さ0.2μmの酸化膜を形成した後、ベースウエーハと密着させ、1100℃で2時間の結合熱処理を加えることによって強固に結合させた。そして、ボンドウエーハを研削・研磨し、さらに気相エッチングを行ない、厚さ約0.2μmのSOI層を持つSOI基板を作製した。
【0061】
こうして得られた薄いSOI層を有するSOI基板を、HF50%水溶液に、10分間浸すと、SOI層を貫通する欠陥があれば、これを通して埋め込み酸化膜にHFが到達して酸化膜がエッチングされ、エッチピットが形成される。酸化膜に形成されるこのエッチピットは、薄いSOI層を透して光学顕微鏡で観察できるので、ウエーハ表面の直径方向にスキャンして、合計約10cmの領域のピット数を顕微鏡観察した。
【0062】
測定の結果、実施例では平均0.2ケ/cmであり、比較例では平均0.8ケ/cmであった。従って、本発明によって、SOI層中の結晶欠陥によるピンホールの形成を格段に改善出来ることがわかる。
また、上記したSOI基板(窒素ドープしたもの)と同一条件で作製した厚さ0.2μmのSOI基板をランプ加熱装置(シュティアック マイクロテック インターナショナル社製、SHS−2800)により、水素100%雰囲気下、1200℃、10秒間の熱処理を行った。その後、前記と同様のHF水溶液によるエッチピット評価を行ったところ、欠陥密度は平均0.03ケ/cmであり、SOI層中の欠陥が更に改善されていることがわかった。
【0063】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0064】
例えば、本発明においてチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成するに際しては、融液に磁場が印加されているか否かは問われないものであり、本発明のチョクラルスキー法にはいわゆる磁場を印加するMCZ法も含まれる。
【0065】
また、上記では、含有酸素濃度を低酸素濃度とした場合に、より低結晶欠陥とすることができることを述べたが、本発明はこれには限定されず、例え酸素濃度が1.2〜1.5×1018atoms/cm、あるいはそれ以上の高酸素濃度の場合であっても、効果を有するものであることは言うまでもない。
【0066】
また、上記実施形態では二枚のシリコンウエーハを貼り合わせて、SOI基板を作製する場合を中心に説明したが、本発明はCZ法により作製されたシリコンウエーハと石英、炭化珪素、窒化珪素、アルミナ、サファイヤ、その他のセラミックス材のような絶縁基板とを貼り合わせて、貼り合わせSOI基板を作製する場合にも、SOI層の結晶欠陥を低減するのに有効であり、適用可能であることは言うまでもない。
【0067】
【発明の効果】
本発明では、窒素をドープしたシリコン単結晶ウエーハを用いてSOI基板を作製することによって、SOI層中の結晶欠陥サイズが小さく、ピンホールの少ないSOI基板を低コスト、高生産性で得ることができる。特に、本発明はSOI層中の結晶欠陥、ピンホールが特に問題となる、SOI層の厚さが1ミクロン以下の薄膜SOI基板の製造方法として有効である。
【図面の簡単な説明】
【図1】(a)〜(g)は、本発明にかかる、貼り合わせSOI基板の作製工程の一例を示す説明図である。
【図2】実施例、比較例のシリコンウエーハにおいて、Seccoエッチング後、表面を顕微鏡観察してピット密度を測定した結果である(黒丸が窒素をドープしたウエーハであり、白丸が窒素をドープしていないウエーハである。)。
【符号の説明】
1…貼り合わせ基板(SOI基板)、 2…ボンドウエーハ、
3…ベースウエーハ、 4…酸化膜(埋め込み酸化膜)、
5…酸化膜(エッチング被膜)、 6…SOI層。

Claims (5)

  1. 二枚のシリコンウエーハのうち、少なくとも一方のシリコンウエーハの表面に酸化膜を形成し、該酸化膜を介して他方のシリコンウエーハと密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハを所望厚さまで薄膜化するSOI基板の製造方法において、
    前記デバイス作製側ウエーハとして、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒にドープする窒素濃度を、1×1010〜5×1015atoms/cm3にし、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものを用い、前記デバイス作製側ウエーハの薄膜化後、900℃以上の温度で熱処理を施すことを特徴とするSOI基板の製造方法。
  2. シリコンウエーハと絶縁基板とを密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側ウエーハであるシリコンウエーハを所望厚さまで薄膜化するSOI基板の製造方法において、
    前記デバイス作製側ウエーハであるシリコンウエーハとして、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、該窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒にドープする窒素濃度を、1×1010〜5×1015atoms/cm3にし、該単結晶棒をスライスしてシリコン単結晶ウエーハに加工したものを用い、前記デバイス作製側ウエーハの薄膜化後、900℃以上の温度で熱処理を施すことを特徴とするSOI基板の製造方法。
  3. 前記チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒に含有される酸素濃度を、1.2×1018atoms/cm3以下にすることを特徴とする請求項1または請求項2に記載したSOI基板の製造方法。
  4. 前記強固に結合させるための熱処理を、900℃以上の温度で行なうことを特徴とする請求項1ないし請求項3のいずれか1項に記載のSOI基板の製造方法。
  5. 前記デバイス作製側ウエーハの薄膜化を、1ミクロン以下まで行なうことを特徴とする請求項1ないし請求項4のいずれか1項に記載のSOI基板の製造方法。
JP13832699A 1998-06-02 1999-05-19 Soi基板の製造方法 Expired - Fee Related JP3618254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13832699A JP3618254B2 (ja) 1998-06-02 1999-05-19 Soi基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16930998 1998-06-02
JP10-169309 1998-06-02
JP13832699A JP3618254B2 (ja) 1998-06-02 1999-05-19 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000058801A JP2000058801A (ja) 2000-02-25
JP3618254B2 true JP3618254B2 (ja) 2005-02-09

Family

ID=26471389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13832699A Expired - Fee Related JP3618254B2 (ja) 1998-06-02 1999-05-19 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP3618254B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002174593A (ja) * 2000-12-06 2002-06-21 Memc Japan Ltd 単結晶インゴットの評価方法及びこれを用いた単結晶インゴットの切断方法
JP4799465B2 (ja) * 2001-03-21 2011-10-26 株式会社東芝 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP4569058B2 (ja) * 2001-08-20 2010-10-27 株式会社デンソー 陽極接合基板の評価方法
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Also Published As

Publication number Publication date
JP2000058801A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100592965B1 (ko) Soi기판의 제조방법
US7147711B2 (en) Method of producing silicon wafer and silicon wafer
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
US6858094B2 (en) Silicon wafer and silicon epitaxial wafer and production methods therefor
EP1598452A1 (en) Silicon wafer, process for producing the same and method of growing silicon single crystal
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
JP2000211995A (ja) シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP3618254B2 (ja) Soi基板の製造方法
US8252404B2 (en) High resistivity silicon wafers
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP4854917B2 (ja) Soiウェーハ及びその製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
US6709957B2 (en) Method of producing epitaxial wafers
KR20050069929A (ko) Soi 웨이퍼 및 soi 웨이퍼의 제조방법
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP4092874B2 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees