JP2000058801A - Ｓｏｉ基板の製造方法およびｓｏｉ基板 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ層中の結晶欠陥サイズの小さいＳＯＩ
基板、特にはＳＯＩ層の厚さが１ミクロン以下の薄膜Ｓ
ＯＩ基板の製造方法およびＳＯＩ基板を低コスト、高生
産性で提供する。 【解決手段】 二枚のシリコンウエーハのうち、少なく
とも一方のシリコンウエーハの表面に酸化膜を形成し、
該酸化膜を介して他方のシリコンウエーハと密着させ、
これに熱処理を加えて強固に結合させた後、デバイス作
製側ウエーハを所望厚さまで薄膜化するＳＯＩ基板の製
造方法において、前記デバイス作製側ウエーハとして、
チョクラルスキー法によって窒素をドープしたシリコン
単結晶棒を育成し、該単結晶棒をスライスしてシリコン
単結晶ウエーハに加工したものを用いることを特徴とす
るＳＯＩ基板の製造方法およびこの方法で製造されたＳ
ＯＩ基板。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チョクラルスキー
法（以下、ＣＺ法という）によって作製されたシリコン
単結晶ウエーハを用いる貼り合わせＳＯＩ基板の製造方
法および貼り合わせＳＯＩ基板に関し、特に、ＳＯＩ層
が１ミクロン以下の薄膜ＳＯＩ基板において、ＳＯＩ層
中のグローンイン（Ｇｒｏｗｎ−ｉｎ）欠陥と呼ばれる
結晶欠陥のサイズを小さくすることにより、これらの欠
陥を熱処理により容易に消滅させることができる、薄膜
ＳＯＩ基板の製造方法およびＳＯＩ基板に関する。

【０００２】

【従来の技術】２枚のシリコン単結晶ウエーハをシリコ
ン酸化膜を介して貼り合わせる技術は、例えば特公平５
−４６０８６号公報に示されるように、少なくとも一方
のウエーハに酸化膜を形成し、接合面に異物を介在させ
ることなく相互に密着させた後、およそ２００〜１２０
０℃の温度で熱処理し結合強度を高める方法が、従来よ
り知られている。

【０００３】熱処理を行うことにより結合強度が高めら
れた貼り合わせ基板は、その後の研削及び研磨等が可能
となるため、どちらか一方の基板を研削及び研磨等によ
り所望の厚さに薄膜化することにより、素子形成を行う
ＳＯＩ層を形成することができる。

【０００４】すなわち、作製されたＳＯＩ基板は、結晶
性の優れたシリコン単結晶ウエーハのバルク結晶がその
まま用いられているため、結晶性の優れたＳＯＩ層が得
られることになり、この点がＳＩＭＯＸ法（Separation
by Implanted Oxygen）や溶融再結晶化法などの他のＳ
ＯＩ作製手法に比べてすぐれている。

【０００５】一方、貼り合わせ基板の原料となるシリコ
ン単結晶ウエーハとしては、主にチョクラルスキー法
（ＣＺ法）によって育成された単結晶棒をスライスして
得られる、シリコン単結晶ウエーハが用いられている。
ところが、最近になって、ＣＺ法により育成されたシリ
コン単結晶中には、上記グローンイン欠陥と呼ばれる、
結晶成長中に導入された結晶欠陥がさまざまな測定法で
見いだされることが報告されている。例えば、これらの
結晶欠陥は商業レベルで生産されている一般的な成長速
度（例えば、約１ｍｍ／ｍｉｎ以上）で引き上げられた
単結晶では、Ｓｅｃｃｏ液（Ｋ₂Ｃｒ₂Ｏ₇と弗酸と水の
混合液）で表面を選択的にエッチング（Ｓｅｃｃｏエッ
チング）することによりピットとして検出が可能である
（特開平４−１９２３４５号公報参照）。

【０００６】このピットの主な発生原因は、単結晶製造
中に凝集する原子空孔のクラスタあるいは石英ルツボか
ら混入する酸素原子の凝集体である酸素析出物であると
考えられている。これらの結晶欠陥はデバイスが形成さ
れる領域に存在すると、デバイス特性を劣化させる有害
な欠陥となるので、このような結晶欠陥を低減するため
の種々の方法が検討されている。

【０００７】例えば、上記原子空孔のクラスタの密度を
低減するためには、結晶成長速度を極端に低下（例え
ば、０．４ｍｍ／ｍｉｎ以下）して結晶を育成させれば
よいことが知られている（特開平２−２６７１９５号公
報参照）。ところが、この方法であると、新たに過剰な
格子間シリコンが集まって形成する転位ループと考えら
れる結晶欠陥が発生し、デバイス特性を著しく劣化さ
せ、問題の解決とはならないことがわかってきた。しか
も、結晶成長速度を従来の約１．０ｍｍ／ｍｉｎ以上か
ら、０．４ｍｍ／ｍｉｎ以下に低下させるのであるか
ら、著しい単結晶の生産性の低下、コストの上昇をもた
らしてしまう。

【０００８】従って、このような結晶欠陥の存在するＣ
Ｚウエーハを用いてＳＯＩ基板を作製した場合、作製さ
れたＳＯＩ層中にも当然結晶欠陥が存在し、ＳＯＩ層の
酸化膜耐圧特性等の電気特性を劣化させることになる。
この場合特に、作製するＳＯＩ層の厚さが例えば１ミク
ロン以下といった薄膜ＳＯＩ基板の場合には、結晶欠陥
がＳＯＩ層を貫通して存在し、ピンホールを形成する場
合もあり、著しく品質特性を劣化させてしまう。

【０００９】

【発明が解決しようとする課題】そこで、本発明は上記
問題点に鑑みなされたもので、ＳＯＩ層中の結晶欠陥サ
イズを小さくし、熱処理により容易に消滅させることが
できるＳＯＩ基板、特にはＳＯＩ層の厚さが１ミクロン
以下の薄膜ＳＯＩ基板の製造方法およびＳＯＩ基板を低
コスト、高生産性で提供することを目的としている。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載した発明は、二枚のシリコ
ンウエーハのうち、少なくとも一方のシリコンウエーハ
の表面に酸化膜を形成し、該酸化膜を介して他方のシリ
コンウエーハと密着させ、これに熱処理を加えて強固に
結合させた後、デバイス作製側ウエーハを所望厚さまで
薄膜化するＳＯＩ基板の製造方法において、前記デバイ
ス作製側ウエーハとして、チョクラルスキー法によって
窒素をドープしたシリコン単結晶棒を育成し、該単結晶
棒をスライスしてシリコン単結晶ウエーハに加工したも
のを用いることを特徴とするＳＯＩ基板の製造方法であ
る。

【００１１】このように、ＣＺ法によって単結晶棒を育
成する際に、窒素をドープすることによって、前記結晶
成長中に導入される結晶欠陥の成長を抑制することが出
来る。また、結晶欠陥の成長が抑制される結果、結晶成
長速度を高速化することが出来るので、結晶の生産性を
著しく改善することが出来る。

【００１２】そして、このような窒素をドープしたシリ
コン単結晶から加工されたウエーハを、ＳＯＩ基板のデ
バイス作製側ウエーハとして用いれば、きわめて結晶欠
陥サイズの小さいＳＯＩ層を有するＳＯＩ基板を得るこ
とができる。したがって、このＳＯＩ基板に熱処理を加
えれば、容易に結晶欠陥を消滅させることができ、ＳＯ
Ｉ層に作製されるデバイスの電気特性等の品質を著しく
改善することができる。この場合、ＳＯＩ層となるデバ
イス作製側ウエーハ中の窒素は、熱処理中に外方拡散さ
れるため、作製されるデバイスに悪影響を及ぼすことも
ない。

【００１３】また、本発明の請求項２に記載した発明
は、シリコンウエーハと絶縁基板とを密着させ、これに
熱処理を加えて強固に結合させた後、デバイス作製側ウ
エーハであるシリコンウエーハを所望厚さまで薄膜化す
るＳＯＩ基板の製造方法において、前記デバイス作製側
ウエーハであるシリコンウエーハとして、チョクラルス
キー法によって窒素をドープしたシリコン単結晶棒を育
成し、該単結晶棒をスライスしてシリコン単結晶ウエー
ハに加工したものを用いることを特徴とするＳＯＩ基板
の製造方法である。

【００１４】このように、本発明は、シリコンウエーハ
と絶縁基板とを結合させてＳＯＩ基板を製造する場合に
おいて、デバイス作製側ウエーハを窒素をドープしたシ
リコン単結晶ウエーハにするようにしても良い。この場
合もＳＯＩ層の結晶欠陥サイズをきわめて小さくするこ
とができるとともに、シリコンウエーハの生産性を改善
することができる。

【００１５】この場合、請求項３に記載したように、チ
ョクラルスキー法によって窒素をドープしたシリコン単
結晶棒を育成する際に、該単結晶棒にドープする窒素濃
度を、１×１０¹⁰〜５×１０¹⁵atoms/cm³にするのが好
ましい。これは、結晶欠陥の成長を充分に抑制し、ＳＯ
Ｉ層中のピンホールの発生を確実に低減するためには、
窒素濃度を１×１０¹⁰atoms/cm³以上にするのが望まし
いことと、シリコン単結晶の単結晶化の妨げにならない
ようにするためには、５×１０¹⁵atoms/cm³以下とする
のが好ましいからである。

【００１６】また、請求項４に記載したように、チョク
ラルスキー法によって窒素をドープしたシリコン単結晶
棒を育成する際に、単結晶棒に含有される酸素濃度を、
１．２×１０¹⁸atoms/cm³（ＡＳＴＭ ’７９値）以下
にするのが好ましい。このように、低酸素とすれば、結
晶欠陥の形成を一層抑制することができるので、ＳＯＩ
層中の結晶欠陥、ピンホールの発生を一層抑制できる。

【００１７】次に、本発明の請求項５に記載した発明で
は、請求項１ないし請求項４のいずれか１項に記載のＳ
ＯＩ基板の製造方法において、強固に結合させるための
熱処理を、９００℃以上の温度で行なうようにした。こ
のような温度範囲で熱処理をすることによって、十分な
強度で二枚のウエーハを結合することができるととも
に、デバイス作製側ウエーハのＳＯＩ層となる領域から
窒素を確実に除去することができる。したがって、ＳＯ
Ｉ基板とした時に、窒素がデバイスの電気特性等に悪影
響を及ぼすようなことがなくなる。さらに、このような
温度範囲の熱処理によれば、デバイス作製側ウエーハの
ＳＯＩ層となる領域では、酸素起因の欠陥がない領域が
形成されるため、ＳＯＩ層の低欠陥化と酸素による電気
特性等の悪化の防止が達成される。

【００１８】また、本発明の請求項６に記載した発明
は、請求項１ないし請求項５のいずれか１項に記載のＳ
ＯＩ基板の製造方法において、デバイス作製側ウエーハ
の薄膜化を、１ミクロン以下まで行なうことを特徴とす
る。このように、１ミクロン以下といった極薄のＳＯＩ
層において、特に結晶欠陥が貫通し、ピンホールを形成
し易いので、本発明の窒素ドープしたシリコンウエーハ
を用いるのが有効である。

【００１９】また、本発明の請求項７に記載した発明
は、請求項１ないし請求項６のいずれか１項に記載のＳ
ＯＩ基板の製造方法において、前記デバイス作製側ウエ
ーハの薄膜化後、９００℃以上の温度で熱処理を施すこ
とを特徴とする。このように、ウエーハの薄膜化後、９
００℃以上の温度で熱処理を施せば、ＳＯＩ層中のサイ
ズの小さい結晶欠陥を容易に消滅させることができる。

【００２０】そして、本発明の製造方法で製造されたＳ
ＯＩ基板（請求項８）は、ＳＯＩ層の結晶欠陥サイズが
きわめて小さいものとなり、熱処理により容易に消滅さ
せることができるので、結晶欠陥の少ないＳＯＩ基板と
なる。すなわち、本発明のＳＯＩ基板は、例えば請求項
９のように、二枚のシリコンウエーハのうち、少なくと
も一方のシリコンウエーハの表面に酸化膜を形成し、該
酸化膜を介して他方のシリコンウエーハと密着させ、こ
れに熱処理を加えて強固に結合させた後、デバイス作製
側ウエーハを所望厚さまで薄膜化したＳＯＩ基板であっ
て、前記デバイス作製側ウエーハが、チョクラルスキー
法によって窒素をドープしたシリコン単結晶棒を育成
し、該単結晶棒をスライスしてシリコン単結晶ウエーハ
に加工したものであるＳＯＩ基板である。

【００２１】また、本発明のＳＯＩ基板は、請求項１０
のように、シリコンウエーハと絶縁基板とを密着させ、
これに熱処理を加えて強固に結合させた後、デバイス作
製側ウエーハであるシリコンウエーハを所望厚さまで薄
膜化したＳＯＩ基板であって、前記デバイス作製側ウエ
ーハであるシリコンウエーハが、チョクラルスキー法に
よって窒素をドープしたシリコン単結晶棒を育成し、該
単結晶棒をスライスしてシリコン単結晶ウエーハに加工
したものであるＳＯＩ基板としてもよい。

【００２２】そして、この場合、請求項１１のように、
デバイス作製側ウエーハの窒素濃度を、１×１０¹⁰〜５
×１０¹⁵atoms/cm³とし、請求項１２のように、デバイ
ス作製側ウエーハの酸素濃度を、１．２×１０¹⁸atoms/
cm³以下とすることができる。

【００２３】また、請求項１３のように、本発明は、Ｓ
ＯＩ層の厚さが、１ミクロン以下である場合に特にピン
ホールの少ない良質のＳＯＩ層を有するＳＯＩ基板とす
ることができる。

【００２４】以下、本発明についてさらに詳述するが、
本発明はこれらに限定されるものではない。従来シリコ
ンウエーハ中の結晶欠陥を除去する技術としては、ウエ
ーハに水素等の還元性雰囲気下で高温熱処理を施す技術
が知られている。しかし、この技術をＳＯＩ基板に適用
すると、特にＳＯＩ層が薄い場合、前述のように結晶欠
陥がＳＯＩ層に貫通したピンホールを形成しているの
で、このピンホールを通って、還元性ガスが侵入し、埋
め込み酸化膜を還元してしまうと言う問題が生ずる。埋
め込み酸化膜が還元されたのでは、ＳＯＩ構造が破壊さ
れデバイスの電気特性を著しく下落させてしまう。

【００２５】そこで、本発明では、作製されたＳＯＩ層
中の結晶欠陥を除去するのではなく、原料ウエーハであ
るシリコンウエーハ中の結晶欠陥サイズを縮小させるこ
とにより、貫通したピンホールを減少させ、更には、熱
処理により消滅しやすくすることにした。

【００２６】すなわち、本発明は、ＣＺ法によってシリ
コン単結晶育成中に窒素をドープして結晶欠陥サイズを
小さくする技術により作製されたシリコン単結晶ウエー
ハを、貼り合わせＳＯＩ基板に用いることによって、Ｓ
ＯＩ層中の結晶欠陥サイズが小さい、したがって貫通す
るピンホールが少なく、かつ熱処理により消滅しやすい
欠陥を有するＳＯＩ層を有するＳＯＩ基板を、低コス
ト、高生産性で得ることが出来ることを見出し、諸条件
を精査して本発明を完成させたものである。

【００２７】窒素をシリコン単結晶中にドープすると、
シリコン中の原子空孔の凝集が抑制されることが指摘さ
れている（T.Abe and H.Takeno,Mat.Res.Soc.Symp.Pro
c.Vol.262,3,1992 ）。この効果は原子空孔の凝集過程
が、均一核形成から不均一核形成に移行するためである
と考えられる。したがって、ＣＺ法によりシリコン単結
晶を育成する際に、窒素をドープすれば、結晶欠陥サイ
ズの小さいシリコン単結晶およびこれを加工してシリコ
ン単結晶ウエーハを得ることが出来る。しかも、この方
法によれば、前記従来法のように、結晶成長速度を必ず
しも低速化する必要がないため、高生産性で低欠陥のシ
リコン単結晶ウエーハを得ることが出来る可能性があ
る。

【００２８】ところが、このシリコン単結晶中の窒素原
子は、酸素析出を助長させる効果があることが知られて
おり（例えば、F.Shimura and R.S.Hockett,Appl.Phys.
Lett.48,224,1986）、ＣＺ法によるシリコン単結晶ウエ
ーハ中にドープすると、デバイス工程中の熱処理等で、
デバイス形成層中にＯＳＦ（酸化誘起積層欠陥）等の酸
素析出起因の欠陥を多発させる。したがって、従来窒素
をドープしたＣＺシリコン単結晶ウエーハは、デバイス
作製用のウエーハとしては用いられていなかった。

【００２９】そこで、本発明では、窒素ドープ結晶では
結晶欠陥（グローンイン欠陥）が成長しにくいと言う利
点を最大限生かすべく、この窒素をドープしたウエーハ
を貼り合わせＳＯＩ基板の原料ウエーハとして用いるこ
とにした。貼り合わせＳＯＩ基板では、二枚のウエーハ
を密着後結合熱処理が行なわれるので、この熱処理で窒
素は外方拡散され、ＳＯＩ層中には残存しない。しかし
ながら、ＳＯＩ層は窒素ドープの基板を用いて作製され
るので、窒素が外方拡散してもグローンイン欠陥のサイ
ズは小さいままとなる。一方、酸素起因の欠陥は結合界
面付近では理由は不明だが形成されにくいことが確認さ
れているため、ＳＯＩ層となる領域では酸素起因の欠陥
の密度も極めて低くなる。

【００３０】しかも、ＣＺ法において結晶引上げ速度を
低下させる必要がないため、原料であるシリコンウエー
ハを低コスト、高生産性で得ることが出来る結果、ＳＯ
Ｉ基板のコストを下げることが出来るという利点もあ
る。

【００３１】

【発明の実施の形態】本発明のＳＯＩ基板の製造方法に
おいては、まず原料ウエーハであるシリコン単結晶ウエ
ーハを、ＣＺ法によって窒素をドープしたシリコン単結
晶棒を育成し、この単結晶棒をスライスして加工するこ
とによって、窒素がドープされたシリコン単結晶ウエー
ハを作製する。この場合、ＣＺ法によって窒素をドープ
したシリコン単結晶棒を育成するには、例えば特開昭６
０−２５１１９０号に記載されているような公知の方法
によれば良い。

【００３２】すなわち、ＣＺ法は、石英ルツボ中に収容
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、あらかじめ
石英ルツボ内に窒化物を入れておくか、シリコン融液中
に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気
等とすることによって、引き上げ結晶中に窒素をドープ
することができる。この際、窒化物の量あるいは窒素ガ
スの濃度あるいは導入時間等を調整することによって、
結晶中のドープ量を制御することが出来る。

【００３３】このように、ＣＺ法によって単結晶棒を育
成する際に、窒素をドープすることによって、結晶成長
中に導入される結晶欠陥の成長を抑制することが出来
る。また、従来法のように、結晶成長速度を例えば、
０．４ｍｍ／ｍｉｎ以下といった低速化する必要がない
ので、結晶の生産性を著しく改善することができ、結果
としてＳＯＩ基板の原料であるシリコンウエーハの生産
性、コストを改善することが出来る。

【００３４】窒素をシリコン単結晶中にドープすると、
シリコン中に導入される結晶欠陥サイズが縮小する理由
は、前述の通り原子空孔の凝集過程が、均一核形成から
不均一核形成に移行するためであると考えられる。従っ
て、ドープする窒素の濃度は、十分に不均一核形成を引
き起こす、１×１０¹⁰atoms/cm³以上にするのが好まし
く、より好ましくは５×１０¹³atoms/cm³以上とするの
がよい。これによって結晶欠陥の成長を充分に抑制する
ことができる。一方、窒素濃度が、シリコン単結晶中の
固溶限界である５×１０¹⁵atoms/cm³を越えると、シリ
コン単結晶の単結晶化そのものが阻害されるので、この
濃度を越えないようにする。

【００３５】また、本発明では、ＣＺ法によって窒素を
ドープしたシリコン単結晶棒を育成する際に、単結晶棒
に含有される酸素濃度を、１．２×１０¹⁸atoms/cm³以
下にするのが好ましい。シリコン単結晶中の酸素濃度
を、このように低酸素とすれば、窒素が含有されている
こととも相まって、結晶欠陥の形成を一層抑制すること
ができるし、前記ＯＳＦの形成等も抑制出来るからであ
り、これによって一層ＳＯＩ層の結晶欠陥を減少させる
ことができる。

【００３６】ＣＺ法によって、シリコン単結晶棒を育成
する際に、含有される酸素濃度を上記範囲に低下させる
方法は、従来から慣用されている方法によれば良い。例
えば、ルツボ回転数の減少、導入ガス流量の増加、雰囲
気圧力の低下、シリコン融液の温度分布および対流の調
整等の手段によって、簡単に上記酸素濃度範囲とするこ
とが出来る。

【００３７】こうして、ＣＺ法において所望濃度の窒素
がドープされ、所望濃度の酸素を含有する、シリコン単
結晶棒が得られる。これを通常の方法にしたがい、内周
刃スライサあるいはワイヤソー等の切断装置でスライス
した後、面取り、ラッピング、エッチング、研磨等の工
程を経てシリコン単結晶ウエーハに加工する。もちろ
ん、これらの工程は例示列挙したにとどまり、この他に
も洗浄等種々の工程があり得るし、工程順の変更、一部
省略等目的に応じ適宜工程は変更使用されている。

【００３８】次に、得られたシリコン単結晶ウエーハを
少なくともデバイス作製側ウエーハとして用い、貼り合
わせＳＯＩ基板を作製する。以下に本発明のＳＯＩ基板
を製造する方法を、二枚のシリコンウエーハを貼り合わ
せる場合につき、図面を参照して説明するが、本発明は
これらに限定されるものではない。ここで、図１は本発
明にかかる貼り合わせＳＯＩ基板の作製工程の一例を示
す説明図である。

【００３９】図１においてまず、貼り合わせによりＳＯ
Ｉ基板を作製するための原料ウェーハであるボンドウェ
ーハ２（デバイス作製側ウエーハ）及びベースウェーハ
３を用意する（図１（ａ））。ここで、本発明では少な
くともデバイス作製側ウエーハであるボンドウェーハ２
を、上記ＣＺ法により窒素をドープしたシリコン単結晶
ウエーハとする。もちろん、二枚のウエーハの両方とも
窒素をドープしたものとしても良い。

【００４０】そして、用意されたシリコン単結晶基板の
うち、ボンドウェーハ２に熱処理を施し、ボンドウエー
ハ表面に酸化膜４を形成する（図１（ｂ））。この熱処
理は、例えば１０００℃以上の高温で行なわれ、この時
ドープされた窒素が外方拡散され、薄膜化後にＳＯＩ層
中には窒素が含まれていないようになり、作製されるデ
バイスに悪影響を及ぼすこともない。

【００４１】この場合、酸化膜の形成は、ベースウェー
ハ３に行なっても良く、また両方のウエーハに酸化膜を
形成させてもよい。ベースウェーハ３にのみ酸化膜を形
成する場合には、ボンドウェーハ２中の窒素は、後の工
程である結合熱処理において外方拡散することになる。

【００４２】次に、この酸化膜を形成したボンドウエー
ハ２とベースウエーハ３を清浄な雰囲気下で密着させる
（図１（ｃ））。これに酸化性雰囲気下で熱処理を加え
て、ボンドウエーハ２とベースウエーハ３を強固に結合
させ、貼り合わせ基板１とする。この時、ボンドウエー
ハ２とベースウエーハ３が強固に結合されるとともに、
貼り合わせ基板１の外表面全体にも、後工程でエッチン
グ被膜となる酸化膜５が形成される（図１（ｄ））。

【００４３】この二枚のウエーハを強固に結合させるた
めの熱処理の熱処理条件としては、例えば、酸素または
水蒸気を含む雰囲気下、２００℃〜１２００℃の温度で
行えば良いが、より好ましくは９００℃以上の温度で行
なうようにする。

【００４４】このような高い温度範囲で熱処理をするこ
とによって、十分な強度で二枚のウエーハを結合するこ
とができるとともに、デバイス作製側ウエーハから窒素
を確実に外方拡散することができるからである。こうし
て、窒素ドープ基板のもつグローンイン欠陥サイズが小
さくなるという利点を有するとともに、窒素を外方拡散
することによって、窒素によるデバイス電気特性等への
悪影響を及ぼすことが全くなくなる。さらに、結合界面
付近での酸素起因の欠陥が形成されにくいことから、酸
素による悪影響もなくなる。

【００４５】こうして結合された貼り合わせ基板１の外
周部約２ｍｍには、ボンドウエーハ２とベースウエーハ
３の未結合部が存在している。このような未結合部は、
デバイスを作製するＳＯＩ層として用いることができな
い上に、後工程で剥れ落ちて、種々の問題を引き起こす
ため除去する必要がある。

【００４６】未結合部を除去するには、図１（ｅ）に示
すように、まず未結合部が存在するボンドウエーハ２の
外周部を所定厚ｔまで研削して除去する。研削によれ
ば、高速で除去することができるし、加工精度もよいか
らである。この場合、所定厚ｔとしてはできるだけ薄く
した方が、後工程であるエッチング工程での取りしろを
減少させることができるので好ましい。

【００４７】次に、図１（ｆ）のように、エッチングに
よりボンドウエーハ２外周部の未結合部を完全に除去す
る。これは、酸化膜にくらべてシリコン単結晶のエッチ
ング速度が格段に大きいエッチング液に、貼り合わせ基
板１を浸漬することによって、簡単に行うことができ
る。すなわち、ボンドウエーハ２の外周部は、研削によ
ってシリコンが露出しているために、エッチング液によ
ってエッチングされるが、貼り合わせ基板１の他の部分
は、酸化膜５で覆われているためにエッチングされな
い。このようなエッチングとしては、ＫＯＨ，ＮａＯＨ
等によるいわゆるアルカリエッチングを挙げることがで
きる。

【００４８】そして、本実施形態では研削によりボンド
ウエーハ２の外周部の厚さは十分に薄くされているた
め、短時間のエッチングで貼り合わせ基板１の外周部に
存在する未結合部を完全に除去することができる。

【００４９】最後に、図１（ｇ）に示すように、ボンド
ウエーハ２の表面を通常の方法に従い研削・研磨等の手
段によって、所望厚さまで薄膜化すれば、ＳＯＩ層６を
有する貼り合わせＳＯＩ基板を作製することができる。
特に、本発明はＳＯＩ層を、１ミクロン以下まで薄膜化
する場合に、結晶欠陥が貫通し、ピンホールを形成し易
いので、本発明方法を用いる価値が高い。

【００５０】この場合、上記ではボンドウェーハを薄膜
化するのに、研削、研磨、あるいはエッチングによる場
合を示したが、本発明はこれには限定されず、ボンドウ
ェーハを薄膜化することができる方法であれば、どのよ
うな手法によっても良い。特に、近年ＳＯＩ層を極薄に
薄膜化する技術として注目されている気相エッチングあ
るいはウエーハにイオン注入して結合し、その後に分離
する方法による場合にも本発明は有効であることは言う
までもない。

【００５１】気相エッチングは、いわゆるドライエッチ
法の一つで、例えばＳＯＩ基板上のＳＯＩ層の厚さ分布
を測定した後、その分布に従って、ＳＯＩ基板上を膜厚
分布に応じてプラズマを保持した空洞を走行させ、この
走行速度を制御することにより、ＳＯＩ層表面がプラズ
マに暴露される時間が制御される。その結果、ＳＯＩ層
表面のエッチング除去量が制御され、ＳＯＩ基板上のＳ
ＯＩ層の厚さを均一化する方法である。

【００５２】一方、最近ＳＯＩ基板の製造方法として、
イオン注入したウエーハを結合及び分離してＳＯＩ基板
を製造する方法（スマートカット法と呼ばれる技術）が
新たに注目され始めている。この方法は、二枚のシリコ
ンウエーハのうち、少なくとも一方に酸化膜を形成する
と共に、一方のシリコンウエーハの上面から水素イオン
または希ガスイオンを注入し、該ウエーハ内部に微小気
泡層（封入層）を形成させた後、該イオンを注入した方
の面を酸化膜を介して他方のシリコンウエーハと密着さ
せ、その後熱処理を加えて微小気泡層を劈開面として一
方のウエーハを薄膜状に分離し、さらに熱処理を加えて
強固に結合してＳＯＩ基板とする技術（特開平５−２１
１１２８号参照）である。そして、劈開面は良好な鏡面
であり、極薄のＳＯＩ層で膜厚の均一性も高いＳＯＩ基
板が比較的容易に得られる。

【００５３】さらに、上記の工程により作製されたＳＯ
Ｉ基板は結晶欠陥サイズが小さいので、９００℃以上の
熱処理を加えることにより、結晶欠陥を低減することが
でき、結晶欠陥の極めて少ないＳＯＩ基板が得られる。
その際、熱処理温度が９００℃以上であれば、熱処理雰
囲気としては、水素、アルゴン、窒素、酸素、あるいは
これらの混合ガス雰囲気など特に限定されないが、水素
を含む還元性雰囲気であれば、ＳＯＩ層表面でのシリコ
ン原子のマイグレーションが起こりやすいので、原子空
孔のクラスタのようなボイド型の欠陥には特に有効であ
る。

【００５４】

【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。 （実施例、比較例） （ＣＺ法による窒素ドープシリコン単結晶棒の育成）Ｃ
Ｚ法により、直径１８インチの石英ルツボに、原料多結
晶シリコン４０ｋｇをチャージし、直径６インチ、Ｐ
型、方位＜１００＞の結晶棒を、通常の引き上げ速度で
ある、０．８〜１．５ｍｍ／ｍｉｎの範囲の種々の速度
で１０本引き上げた。そのうち５本の引き上げでは、原
料中にあらかじめ０．１２ｇの窒化珪素膜を有するシリ
コンウエーハを投入しておいたが、残り５本の結晶の引
き上げでは窒素をドープしなかった。また、何れの結晶
とも、引き上げ中ルツボ回転を制御して、単結晶中の酸
素濃度が０．９〜１．０×１０¹⁸atoms/cm³となるよう
にした。

【００５５】窒素をドープした方の結晶棒の尾部の窒素
濃度をＦＴ−ＩＲにより測定したところ、平均で５．０
×１０¹⁴atoms/cm³であった（窒素の偏析係数は非常に
小さいので、結晶棒の直胴部の濃度はこの値以下とな
る。）。また、すべての単結晶棒の酸素濃度をＦＴ−Ｉ
Ｒにより測定したところ、どの結晶もおよそ０．９〜
１．０×１０¹⁸atoms/cm³の酸素濃度となっていること
を確認した。

【００５６】（シリコン単結晶ウエーハの作製）ここで
得られた単結晶棒から、ワイヤソーを用いてウエーハを
切り出し、面取り、ラッピング、エッチング、鏡面研磨
加工を施して、窒素のドープの有無以外の条件はほぼ同
一とした、２種類の直径６インチのシリコン単結晶鏡面
ウエーハを作製した。

【００５７】得られたシリコン単結晶ウエーハにＳｅｃ
ｃｏエッチングを施し、表面を顕微鏡観察してピット密
度を測定することによって、結晶欠陥（グローンイン欠
陥）の密度を測定した。測定結果を、図２に示した。黒
丸が窒素をドープしたウエーハであり、白丸が窒素をド
ープしていないウエーハである。

【００５８】この結果を見ると、窒素をドープしたウエ
ーハでは、引き上げ速度を１．０ｍｍ／ｍｉｎ以上とい
う、従来と同等以上の速度で引き上げているにもかかわ
らず、従来法より結晶欠陥密度が２０分の１程度にまで
減少している。すなわち、窒素をドープすることによっ
て、結晶欠陥の成長が抑制され、検出できるサイズの結
晶欠陥が減少することがわかる。

【００５９】（ＳＯＩ基板の作製）次に、上記のウエー
ハを用いて、図１に示した工程にしたがいＳＯＩ基板を
作製した。実施例ではボンドウェーハ、ベースウェーハ
ともに窒素をドープしたものとし、比較例では両ウエー
ハともに窒素をドープしていないものとした。

【００６０】ボンドウェーハに酸素を含む雰囲気下、１
０５０℃で熱処理をすることにより、ボンドウェーハの
表面に厚さ０．２μｍの酸化膜を形成した後、ベースウ
エーハと密着させ、１１００℃で２時間の結合熱処理を
加えることによって強固に結合させた。そして、ボンド
ウエーハを研削・研磨し、さらに気相エッチングを行な
い、厚さ約０．２μｍのＳＯＩ層を持つＳＯＩ基板を作
製した。

【００６１】こうして得られた薄いＳＯＩ層を有するＳ
ＯＩ基板を、ＨＦ５０％水溶液に、１０分間浸すと、Ｓ
ＯＩ層を貫通する欠陥があれば、これを通して埋め込み
酸化膜にＨＦが到達して酸化膜がエッチングされ、エッ
チピットが形成される。酸化膜に形成されるこのエッチ
ピットは、薄いＳＯＩ層を透して光学顕微鏡で観察でき
るので、ウエーハ表面の直径方向にスキャンして、合計
約１０ｃｍ²の領域のピット数を顕微鏡観察した。

【００６２】測定の結果、実施例では平均０．２ケ／ｃ
ｍ²であり、比較例では平均０．８ケ／ｃｍ²であった。
従って、本発明によって、ＳＯＩ層中の結晶欠陥による
ピンホールの形成を格段に改善出来ることがわかる。ま
た、上記したＳＯＩ基板（窒素ドープしたもの）と同一
条件で作製した厚さ０．２μｍのＳＯＩ基板をランプ加
熱装置（シュティアック マイクロテックインターナシ
ョナル社製、ＳＨＳ−２８００）により、水素１００％
雰囲気下、１２００℃、１０秒間の熱処理を行った。そ
の後、前記と同様のＨＦ水溶液によるエッチピット評価
を行ったところ、欠陥密度は平均０．０３ケ／ｃｍ²で
あり、ＳＯＩ層中の欠陥が更に改善されていることがわ
かった。

【００６３】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。

【００６４】例えば、本発明においてチョクラルスキー
法によって窒素をドープしたシリコン単結晶棒を育成す
るに際しては、融液に磁場が印加されているか否かは問
われないものであり、本発明のチョクラルスキー法には
いわゆる磁場を印加するＭＣＺ法も含まれる。

【００６５】また、上記では、含有酸素濃度を低酸素濃
度とした場合に、より低結晶欠陥とすることができるこ
とを述べたが、本発明はこれには限定されず、例え酸素
濃度が１．２〜１．５×１０¹⁸atoms/cm³、あるいはそ
れ以上の高酸素濃度の場合であっても、効果を有するも
のであることは言うまでもない。

【００６６】また、上記実施形態では二枚のシリコンウ
エーハを貼り合わせて、ＳＯＩ基板を作製する場合を中
心に説明したが、本発明はＣＺ法により作製されたシリ
コンウエーハと石英、炭化珪素、窒化珪素、アルミナ、
サファイヤ、その他のセラミックス材のような絶縁基板
とを貼り合わせて、貼り合わせＳＯＩ基板を作製する場
合にも、ＳＯＩ層の結晶欠陥を低減するのに有効であ
り、適用可能であることは言うまでもない。

【００６７】

【発明の効果】本発明では、窒素をドープしたシリコン
単結晶ウエーハを用いてＳＯＩ基板を作製することによ
って、ＳＯＩ層中の結晶欠陥サイズが小さく、ピンホー
ルの少ないＳＯＩ基板を低コスト、高生産性で得ること
ができる。特に、本発明はＳＯＩ層中の結晶欠陥、ピン
ホールが特に問題となる、ＳＯＩ層の厚さが１ミクロン
以下の薄膜ＳＯＩ基板の製造方法として有効である。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は、本発明にかかる、貼り合わ
せＳＯＩ基板の作製工程の一例を示す説明図である。

【図２】実施例、比較例のシリコンウエーハにおいて、
Ｓｅｃｃｏエッチング後、表面を顕微鏡観察してピット
密度を測定した結果である（黒丸が窒素をドープしたウ
エーハであり、白丸が窒素をドープしていないウエーハ
である。）。

【符号の説明】

１…貼り合わせ基板（ＳＯＩ基板）、 ２…ボンドウエ
ーハ、３…ベースウエーハ、 ４…酸化
膜（埋め込み酸化膜）、５…酸化膜（エッチング被
膜）、 ６…ＳＯＩ層。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 二枚のシリコンウエーハのうち、少なく
   とも一方のシリコンウエーハの表面に酸化膜を形成し、
   該酸化膜を介して他方のシリコンウエーハと密着させ、
   これに熱処理を加えて強固に結合させた後、デバイス作
   製側ウエーハを所望厚さまで薄膜化するＳＯＩ基板の製
   造方法において、 前記デバイス作製側ウエーハとして、チョクラルスキー
   法によって窒素をドープしたシリコン単結晶棒を育成
   し、該単結晶棒をスライスしてシリコン単結晶ウエーハ
   に加工したものを用いることを特徴とするＳＯＩ基板の
   製造方法。
2. 【請求項２】 シリコンウエーハと絶縁基板とを密着さ
   せ、これに熱処理を加えて強固に結合させた後、デバイ
   ス作製側ウエーハであるシリコンウエーハを所望厚さま
   で薄膜化するＳＯＩ基板の製造方法において、 前記デバイス作製側ウエーハであるシリコンウエーハと
   して、チョクラルスキー法によって窒素をドープしたシ
   リコン単結晶棒を育成し、該単結晶棒をスライスしてシ
   リコン単結晶ウエーハに加工したものを用いることを特
   徴とするＳＯＩ基板の製造方法。
3. 【請求項３】 前記チョクラルスキー法によって窒素を
   ドープしたシリコン単結晶棒を育成する際に、該単結晶
   棒にドープする窒素濃度を、１×１０¹⁰〜５×１０¹⁵at
   oms/cm³にすることを特徴とする請求項１または請求項
   ２に記載したＳＯＩ基板の製造方法。
4. 【請求項４】 前記チョクラルスキー法によって窒素を
   ドープしたシリコン単結晶棒を育成する際に、該単結晶
   棒に含有される酸素濃度を、１．２×１０¹⁸atoms/cm³
   以下にすることを特徴とする請求項１ないし請求項３の
   いずれか１項に記載したＳＯＩ基板の製造方法。
5. 【請求項５】 前記強固に結合させるための熱処理を、
   ９００℃以上の温度で行なうことを特徴とする請求項１
   ないし請求項４のいずれか１項に記載のＳＯＩ基板の製
   造方法。
6. 【請求項６】 前記デバイス作製側ウエーハの薄膜化
   を、１ミクロン以下まで行なうことを特徴とする請求項
   １ないし請求項５のいずれか１項に記載のＳＯＩ基板の
   製造方法。
7. 【請求項７】 前記デバイス作製側ウエーハの薄膜化
   後、９００℃以上の温度で熱処理を施すことを特徴とす
   る請求項１ないし請求項６のいずれか１項に記載のＳＯ
   Ｉ基板の製造方法。
8. 【請求項８】 請求項１〜請求項７に記載した方法によ
   って製造されたＳＯＩ基板。
9. 【請求項９】 二枚のシリコンウエーハのうち、少なく
   とも一方のシリコンウエーハの表面に酸化膜を形成し、
   該酸化膜を介して他方のシリコンウエーハと密着させ、
   これに熱処理を加えて強固に結合させた後、デバイス作
   製側ウエーハを所望厚さまで薄膜化したＳＯＩ基板にお
   いて、 前記デバイス作製側ウエーハが、チョクラルスキー法に
   よって窒素をドープしたシリコン単結晶棒を育成し、該
   単結晶棒をスライスしてシリコン単結晶ウエーハに加工
   したものであることを特徴とするＳＯＩ基板。
10. 【請求項１０】 シリコンウエーハと絶縁基板とを密着
    させ、これに熱処理を加えて強固に結合させた後、デバ
    イス作製側ウエーハであるシリコンウエーハを所望厚さ
    まで薄膜化したＳＯＩ基板において、 前記デバイス作製側ウエーハであるシリコンウエーハ
    が、チョクラルスキー法によって窒素をドープしたシリ
    コン単結晶棒を育成し、該単結晶棒をスライスしてシリ
    コン単結晶ウエーハに加工したものであることを特徴と
    するＳＯＩ基板。
11. 【請求項１１】 前記デバイス作製側ウエーハの窒素濃
    度が、１×１０¹⁰〜５×１０¹⁵atoms/cm³であることを
    特徴とする請求項９または請求項１０に記載したＳＯＩ
    基板。
12. 【請求項１２】 前記デバイス作製側ウエーハの酸素濃
    度が、１．２×１０ ¹⁸atoms/cm³以下であることを特徴
    とする請求項９ないし請求項１１のいずれか１項に記載
    したＳＯＩ基板。
13. 【請求項１３】 ＳＯＩ層の厚さが、１ミクロン以下で
    あることを特徴とする請求項９ないし請求項１２のいず
    れか１項に記載のＳＯＩ基板。